JP2503628B2 - Method for manufacturing bipolar transistor - Google Patents

Method for manufacturing bipolar transistor

Info

Publication number
JP2503628B2
JP2503628B2 JP3151089A JP3151089A JP2503628B2 JP 2503628 B2 JP2503628 B2 JP 2503628B2 JP 3151089 A JP3151089 A JP 3151089A JP 3151089 A JP3151089 A JP 3151089A JP 2503628 B2 JP2503628 B2 JP 2503628B2
Authority
JP
Japan
Prior art keywords
sio
oxide film
substrate
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3151089A
Other languages
Japanese (ja)
Other versions
JPH02210820A (en
Inventor
徹 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3151089A priority Critical patent/JP2503628B2/en
Publication of JPH02210820A publication Critical patent/JPH02210820A/en
Application granted granted Critical
Publication of JP2503628B2 publication Critical patent/JP2503628B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は分子線成長をもちいたバイポーラトランジス
タの製造方法、詳しくはポリシリコンエミッタ作成方法
に関する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a bipolar transistor using molecular beam growth, and more particularly to a method for producing a polysilicon emitter.

(従来の技術) 近年、NPN型のバイポーラトランジスタのエミッタ材
料としてポリシリコンが利用されている。ハレンがアイ
・イー・イー・イートランザクション・オン・エレクト
ロン・デバイスED−32巻1307ページ(P.Halen and D.L.
Pulfrey,IEEE Transaction on Electron Devices,ED−3
2(1985)1307.)に述べているように、ポリシリコンエ
ミッタを用いると単結晶エミッタを用いる場合に比べて
電流増幅率が最高20倍も向上することが知られている。
これは、パットンがアイ・イー・イー・イートランザク
ション・オン・エレクトロン・デバイスED−33巻1754ペ
ージ(G.L.Patton,J.C.Bravman and J.D.Plummer,IEEE
Transaction on Electron Devices,ED−33(1986)175
4.)に述べている様に気相成長法(CVD)によってポリ
シリコンを堆積する時に、単結晶ベースの表面についた
自然酸化膜が単結晶ベースとポリシリコンエミッタ界面
に埋めこまれ、この極めて薄い酸化膜がホールバリアと
して働いているためであると考えられている。しかし、
電子及びホールに対する酸化膜のバリアのトンネリング
確率は、酸化膜厚に大きく依存し、たとえば、グリーン
がソリッド.ステート.エレクトロニクス17巻551ペー
ジ(M.A.Green,F.D.King and J.Shewchun,Solid State
Electron.,17(1974)551.)に述べているように酸化膜
厚が2Å変化するとトンネリング電流が1桁も変化して
しまう。従って、バイポーラトランジスタのホールバリ
アとして酸化膜を用いるためには、自然酸化膜程度の厚
さ領域で、2Å以下の膜厚制御を行い、電子に対しては
バリアとして働かず、ホールに対してはバリアとなる様
にしなければならない。現状では、この様な精密な制御
は難しく、ポリシリコン堆積前の基板の清浄化方法の違
い等によって、電流増幅率が大きく変ってしまうという
問題点がある。
(Prior Art) In recent years, polysilicon has been used as an emitter material for NPN bipolar transistors. Haren is an IEE transaction on electron device ED-32, page 1307 (P.Halen and DL
Pulfrey, IEEE Transaction on Electron Devices, ED-3
2 (1985) 1307.), it is known that the use of a polysilicon emitter improves the current amplification factor by up to 20 times compared to the case of using a single crystal emitter.
This is Patton's IEE Transaction on Electron Device ED-33, page 1754 (GLPatton, JCBravman and JDPlummer, IEEE).
Transaction on Electron Devices, ED−33 (1986) 175
As described in 4.), when depositing polysilicon by vapor phase epitaxy (CVD), a natural oxide film on the surface of the single crystal base is buried in the interface between the single crystal base and the polysilicon emitter, and It is believed that this is because the thin oxide film acts as a hole barrier. But,
The tunneling probability of the barrier of the oxide film against electrons and holes greatly depends on the oxide film thickness. For example, green is solid. State. Electronics Volume 17 Page 551 (MAGreen, FDKing and J.Shewchun, Solid State
As described in Electron., 17 (1974) 551.), if the oxide film thickness changes by 2Å, the tunneling current changes by an order of magnitude. Therefore, in order to use an oxide film as a hole barrier of a bipolar transistor, the film thickness is controlled to 2 Å or less in a thickness region of about a natural oxide film, which does not work as a barrier for electrons but for holes. It must be a barrier. At present, such precise control is difficult, and there is a problem that the current amplification factor greatly changes due to differences in the method of cleaning the substrate before depositing polysilicon.

また、近年、高速バイポーラ素子、マイクロ波用素子
あるいは超格子構造素子などへの応用を目的として、こ
れまでのシリコン薄膜成長技術に比べより低温で成長が
行なわれ、しかも原子層レベルでの成長の制御ができる
という特徴を有する高真空内でのシリコン分子線成長
(SiMBE)技術が盛んに研究開発されている。このMBE技
術においては、酸素分子線とシリコン分子線を同時に照
射することによって、膜厚が極めて精密に制御された薄
いSiO2膜を形成することが可能である。また、加熱した
基板に酸素を照射する低圧熱酸化によっても同様な膜の
形成が可能である。しかし、これらの方法によってベー
ス層上に自然酸化膜と同等もしくはそれよりも薄い膜厚
が精密に制御されたSiO2膜を形成し、その後、従来の方
法であるCVDによってポリシリコンエミッタを形成した
場合、MBEチャンバーより大気中にウエハーを取り出す
とベース層上の酸化が進み、また、CVD装置内において
も高温、高圧下に曝されるために自然酸化膜を使った場
合に比べて差がなくなってしまうという問題点がある。
Further, in recent years, for the purpose of application to high-speed bipolar devices, microwave devices, superlattice structure devices, etc., growth has been performed at a lower temperature than that of conventional silicon thin film growth techniques, and growth at the atomic layer level has been achieved. Silicon molecular beam growth (SiMBE) technology in a high vacuum, which has the characteristic of being controllable, is being actively researched and developed. In this MBE technique, it is possible to form a thin SiO 2 film whose film thickness is extremely precisely controlled by simultaneously irradiating an oxygen molecular beam and a silicon molecular beam. A similar film can be formed by low-pressure thermal oxidation in which a heated substrate is irradiated with oxygen. However, by these methods, a SiO 2 film with a film thickness equal to or smaller than that of the natural oxide film was precisely controlled was formed on the base layer, and then a polysilicon emitter was formed by the conventional method of CVD. In this case, when the wafer is taken out of the MBE chamber into the atmosphere, the oxidation on the base layer progresses, and since it is exposed to high temperature and high pressure in the CVD device, there is no difference compared to the case where a natural oxide film is used. There is a problem that it ends up.

(発明が解決しようとする問題点) 本発明の目的は、この様な従来の欠点を除去せしめ
て、極めて薄く、厚さを精密に制御されたシリコン酸化
膜のホールバリアをベース層との界面に設けたポリシリ
コンエミッタの作成方法を提供することにある。
(Problems to be Solved by the Invention) An object of the present invention is to eliminate the above-mentioned conventional defects and to form a hole barrier of an extremely thin silicon oxide film whose thickness is precisely controlled at the interface with the base layer. It is to provide a method of manufacturing a polysilicon emitter provided in.

(問題点を解決するための手段) 本発明は、ベース層の露出した基板表面を清浄化した
後に、このベース層表面にシリコン分子線と酸素分子線
を同時に照射することによりシリコン酸化膜を形成する
第1の工程と、シリコン酸化膜を含む基板上にシリコン
分子線を照射することによりポリシリコンを形成する第
2の工程とを同一の真空槽内もしくは真空によってつな
がった真空槽内で続けて行うことを特徴とするバイポー
ラトランジスタの製造方法と、ベース層を有する基板表
面を清浄化した後に、基板を加熱しながら酸素を照射す
る低圧熱酸化によってこのベース層表面にシリコン酸化
膜を形成する第1の工程と、シリコン酸化膜を含む基板
上にシリコン分子線を照射することによりポリシリコン
を形成する第2の工程とを同一の真空槽内もしくは真空
によってつながった真空槽内で続けて行うことを特徴と
するバイポーラトランジスタの製造方法とを提供するも
のである。
(Means for Solving Problems) The present invention forms a silicon oxide film by cleaning an exposed substrate surface of a base layer and then simultaneously irradiating the surface of the base layer with a silicon molecular beam and an oxygen molecular beam. And the second step of forming polysilicon by irradiating a substrate including a silicon oxide film with a silicon molecular beam in the same vacuum chamber or in a vacuum chamber connected by a vacuum. A method for manufacturing a bipolar transistor characterized by performing a method, and forming a silicon oxide film on the surface of the base layer by low pressure thermal oxidation of irradiating oxygen while heating the substrate after cleaning the surface of the substrate having the base layer. In the same vacuum chamber, the first step and the second step of forming polysilicon by irradiating a substrate including a silicon oxide film with a silicon molecular beam Alternatively, the present invention provides a method for manufacturing a bipolar transistor, which is characterized in that it is continuously performed in a vacuum chamber connected by a vacuum.

(作用) 初めに、本発明の原理について説明する。第2図にお
いて超高真空槽内に導入されたベース層である単結晶Si
12上には自然酸化膜11が存在する(a)。これを超高真
空内で加熱すると自然酸化膜11が蒸発し、Siの清浄面が
現れる(b)。この清浄面上にSi分子線とO2分子線を同
時蒸着するかもしくは加熱した基板に酸素を送る低圧熱
酸化をおこなうと極めて薄いSiO213が形成される
(c)。この状態で真空槽から大気中に取り出すとベー
ス表面上の酸化が進み酸化膜厚は自然酸化膜と同じにな
ってしまう。そこで、発明者は、真空槽から出さずに、
O2を排気後、連続してSi分子線を照射すれば、(d)に
示すように薄いSiO2膜を埋め込んだ形で、このSiO2膜上
にポリシリコン14が形成され、この酸化膜はホールのバ
リアとして機能することを初めて見出した。1度埋めら
れてしまうと大気中に出してもSiO2には変化がなく、上
部ポリシリコン層にAs拡散を行えばエミッタが形成さ
れ。以上の方法によって形成されたエミッタとベースと
の間の薄いSiO2バリアの電子に対する有効質量はホール
に対する有効質量より小さいために、バリアの厚さを適
切に選べば電子だけを通してホールを抑えることができ
るわけである。尚、SiO2を形成する工程とポリシリコン
を形成する工程は別の真空槽内で行うことも可能である
が、このときは両真空槽を真空トンネルでつなぎ、基板
が大気に触れ酸化しないようにしなければならない。
(Operation) First, the principle of the present invention will be described. Single crystal Si as the base layer introduced in the ultra-high vacuum chamber in FIG.
A natural oxide film 11 exists on 12 (a). When this is heated in an ultrahigh vacuum, the natural oxide film 11 evaporates and a clean surface of Si appears (b). When Si molecular beam and O 2 molecular beam are simultaneously vapor-deposited on this clean surface or low-pressure thermal oxidation is carried out to send oxygen to a heated substrate, extremely thin SiO 2 13 is formed (c). If it is taken out from the vacuum chamber into the atmosphere in this state, oxidation on the surface of the base proceeds and the oxide film thickness becomes the same as the natural oxide film. Therefore, the inventor, without taking out from the vacuum chamber,
If the Si molecular beam is continuously irradiated after exhausting O 2 , polysilicon 14 is formed on this SiO 2 film in the form of embedding a thin SiO 2 film as shown in (d), and this oxide film is formed. Found for the first time that they act as a barrier to the hall. Once filled, there is no change in SiO 2 even when exposed to the atmosphere, and an emitter is formed if As diffusion is performed in the upper polysilicon layer. Since the effective mass for electrons of the thin SiO 2 barrier between the emitter and the base formed by the above method is smaller than the effective mass for holes, it is possible to suppress holes through only electrons if the barrier thickness is appropriately selected. It can be done. The step of forming SiO 2 and the step of forming polysilicon can be performed in different vacuum chambers, but in this case, both vacuum chambers are connected by a vacuum tunnel so that the substrate does not come into contact with the atmosphere and oxidize. I have to

(実施例) 次に発明の実施例について具体的に説明する。初め
に、Si中に埋め込まれた極めて薄いSiO2膜の形成につい
て説明する。実験は40ccの電子銃式Si蒸着器を備えたMB
E装置を用いて行った。試料ウエハーには4インチn及
びp型Si(100)0.01〜0.02Ωcm基板を用いた。試料ウ
エハーは通常のRCA洗浄後、形成室内に搬送し10Åのa
−Siを堆積後、800℃1分間の清浄化処理を行い、清浄
面を出し、成長温度500℃でバッファ層であるエピタキ
シャル層を3000Å成長した。基板温度を室温に下げた
後、ノズルから純度99.9999%の酸素を形成室内にリー
クし電子銃式Si蒸着器から、SiO2の形成速度換算で0.55
Å/sのSi分子線を照射し清浄面上に酸化膜を形成した。
酸素分圧は5×10-5Torrとし、形成膜厚は2.5Åから60
Åまで変化させた。さらに、成長室内にリークした酸素
を排気し、基板温度を再び500℃に上げ、真空度1×10
-9Torr雰囲気中で、この酸化膜上に成長速度1.0Å/sでS
iを堆積し、下層の酸化膜厚による上層Siの結晶性の変
化をRHEEDによって調べた。
(Example) Next, the Example of this invention is described concretely. First, formation of an extremely thin SiO 2 film embedded in Si will be described. The MB is equipped with a 40cc electron gun Si vaporizer.
E equipment was used. A 4-inch n-type and p-type Si (100) 0.01 to 0.02 Ωcm substrate was used as a sample wafer. The sample wafer is transferred to the forming chamber after the normal RCA cleaning and then a
After -Si was deposited, a cleaning treatment was performed at 800 ° C for 1 minute to expose a clean surface, and an epitaxial layer as a buffer layer was grown at 3000 Å at a growth temperature of 500 ° C. After lowering the substrate temperature to room temperature, oxygen with a purity of 99.9999% leaked from the nozzle into the formation chamber, and the electron deposition type Si vaporizer converted the SiO 2 formation rate to 0.55.
An oxide film was formed on the clean surface by irradiating Å / s Si molecular beam.
The oxygen partial pressure is 5 × 10 -5 Torr, and the formed film thickness is 2.5Å to 60
I changed it to Å. Furthermore, the oxygen leaked into the growth chamber was exhausted, the substrate temperature was raised to 500 ° C again, and the degree of vacuum was set to 1 × 10
-9 Torr atmosphere, S on the oxide film at a growth rate of 1.0Å / s
After i was deposited, the change in crystallinity of the upper Si layer depending on the oxide film thickness of the lower layer was investigated by RHEED.

(100)清浄面上にSiO2を5Å成長した後、再びSiの
成長を行ったときのRHEEDパターンの変化を観察した。
清浄面であることを示す超格子パターンはSiO2成長後、
完全に消え1×1パターンとなった。上層Siの厚さが70
ÅになるとRHEEDパターンは3次元エピタキシャル成長
に特有のパターンとなり、上層Siはエピタキシャル成長
していることがわかった。成長様式はホモエピタキシャ
ル成長における層状成長ではなくアイランド成長が起こ
っている。さらに、上層Siが500Å以上では再び2×1
の2次元パターンが現れ、エピアイランドは合体して再
び平坦な表面となることがわかった。一方、清浄面上に
SiO2を7.5Åを成長した後、再びSiの成長を行った場合
には、上層SiのRHEEDのパターンはリングパターンとな
り、上層Siは多結晶となることがわかった。SiO2膜厚が
7.5Å以上ではすべて上層Siは多結晶となった。
The change in RHEED pattern was observed when Si was grown again after growing 5Å SiO 2 on the (100) clean surface.
After superlattice pattern indicating a clean surface is SiO 2 growth,
It completely disappeared and became a 1 × 1 pattern. The upper Si thickness is 70
At Å, the RHEED pattern became a pattern peculiar to three-dimensional epitaxial growth, and it was found that the upper layer Si was epitaxially grown. The growth mode is island growth instead of layered growth in homoepitaxial growth. Furthermore, when the upper layer Si is 500 Å or more, it becomes 2 × 1 again
It was found that the two-dimensional pattern appeared and the epi islands coalesced into a flat surface again. On the other hand, on a clean surface
It was found that when Si was grown again after growing SiO 2 at 7.5 Å, the RHEED pattern of the upper Si layer became a ring pattern and the upper Si layer became polycrystalline. SiO 2 film thickness
Above 7.5 Å, the upper Si layer was all polycrystalline.

また、上層Siの形成温度は100℃以上でなければなら
ない。100℃以下では上層Siは多結晶にならず、非晶質
となる。さらに、上層Siの形成温度が860℃以上になる
と、照射されるSiと基板のSiO2が反応してSiOとなり蒸
発するため、形成温度は860℃以下でなければならな
い。
Moreover, the formation temperature of the upper layer Si must be 100 ° C. or higher. At 100 ° C or lower, the upper layer Si does not become polycrystalline but becomes amorphous. Further, when the formation temperature of the upper layer Si becomes 860 ° C. or higher, the irradiated Si reacts with SiO 2 of the substrate to become SiO and evaporates.

同様の現象は加熱したSi基板にO2分子だけを照射する
低圧熱酸化においても見出された。Si(100)清浄面を
基板温度500℃、酸素分圧5×10-5Torrで20分酸化した
後、再びSiの成長を行った場合、RHEEDパターンは3次
元エピタキシャル成長に特有のパターンとなり、上層Si
はエピタキシャルアイライド成長していることがわかっ
た。ところが酸化時間が30分をこえると、上層SiのRHEE
Dパターンはリングパターンとなり、上層はSiは多結晶
であった。第3図は低圧熱酸化後、上層Siを形成する前
の段階で測定したAES酸素ピークの酸化時間依存性を示
したものである。この図から分かるように酸素ピークは
飽和しておりエピタキシャル成長からポリシリコン形成
に変化する点で酸素ピークに大きな変化はなかった。こ
のことは、表面の酸素濃度が飽和していることを示して
おり、上層Siは低圧熱酸化によって形成された酸化膜の
膜厚がある値を越えた時、多結晶になる考えられる。
A similar phenomenon was found in low pressure thermal oxidation in which a heated Si substrate was irradiated with only O 2 molecules. When the Si (100) clean surface is oxidized at a substrate temperature of 500 ° C and an oxygen partial pressure of 5 × 10 -5 Torr for 20 minutes, and then Si is grown again, the RHEED pattern becomes a pattern peculiar to three-dimensional epitaxial growth, and the upper layer Si
It was found that the film had grown epitaxially. However, when the oxidation time exceeds 30 minutes, RHEE of the upper layer Si
The D pattern was a ring pattern, and the upper layer was Si polycrystal. FIG. 3 shows the oxidation time dependence of the AES oxygen peak measured at the stage after the low pressure thermal oxidation and before the formation of the upper layer Si. As can be seen from this figure, the oxygen peak was saturated and there was no significant change in the oxygen peak at the point where the epitaxial growth changed to polysilicon formation. This indicates that the oxygen concentration on the surface is saturated, and it is considered that the upper layer Si becomes polycrystalline when the thickness of the oxide film formed by low pressure thermal oxidation exceeds a certain value.

以上のように、分子線成長及び低圧熱酸化共に、SiO2
が薄い時にはエピタキシャル情報はSiO2上に伝えられ
る。これには次の3つの説明が可能である。第一は薄い
SiO2膜にピンホールがあり、このピンホールを通してエ
ピタキシャル情報が伝えられる場合、第二は上層Si成長
初期にSiとSiO2が反応し薄いSiO2膜が核形成して下層Si
が露出し、エピタキシャル情報が伝えられる場合、第3
は薄いSiO2がなんらかのエピタキシャル情報を持つ場合
である。ただし、SiO2膜厚が7.5Å以上では、エピタキ
シャル情報は伝わらないので、少なくともこの膜厚以上
では下層Siと上層SiはSiO2によって分離されていると考
えられ、この膜厚以上ではホールバリアとして有効に機
能すると考えられる。実際にこれらのSi中に埋め込んだ
SiO2を断面TEMの格子像観察したところ、SiO2の膜厚が
5ÅのものではSiO2は直径12Å程度の析出物となってお
り、また、これら析出物間にはSiO2のない部分が観察さ
れ、このSiO2の開口部分からエピタキシャル情報が上部
Si層に伝わっていた。また、この場合にSiO2/Si界面は
界面は平坦ではなく20Åに及び界面層となっていた。一
方SiO2を7.5Åつけて上部Siがポリシリコンとなった試
料では、アモルファスSiO2に特有の像が下部単結晶Siと
上部ポリシリコンの間に観察され、このSiO2によって上
部Siと下部Siは完全に分離されていた。また、SiO2/Si
界面は極めて平坦であった。さらに、このSiO2像の幅は
Siの格子間隔から計算して約8Åであり、設計値にほぼ
対応した。このSiO2像は分子線成長するSiO2像の厚さに
対応し、8Åから60Åまで制御することができた。
As described above, SiO 2
When is thin, the epitaxial information is transmitted on SiO 2 . There are three possible explanations for this. First is thin
If there is a pinhole in the SiO 2 film and the epitaxial information is transmitted through this pinhole, the second is that the Si and SiO 2 react at the initial stage of growth of the upper layer Si and the thin SiO 2 film nucleates to form the lower layer Si.
Is exposed and epitaxial information is transmitted, the third
Is the case where thin SiO 2 has some epitaxial information. However, since the epitaxial information is not transmitted when the SiO 2 film thickness is 7.5 Å or more, it is considered that the lower layer Si and the upper layer Si are separated by SiO 2 at least above this film thickness. It is thought to work effectively. Actually embedded in these Si
Was a SiO 2 was observed lattice image of the cross-section TEM, intended film thickness of the SiO 2 is 5 Å SiO 2 is a precipitate diameter of about 12 Å, also the portion without a SiO 2 between these precipitates Observed, the epitaxial information is read from this SiO 2 opening.
It was transmitted to the Si layer. In addition, in this case, the SiO 2 / Si interface was not flat, and the interface layer was 20 Å. While in the sample the upper Si becomes poly-silicon SiO 2 put 7.5 Å, specific image is observed between the lower single-crystal Si and the upper polysilicon amorphous SiO 2, upper Si and a lower Si by this SiO 2 Were completely separated. Also, SiO 2 / Si
The interface was extremely flat. Furthermore, the width of this SiO 2 image is
It was about 8Å calculated from the lattice spacing of Si, which almost corresponded to the design value. The SiO 2 image corresponds to the thickness of the SiO 2 images growing molecular beam could be controlled from 8Å to 60 Å.

次に、Si中に埋め込んだ薄いSiO2膜が電気的にホール
バリアとして働くかどうか調べた。実験は、P+(100)
及びN+(100)基板上にP型及びN型エピタキシャルバ
ッファー層を3000Å成長し、室温まで冷却した後、Siと
O2との同時蒸着によってSiO2を形成し、再び基板温度を
500℃まで上げてP型及びN型ドーピングされたSi層を3
000Å成長した。P型ドーピングにはBをN型ドーピン
グにはSbをもちいた。BのドーピングはHBO2をPBNのル
ツボ内で加熱することによって、SbのドーピングはSbを
PBNのルツボ内で加熱し、しかも試料基板に−400Vの電
圧を印加してSbの付着係数を上げることによって行っ
た。SiO2の膜厚は20Å〜60Åとした。このとき上層Si層
はすべて多結晶Siであることを確認した。上層Si上にP
型ではAl、N型ではAuSbでコンタクトをとり、この電極
をマスクにして周囲のSiを基板が露出するまでエッチン
グして除去した。電極の直径は0.6mmであった。バック
コンタクトはInでとった。第4図a)、b)は下層単結
晶Siからホール及び電子を注入したときのトンネル電流
のSiO2膜厚依存性を比較したものである。N型、P型共
にSiO2の膜厚が厚くなるに従ってトンネル電流量が減少
している。N型ではSbドーピング量が少なく上層ポリSi
の抵抗が高かったため、SiO2膜厚20ÅのものではP型よ
り低い値となっているが、30Å以上ではSiO2バリアの方
が直列抵抗よりきいてくるためにN型トンネル電流の方
がP型よりも1桁高い値となっている。以上の実験より
この酸化膜がホールバリアとして機能することがわかっ
た。ただし、酸化膜厚を厚くすると電子の注入も低下す
るため酸化膜厚は10Å〜20Åのところが妥当である。加
熱したSi基板にO2分子だけを照射する低圧熱酸化によっ
て得られたSiO2膜についても上記と同様の実験を行いホ
ールバリアとして機能することを確認した。
Next, it was investigated whether the thin SiO 2 film embedded in Si electrically functions as a hole barrier. Experiment P + (100)
P-type and N-type epitaxial buffer layers are grown on the N + (100) substrate for 3000 Å and cooled to room temperature.
SiO 2 is formed by co-evaporation with O 2, and the substrate temperature is set again.
Raise the temperature to 500 ° C and remove the P-type and N-type doped Si layers.
000Å has grown. B was used for P-type doping and Sb was used for N-type doping. The doping of B is carried out by heating HBO 2 in the crucible of PBN, and the doping of Sb is carried out by heating Sb.
The heating was performed in the crucible of the PBN, and the voltage of −400V was applied to the sample substrate to increase the sticking coefficient of Sb. The film thickness of SiO 2 was 20Å to 60Å. At this time, it was confirmed that the upper Si layer was all polycrystalline Si. P on top of Si
A contact was made with Al for the mold and AuSb for the N mold, and using this electrode as a mask, the surrounding Si was etched and removed until the substrate was exposed. The electrode diameter was 0.6 mm. Back contact was made with In. 4 a) and 4 b) compare the SiO 2 film thickness dependence of the tunnel current when holes and electrons are injected from the lower single crystal Si. In both N-type and P-type, the amount of tunnel current decreases as the film thickness of SiO 2 increases. N-type has a small Sb doping amount and upper poly-Si
Because of the resistance was high, but by way of SiO 2 film thickness 20Å has a value lower than the P-type, is more of N-type tunnel current to the above 30Å towards SiO 2 barrier comes heard than the series resistance P It is one digit higher than the type. From the above experiments, it was found that this oxide film functions as a hole barrier. However, if the oxide film thickness is made thicker, electron injection is also reduced, so that the oxide film thickness of 10Å to 20Å is appropriate. It was confirmed that the SiO 2 film obtained by low-pressure thermal oxidation in which a heated Si substrate is irradiated with only O 2 molecules also functions as a hole barrier by performing the same experiment as above.

最後に、本ポリシリコンエミッタ作成方法を用いて実
際にバイポーラトランジスタを試作した結果について説
明する。トランジスタの試作プロセス概念図を第1図に
示す。コレクタ43は厚さ4000Å、キャリア濃度5×1016
cm-3リンドープとし、CVDによるエピタキシャル成長法
を用いて、電極となる高濃度埋め込み層42上に形成し
た。ロコス法による素子分離後、ベースとなる部分を開
口した(第1図(a))。次に、SiMBE法によって成長
温度700℃で厚さ500Å、キャリア濃度5×1018cm-3ボロ
ンドープのベース層46を形成し、フィールド酸化膜44上
についたポリシリコンを除去した後、CVD法によりパッ
シベーション用酸化膜45を形成し、エミッタとなる部分
を開口した(第1図(b))。さらに、SiMBE内で表面
の清浄化を行った後、室温で0.2Å/sのSi分子線と5×1
0-5Torrの酸素分子線を同時照射することによってSiO24
7を形成し、O2を排気後、基板温度で500℃に上げ、Si分
子線を照射して3000Åのポリシリコン48を形成し、酸化
膜45上にポリシリコンを除去した(第1図(c))。加
速100KeVのイオンインプランテーション法によりポリシ
リエミッタ部分48にヒ素を5×1015cm-2注入し、ランプ
アニールにより押込み拡散を行った。ベース電極部分を
開口し15KeVのイオンインプランテーション法によりボ
ロンを5×1015cm-2注入し、ベース層46とオーミック接
合をとった。以上のようにして試作したトランジスタの
静特性を評価したところ、SiO2を挟まなかったときの電
流増幅率は15であったが、SiO2層の厚さが10Åのときに
は150となり約10倍の電流増幅率の増加が観察された。
また、SiO2層の厚さが5Åでは電流増幅率の増加はなく
ホールバリアとして働いていなかった。SiO2層の厚さが
20Åになるとエミッタ抵抗が大きくなりコレクタ電流が
減少した。加熱したSi基板に。O2分子だけを照射する低
圧熱酸化によって得られたSiO2膜についても上記と同様
の実験を行い電流増幅率が増加することを確認した。以
上の実験より、本方法で作ったポリシリコンエミッタは
ホールバリアとして有効に働き、バイポーラトランジス
タの電流増幅率を増加させることが明らかとなった。
Finally, the result of actually making a prototype of a bipolar transistor by using this method for producing a polysilicon emitter will be described. Fig. 1 shows a conceptual diagram of a transistor prototype process. The thickness of the collector 43 is 4000Å, carrier concentration is 5 × 10 16
cm −3 phosphorus was used and was formed on the high-concentration buried layer 42 to be an electrode by using the epitaxial growth method by CVD. After element isolation by the Locos method, a base portion was opened (FIG. 1 (a)). Next, a SiMBE method is used to form a base layer 46 having a carrier concentration of 5 × 10 18 cm -3 boron at a growth temperature of 700 ° C. and a carrier concentration of 5 × 10 18 cm -3 . After removing the polysilicon on the field oxide film 44, the CVD method is used. An oxide film 45 for passivation was formed, and a portion to be an emitter was opened (FIG. 1 (b)). Furthermore, after cleaning the surface in SiMBE, at room temperature 0.2 Å / s Si molecular beam and 5 × 1
Simultaneous irradiation with molecular oxygen beam of 0 -5 Torr results in SiO 2 4
After forming 7 and exhausting O 2 , the substrate temperature was raised to 500 ° C., and a Si molecular beam was irradiated to form 3000 Å polysilicon 48, and the polysilicon was removed on the oxide film 45 (see FIG. 1 ( c)). Arsenic was implanted into the polysilicon layer 48 by 5 × 10 15 cm -2 by an ion implantation method with an acceleration of 100 KeV, and indentation diffusion was performed by lamp annealing. The base electrode portion was opened, and boron was implanted at 5 × 10 15 cm -2 by an ion implantation method of 15 KeV to form an ohmic contact with the base layer 46. When the static characteristics of the prototype transistor were evaluated as described above, the current amplification factor when SiO 2 was not sandwiched was 15, but when the SiO 2 layer thickness was 10Å, it was 150, which was about 10 times that of the current amplification factor. An increase in current gain was observed.
When the thickness of the SiO 2 layer was 5Å, the current amplification factor did not increase and it did not work as a hole barrier. The thickness of the SiO 2 layer is
At 20Å, the emitter resistance increased and the collector current decreased. On a heated Si substrate. The same experiment was performed on the SiO 2 film obtained by low-pressure thermal oxidation in which only O 2 molecules were irradiated, and it was confirmed that the current amplification factor increased. From the above experiments, it became clear that the polysilicon emitter produced by this method effectively acts as a hole barrier and increases the current amplification factor of the bipolar transistor.

尚、ベース表面の清浄化の方法は、以上述べたものだ
けではなく、加熱のみによって表面の自然酸化膜を蒸発
させる場合、Arなどのイオンスパッタによる場合、Si分
子線によってエッチングする場合を行ったが結果はすべ
て変らなかった。
The method for cleaning the base surface is not limited to the one described above, and the case of evaporating the natural oxide film on the surface only by heating, the case of ion sputtering of Ar or the like, and the case of etching by Si molecular beam were performed. But the results were all the same.

本実施例ではシリコンウエハーを対象としたが、本発
明の方法は表面にのみシリコンが存在するSOS(Silicon
on Sapphire)基板や更に一般にSOI(Silicon on Insu
lator)基板等にも当然適用する。
In the present embodiment, a silicon wafer was targeted, but the method of the present invention uses SOS (Silicon
on Sapphire) substrate and more generally SOI (Silicon on Insu)
Of course, it also applies to substrates.

(発明の効果) 以上、詳細に述べた通り本発明によれば、膜厚が極め
て精密に制御された自然酸化膜より薄いSiO2膜をNPN型
バイポーラトランジスタのベースとポリシリコンエミッ
タとの間に埋め込むことができ、このような薄いSiO2
はホールバリアとして働くため、ベースからのホールの
逆注入をおさえられ、電流増幅率を増加させることがで
きる。
(Effects of the Invention) As described in detail above, according to the present invention, a SiO 2 film, which is thinner than a natural oxide film whose film thickness is extremely precisely controlled, is provided between the base of the NPN bipolar transistor and the polysilicon emitter. Since it can be embedded, and such a thin SiO 2 film acts as a hole barrier, reverse injection of holes from the base can be suppressed, and the current amplification factor can be increased.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)〜(c)はトランジスタの試作プロセスの
概念図、第2図(a)〜(d)は本発明の作用を説明す
るための図、第3図は低圧熱酸化時の酸化時間とAES酸
素ピークの関係を示す図、第4図は(a)、(b)は下
層単結晶Siから各々ホール及び電子を注入したときのト
ンネル電流のSiO2膜圧依存性を示す図である。 図において、11…自然酸化膜、、12…シリコン単結晶ベ
ース層、13…ホールバリア用酸化膜、14…ポリシリコン
エミッタ、41…p型シリコン基板、42…高濃度埋め込み
層、43…コレクタ層、44…フィールド酸化膜、45…パッ
シベーション酸化膜、46…ベース層、47…ホールバリア
酸化膜、48…ポリシリコンエミッタである。
1 (a) to 1 (c) are conceptual diagrams of a transistor prototype process, FIGS. 2 (a) to 2 (d) are diagrams for explaining the operation of the present invention, and FIG. 3 is a diagram for low pressure thermal oxidation. FIG. 4 shows the relationship between the oxidation time and the AES oxygen peak, and FIGS. 4 (a) and 4 (b) show the dependence of the tunnel current on the SiO 2 film pressure when holes and electrons are injected from the lower single-crystal Si, respectively. Is. In the figure, 11 ... Natural oxide film, 12 ... Silicon single crystal base layer, 13 ... Hole barrier oxide film, 14 ... Polysilicon emitter, 41 ... P-type silicon substrate, 42 ... High concentration buried layer, 43 ... Collector layer , 44 ... field oxide film, 45 ... passivation oxide film, 46 ... base layer, 47 ... hole barrier oxide film, 48 ... polysilicon emitter.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ベース層を有する基板表面を清浄化した後
に、このベース層表面にシリコン分子線と酸素分子線を
同時に照射することによりシリコン酸化膜を形成する第
1の工程と、シリコン酸化膜を含む基板上にシリコン分
子線を照射することによりポリシリコンを形成する第2
の工程とを備えてあり前記第1と第2の工程は、同一の
真空槽内もしくは真空によってつながった真空槽内で続
けて行うことを特徴とするバイポーラトランジスタの製
造方法。
1. A first step of forming a silicon oxide film by cleaning a surface of a substrate having a base layer and then simultaneously irradiating the surface of the base layer with a silicon molecular beam and an oxygen molecular beam; and a silicon oxide film. For forming polysilicon by irradiating a silicon molecular beam on a substrate containing silicon
The method of manufacturing a bipolar transistor, wherein the first and second steps are continuously performed in the same vacuum chamber or in a vacuum chamber connected by a vacuum.
【請求項2】ベース層を有する基板表面を清浄化した後
に、基板を加熱しながら酸素を照射する低圧熱酸化によ
ってこのベース層表面にシリコン酸化膜を形成する第1
の工程と、シリコン酸化膜を含む基板上にシリコン分子
線を照射することによりポリシリコンを形成する第2の
工程とを備えてあり、前記第1と第2の工程は、同一の
真空槽内もしくは真空によってつながった真空槽内で続
けて行うことを特徴とするバイポーラトランジスタの製
造方法。
2. A first method for forming a silicon oxide film on the surface of a base layer after cleaning the surface of the substrate having the base layer, by low pressure thermal oxidation of irradiating oxygen while heating the substrate.
And a second step of forming polysilicon by irradiating a substrate including a silicon oxide film with a silicon molecular beam. The first and second steps are performed in the same vacuum chamber. Alternatively, the method for manufacturing a bipolar transistor is characterized in that the steps are continuously performed in a vacuum chamber connected by a vacuum.
JP3151089A 1989-02-10 1989-02-10 Method for manufacturing bipolar transistor Expired - Lifetime JP2503628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3151089A JP2503628B2 (en) 1989-02-10 1989-02-10 Method for manufacturing bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3151089A JP2503628B2 (en) 1989-02-10 1989-02-10 Method for manufacturing bipolar transistor

Publications (2)

Publication Number Publication Date
JPH02210820A JPH02210820A (en) 1990-08-22
JP2503628B2 true JP2503628B2 (en) 1996-06-05

Family

ID=12333212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3151089A Expired - Lifetime JP2503628B2 (en) 1989-02-10 1989-02-10 Method for manufacturing bipolar transistor

Country Status (1)

Country Link
JP (1) JP2503628B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2855903B2 (en) * 1990-08-30 1999-02-10 日本電気株式会社 Method for manufacturing semiconductor device
US5420050A (en) * 1993-12-20 1995-05-30 United Technologies Corporation Method of enhancing the current gain of bipolar junction transistors
JP3545470B2 (en) * 1994-12-01 2004-07-21 株式会社ルネサステクノロジ Method for manufacturing semiconductor integrated circuit device
JP3545503B2 (en) * 1995-08-11 2004-07-21 株式会社日立製作所 Method for manufacturing semiconductor integrated circuit device
US8866194B2 (en) 2006-09-28 2014-10-21 Semiconductor Components Industries, Llc Semiconductor device
JP5341327B2 (en) * 2006-09-28 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1989年春季第36回応用物理学関係連合講演会講演予稿集(第1分冊P.251)1P−ZL−4

Also Published As

Publication number Publication date
JPH02210820A (en) 1990-08-22

Similar Documents

Publication Publication Date Title
US4808546A (en) SOI process for forming a thin film transistor using solid phase epitaxy
JPH06507274A (en) Metastable oxides and nitrides of group 15 alloys, nitrides of group 15 elements, and semiconductor devices formed from them
JP2004363592A5 (en)
JPH07183310A (en) Semiconductor device and manufacture thereof
JPH0469814B2 (en)
JPH08191140A (en) Manufacture of soi substrate
EP0334682B1 (en) Method for forming P-type germanium layer on a gallium arsenide body
JP2503628B2 (en) Method for manufacturing bipolar transistor
JPWO2002099890A1 (en) Semiconductor layer and method for forming the same, and semiconductor device and method for manufacturing the same
JPH04264724A (en) Manufacture of semiconductor substrate
JPS6325707B2 (en)
JP3062065B2 (en) Method for manufacturing semiconductor device
JP2555885B2 (en) Germanium / gallium arsenide junction manufacturing method
KR100611061B1 (en) Method of manufacturing an epitaxial layer and method of manufacturing a thin layer and a semiconductor device using the same
JP3102189B2 (en) Manufacturing method of bipolar transistor
JP2541456B2 (en) Microstructure fabrication method
JP2705374B2 (en) Method for forming group IV element semiconductor on III-V compound semiconductor
JPH0350823A (en) Manufacture of semiconductor device
JPH0573353B2 (en)
JP2664460B2 (en) SOI thin manufacturing method
JPH0370126A (en) Polycrystalline silicon electrode and its manufacture
JPH08288214A (en) Manufacture of semiconductor substrate
JPH01135069A (en) Manufacture of heterojunction bipolar transistor
JPS63278217A (en) Manufacture of semiconductor substrate
JPS61199668A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 13

EXPY Cancellation because of completion of term