JPH02206117A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02206117A JPH02206117A JP2695989A JP2695989A JPH02206117A JP H02206117 A JPH02206117 A JP H02206117A JP 2695989 A JP2695989 A JP 2695989A JP 2695989 A JP2695989 A JP 2695989A JP H02206117 A JPH02206117 A JP H02206117A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- gaas
- alas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000005530 etching Methods 0.000 claims abstract description 49
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 16
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000000243 solution Substances 0.000 claims description 16
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 5
- 239000011259 mixed solution Substances 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 2
- 238000010791 quenching Methods 0.000 claims 1
- 230000000171 quenching effect Effects 0.000 claims 1
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 abstract description 27
- 239000007788 liquid Substances 0.000 abstract 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 abstract 1
- 229910017604 nitric acid Inorganic materials 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 235000019404 dichlorodifluoromethane Nutrition 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ＧａＡｓやＩｎＧａＡｓを主成分とする半導
体装置に関し、エツチングの制御性の改善をはかった半
導体装置の製造方法に関する。
体装置に関し、エツチングの制御性の改善をはかった半
導体装置の製造方法に関する。
〈従来の技術〉
ＧａＡｓ系の化合物半導体は、超高周波・超高速の信号
処理に非常に良好な性能を発揮することが知られており
１種々の半導体装置に用いられている。
処理に非常に良好な性能を発揮することが知られており
１種々の半導体装置に用いられている。
第゛３図＜ａ）、（ｂ）は従来のＧａＡｓ系ＭＥＳ Ｆ
Ｅ Ｔ”の構造とその概略製造方法を示すものである
。
Ｅ Ｔ”の構造とその概略製造方法を示すものである
。
第３図（ａ）では半絶縁性ＧａＡｓ基板１上にｎ＝Ｇａ
Ａｓ活性層（以下、ｎ層という）２およびｎ層−ＧａＡ
ｓ層（以下、ｎ十層という）３をエピタキシャル成長で
積層し、ｎ中層３の表面ににレジスト４を塗布し、露光
描画法によりショッｌ−キ接合ゲート電極５を形成する
為の開窓を行い。
Ａｓ活性層（以下、ｎ層という）２およびｎ層−ＧａＡ
ｓ層（以下、ｎ十層という）３をエピタキシャル成長で
積層し、ｎ中層３の表面ににレジスト４を塗布し、露光
描画法によりショッｌ−キ接合ゲート電極５を形成する
為の開窓を行い。
レジスト４をマスクとしてその開窓部のｎ中層３と０層
２内に達するエッチを行い、レジスト４をマスクとして
ショットキ接合金属の真空蒸着・リフトオフによりＧａ
Ａｓ活性層２上にショットキ接合ゲート電極５を形成す
る。
２内に達するエッチを行い、レジスト４をマスクとして
ショットキ接合金属の真空蒸着・リフトオフによりＧａ
Ａｓ活性層２上にショットキ接合ゲート電極５を形成す
る。
第３図（ｂ）では絶縁膜４を取除いてｎ十層４の上にオ
ーミックコンタクｌ−のソース電極６およびドレイン電
ｖＭ７を形成する。
ーミックコンタクｌ−のソース電極６およびドレイン電
ｖＭ７を形成する。
第４図はホットエレク１〜ロントランジスタ（以下ＨＥ
Ｔという）の従来の製造方法を示す説明図である。
Ｔという）の従来の製造方法を示す説明図である。
図において１は半絶縁性基板であり、この基板の上にコ
レクタ層２１．コレクタバリア層２２ペース層２３．エ
ミッタバリア層２４．エミッタ層２５をエビタギシャル
成長法により積層する。
レクタ層２１．コレクタバリア層２２ペース層２３．エ
ミッタバリア層２４．エミッタ層２５をエビタギシャル
成長法により積層する。
次に所定の形状にマスクを形成しベース層２３に達する
までエツチングを行う。
までエツチングを行う。
次にベース層２３にもマスクを施し、更にコレクタ層２
１に達するまでエツチングを行い、マスクを除去してエ
ミッタ層２５．ベース層２３ コレクタ層２１にオーミ
ックコンタクトにより電極２７．３０．３１を形成する
。
１に達するまでエツチングを行い、マスクを除去してエ
ミッタ層２５．ベース層２３ コレクタ層２１にオーミ
ックコンタクトにより電極２７．３０．３１を形成する
。
〈発明が解決しようとする課題〉
ところで、前記の様なＭＥＳＦＥＴにおいてｎ層は５０
０〜１５００人程度、ｎ＋層変色の層は厚い方が高性能
である）は２００ＯＡ程度に形成し、レジスト膜開窓後
はＧ ａ Ａ ｓのエツチング液として例えば Ｈ２Ｓ ０４ ＋Ｈ２０２＋Ｈ２０や Ｈ３Ｐ Ｏａ 士Ｈ２０２＋Ｈ２０ Ａ Ｉ Ｇ ａ Ａ ｓのエツチング＞（ｉとして例え
ばＮＨａ ＯＨ＋ Ｈ２０２十 Ｈ２０等を用い
てｎ層層とｎ層のリセスエッチングを行っている。
０〜１５００人程度、ｎ＋層変色の層は厚い方が高性能
である）は２００ＯＡ程度に形成し、レジスト膜開窓後
はＧ ａ Ａ ｓのエツチング液として例えば Ｈ２Ｓ ０４ ＋Ｈ２０２＋Ｈ２０や Ｈ３Ｐ Ｏａ 士Ｈ２０２＋Ｈ２０ Ａ Ｉ Ｇ ａ Ａ ｓのエツチング＞（ｉとして例え
ばＮＨａ ＯＨ＋ Ｈ２０２十 Ｈ２０等を用い
てｎ層層とｎ層のリセスエッチングを行っている。
ここで、ｎ中層とｎ層のエツチングレートの差はほとん
どなく、まな、ｎｌの厚さは素子の性能に大きく影響す
る。そのため、エツチング液の濃度、温度、撹拌条件５
時間等を厳密に制御しながらエツチングを行っているが
１種々の条件によりエツチングの深さにバラツキが生じ
てしまうという問題あった。従って、ｎ層のエツチング
寸法を制御するため性能を犠牲にしてｎ中層の厚さを薄
くしてエツチングを行うことも行なわれている。
どなく、まな、ｎｌの厚さは素子の性能に大きく影響す
る。そのため、エツチング液の濃度、温度、撹拌条件５
時間等を厳密に制御しながらエツチングを行っているが
１種々の条件によりエツチングの深さにバラツキが生じ
てしまうという問題あった。従って、ｎ層のエツチング
寸法を制御するため性能を犠牲にしてｎ中層の厚さを薄
くしてエツチングを行うことも行なわれている。
また、ＣＣｌ２ Ｆ２を反応カスとしてドライエツチン
グを行いＧａＡｓとＡｆＧａＡｓでのエツチング液−Ｉ
・の違いからエツチングを正確にストップする方法もあ
るが、ドライエツチングの場合エツチング面の結晶がダ
メージを受けるので、その面にショットキー電極を設け
る場合、電気的な特性が低下するという問題がある。
グを行いＧａＡｓとＡｆＧａＡｓでのエツチング液−Ｉ
・の違いからエツチングを正確にストップする方法もあ
るが、ドライエツチングの場合エツチング面の結晶がダ
メージを受けるので、その面にショットキー電極を設け
る場合、電気的な特性が低下するという問題がある。
また、ＨＥＴの場合においてもＭＥＳＦＥＴの場合と同
様エツチング液の濃度、温度、撹拌条件時間等を厳密に
制御しながら行うが１種々の条件によりエツチングの深
さにバラツキが生じてしまうという問題あった。
様エツチング液の濃度、温度、撹拌条件時間等を厳密に
制御しながら行うが１種々の条件によりエツチングの深
さにバラツキが生じてしまうという問題あった。
本発明は上記従来技術の問題を解決するために成された
もので、電子の移動にはほとんど影響のない厚さのＡｌ
Ａｓ層を所望の層の間に設はクエン酸系のエツチング液
を使用することによりエツチングを確実にストップさせ
、制御制の良い半導体装置の製造方法を実現することを
目的とする。
もので、電子の移動にはほとんど影響のない厚さのＡｌ
Ａｓ層を所望の層の間に設はクエン酸系のエツチング液
を使用することによりエツチングを確実にストップさせ
、制御制の良い半導体装置の製造方法を実現することを
目的とする。
く課題を解決するための手段〉
上記従来技術の問題を解決する為の本発明の半導体装置
の製造方法は、半絶縁性基板上にＧａＡＳ層やＩ ｎＧ
ａＡｓ層を積層して形成され、エツチングにより所望の
層を頭出しするようにしたＧａＡｓ系半導体装置の製造
方法において、前記ＧａＡｓ層やＩｎＧａＡｓ層のエツ
チング液とじてクエン酸と過酸化水素および水の混合液
を用い。
の製造方法は、半絶縁性基板上にＧａＡＳ層やＩ ｎＧ
ａＡｓ層を積層して形成され、エツチングにより所望の
層を頭出しするようにしたＧａＡｓ系半導体装置の製造
方法において、前記ＧａＡｓ層やＩｎＧａＡｓ層のエツ
チング液とじてクエン酸と過酸化水素および水の混合液
を用い。
前記エツチング液のス１ヘツプ層として電子の通過を妨
げない程度の厚さにＡｆＡｓ層を形成したことを特徴と
するものである。
げない程度の厚さにＡｆＡｓ層を形成したことを特徴と
するものである。
〈実施例〉
以下１図面により本発明を説明する。第１図は本発明を
ＭＥＳＦ’ＥＴに応用しな場合の一実施例を示す製造方
法の概略工程を示すものである。
ＭＥＳＦ’ＥＴに応用しな場合の一実施例を示す製造方
法の概略工程を示すものである。
第１図（ａ）において、半絶縁性Ｇ ａ Ａ ｓ基板上
にｎ層２を５００〜１５００Ａ程度エピタキシャル成長
させな後ＡｌＡｓ層を３０Ａ程度成長させ１次にｎ十層
３を２０００八程度成長させて積層する。
にｎ層２を５００〜１５００Ａ程度エピタキシャル成長
させな後ＡｌＡｓ層を３０Ａ程度成長させ１次にｎ十層
３を２０００八程度成長させて積層する。
次に、第１図（ｂ）においてね十層３の表面にレジスト
４を塗布し、露光描画法によりショットキ接合ゲート＠
柘５を形成する為の開窓を行い。
４を塗布し、露光描画法によりショットキ接合ゲート＠
柘５を形成する為の開窓を行い。
更にレジス１〜４をマスクとしてその開窓部のｎ層Ｇ
ａ Ａ ｓ層３の選択エッチを行う。この場合エツチン
グ液しとてはクエン酸（５０ｇ）と過酸化水素（１５ｇ
）および水（４５ｇ）の混合液を使用する。このエツチ
ング液ではＩｎＧａＡｓやＧａＡｓのエツチングレート
は５０〇八／ｍｉｎ程度であるが、ＡｌＡｓ層はとんど
行なわれない（実験では２分間のエツチングに対しエツ
チング量は認められなかった）。
ａ Ａ ｓ層３の選択エッチを行う。この場合エツチン
グ液しとてはクエン酸（５０ｇ）と過酸化水素（１５ｇ
）および水（４５ｇ）の混合液を使用する。このエツチ
ング液ではＩｎＧａＡｓやＧａＡｓのエツチングレート
は５０〇八／ｍｉｎ程度であるが、ＡｌＡｓ層はとんど
行なわれない（実験では２分間のエツチングに対しエツ
チング量は認められなかった）。
次にレジスト４をマスクとしてショットキ接合金属の真
空蒸着・リフトオフによりＡ Ｉ Ａ ｓ層上にショッ
トキ接合ゲート電極５を形成する。このＡｌＡｓ層の厚
さは３０人程度と非常に薄いためｎ層２とｎ中層とは互
いに電子の移動が可能な状態にある。
空蒸着・リフトオフによりＡ Ｉ Ａ ｓ層上にショッ
トキ接合ゲート電極５を形成する。このＡｌＡｓ層の厚
さは３０人程度と非常に薄いためｎ層２とｎ中層とは互
いに電子の移動が可能な状態にある。
第１図（Ｃ）ではレジスト４を取除いてｎ中層４の上に
オーミックコンタクトのソース電＠６およびドレイン電
極７を形成する。
オーミックコンタクトのソース電＠６およびドレイン電
極７を形成する。
なお、上記ではＡ Ｉ Ａ ｓ層１０の上にゲー１へ電
極５を形成したが、ＡｌＡｓ層は塩酸のエツチング液を
用いることにより選択エツチングが可能であり（ＡｌＡ
ｓ層に対する塩酸のエツチング液トは３０八／ ｍ ｉ
ｎ程度、ＩｎＧａＡｓ、ＧａＡＳに対するそれはほと
んど０である）、Ａ１Ａｓ層の厚さが極めて薄いことか
ら簡単に（制御性良く）この層を取除くことができるの
で、従来同様ｎ層の上に直接ゲーＩ−電極を形成するこ
とも出来る。
極５を形成したが、ＡｌＡｓ層は塩酸のエツチング液を
用いることにより選択エツチングが可能であり（ＡｌＡ
ｓ層に対する塩酸のエツチング液トは３０八／ ｍ ｉ
ｎ程度、ＩｎＧａＡｓ、ＧａＡＳに対するそれはほと
んど０である）、Ａ１Ａｓ層の厚さが極めて薄いことか
ら簡単に（制御性良く）この層を取除くことができるの
で、従来同様ｎ層の上に直接ゲーＩ−電極を形成するこ
とも出来る。
第２図（ａ）、（ｂ）、（ｃ）は本発明をＮＥＴの製造
に適用しな場合を示す概略工程説明図である。
に適用しな場合を示す概略工程説明図である。
この例においてはコレクタ層とコレクタバリア層の間お
よびベース層とエミッタバリア層の間にＡＩＡｓＦｉＬ
ｏ、１０−を形成している。この場合もＡｌＡｓ層は３
０八程度以下が望ましい。
よびベース層とエミッタバリア層の間にＡＩＡｓＦｉＬ
ｏ、１０−を形成している。この場合もＡｌＡｓ層は３
０八程度以下が望ましい。
なお、コレクタ層（２０００人程度変色ベ一ス層（４０
０Ａ程度）、エミツタ層（３０００Ａ程度）はＩ ｎＧ
ａＡｓやＧａＡｓ等で形成され、コレクタバリア層（２
０００八程度）、エミッタバリア層（１００Ａ程度）は
Ｉ ｎＡｉ？ＡｓやＡｌＧａＡｓ等で形成されている。
０Ａ程度）、エミツタ層（３０００Ａ程度）はＩ ｎＧ
ａＡｓやＧａＡｓ等で形成され、コレクタバリア層（２
０００八程度）、エミッタバリア層（１００Ａ程度）は
Ｉ ｎＡｉ？ＡｓやＡｌＧａＡｓ等で形成されている。
第２図（ａ）においてエミツタ層の上に所定の形状にマ
スク２６を形成し、マスクのない部分のエミツタ層２５
およびエミッタバリア層のエッチングを行う。この場合
もエツチング液としてはクエン酸（５０ｇ）と過酸化水
素（１５ｇ）および水（４５ｇ）の混合液を使用する。
スク２６を形成し、マスクのない部分のエミツタ層２５
およびエミッタバリア層のエッチングを行う。この場合
もエツチング液としてはクエン酸（５０ｇ）と過酸化水
素（１５ｇ）および水（４５ｇ）の混合液を使用する。
その結果エツチングはエミッタバリアの下のＡ Ｉ Ａ
ｓ層１０でストップする。
ｓ層１０でストップする。
次に第２図（ｂ）において塩酸をエツチング液としてＡ
ｌＡｓｌＡｓ層上０ベース層２３に達するエツチングを
行い、ベース電極を形成すべき箇所にマスクを施し前記
クエン酸系のエツチング液を用いてＡｌＡｓｌＡｓ層上
０ベース層２３．コレクタバリア層２２（ｇで示す部分
）をエツチングする。
ｌＡｓｌＡｓ層上０ベース層２３に達するエツチングを
行い、ベース電極を形成すべき箇所にマスクを施し前記
クエン酸系のエツチング液を用いてＡｌＡｓｌＡｓ層上
０ベース層２３．コレクタバリア層２２（ｇで示す部分
）をエツチングする。
次にＨで示す部分のＡｌＡｓｌＡｓ層上０酸でエツチン
グしてコレクタ層２１を露出させる。
グしてコレクタ層２１を露出させる。
次に第２図（ｃ）に示す様にマスクを取除いて各層に電
極２７．３０．３１を形成する。
極２７．３０．３１を形成する。
上記の様にコレクタとコレクタバリアの間ベスとエミッ
タバリアの間にＡｌＡｓ層を設け、クエン酸系のエツチ
ング液を用いることによりＡ、１７Ａｓ層で確実にエツ
チングをストップさせることが出来る。
タバリアの間にＡｌＡｓ層を設け、クエン酸系のエツチ
ング液を用いることによりＡ、１７Ａｓ層で確実にエツ
チングをストップさせることが出来る。
なお、上記ＨＥ Ｔの製造方法においてはエミッタバリ
ア層とベース層の間、コレクタバリア層とコレクタ層の
間にＡｊＦＡｓ層を形成したが、、／１７Ａｓ層はエミ
ツタ層とエミッタバリア層の間、ベスとコレクタバリア
層の間に形成しても良い。
ア層とベース層の間、コレクタバリア層とコレクタ層の
間にＡｊＦＡｓ層を形成したが、、／１７Ａｓ層はエミ
ツタ層とエミッタバリア層の間、ベスとコレクタバリア
層の間に形成しても良い。
また、クエン酸１過酸化水素および水の混合比は本実施
例に限ることなく適宜変更可能である。
例に限ることなく適宜変更可能である。
〈発明の効果〉
以上実施例とともに具体的に説明した様に本発明によれ
ば、ＧａＡｓ層のエツチング液としてクエン酸と過酸化
水素および水の混合液を用い、前記エツチング液のスト
ップ層として電子の通過を妨げない程度の厚さにＡｌＡ
ｓ層を形成したのでエツチングを確実にストップさせ、
制御制の良い半導体装置の製造方法を実現することが出
来る。
ば、ＧａＡｓ層のエツチング液としてクエン酸と過酸化
水素および水の混合液を用い、前記エツチング液のスト
ップ層として電子の通過を妨げない程度の厚さにＡｌＡ
ｓ層を形成したのでエツチングを確実にストップさせ、
制御制の良い半導体装置の製造方法を実現することが出
来る。
第１図は本発明の製造方法の一実施例を示す概略工程図
、第２図は他の製造方法の一実施例を示す概略工程図、
第３図は従来例の概略製造工程を示す図、第４図は他の
従来例の説明図である。
、第２図は他の製造方法の一実施例を示す概略工程図、
第３図は従来例の概略製造工程を示す図、第４図は他の
従来例の説明図である。
Claims (1)
- 半絶縁性基板上にＧａＡｓ層やＩｎＧａＡｓ層を積層し
て形成され、エッチングにより所望の層を頭出しするよ
うにしたＧａＡｓ系半導体装置の製造方法において、前
記ＧａＡｓ層やＩｎＧａＡｓ層のエッチング液としてク
エン酸と過酸化水素および水の混合液を用い、前記エッ
チング液のストップ層として電子の通過を妨げない程度
の厚さにＡｌＡｓ層を形成したことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2695989A JPH02206117A (ja) | 1989-02-06 | 1989-02-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2695989A JPH02206117A (ja) | 1989-02-06 | 1989-02-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02206117A true JPH02206117A (ja) | 1990-08-15 |
Family
ID=12207698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2695989A Pending JPH02206117A (ja) | 1989-02-06 | 1989-02-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02206117A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5419808A (en) * | 1993-03-19 | 1995-05-30 | Mitsubishi Denki Kabushiki Kaisha | Etching solution and etching method for semiconductors |
| JP2871857B2 (ja) * | 1993-03-25 | 1999-03-17 | ワトキンズ‐ジョンソン カンパニー | 選択的エッチングを用いた▲ｉｉｉ▼−ｖ族化合物半導体デバイスの製造方法 |
| JP2006060207A (ja) * | 2004-08-03 | 2006-03-02 | Samsung Electronics Co Ltd | エッチング溶液及びこれを利用した磁気記憶素子の形成方法 |
-
1989
- 1989-02-06 JP JP2695989A patent/JPH02206117A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5419808A (en) * | 1993-03-19 | 1995-05-30 | Mitsubishi Denki Kabushiki Kaisha | Etching solution and etching method for semiconductors |
| JP2871857B2 (ja) * | 1993-03-25 | 1999-03-17 | ワトキンズ‐ジョンソン カンパニー | 選択的エッチングを用いた▲ｉｉｉ▼−ｖ族化合物半導体デバイスの製造方法 |
| JP2006060207A (ja) * | 2004-08-03 | 2006-03-02 | Samsung Electronics Co Ltd | エッチング溶液及びこれを利用した磁気記憶素子の形成方法 |
| US8092698B2 (en) | 2004-08-03 | 2012-01-10 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices formed by processes including the use of specific etchant solutions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100939037B1 (ko) | 두 개의 인듐갈륨인 에칭정지 층을 갖는 증가형 및 공핍형 부정형 고전자 이동도 트랜지스터와 그 형성 방법 | |
| EP0551110B1 (en) | Compound semiconductor devices | |
| WO2001061733A2 (en) | Double recessed transistor | |
| JPH04260338A (ja) | 半導体装置の製造方法 | |
| JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5770489A (en) | Method of making a compound semiconductor field-effect transistor | |
| JPH02206117A (ja) | 半導体装置の製造方法 | |
| JP2001185717A (ja) | 半導体装置及びその製造方法 | |
| JPH0260222B2 (ja) | ||
| JPS61199666A (ja) | 電界効果トランジスタ | |
| JP3380139B2 (ja) | 高電子移動度トランジスタおよびその製造方法 | |
| Chai et al. | In 0.53 Ga 0.47 As submicrometer FET's grown by MBE | |
| JPH0320063B2 (ja) | ||
| KR102535264B1 (ko) | 고전자 이동성 트랜지스터의 제조방법 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0574813A (ja) | 化合物半導体装置 | |
| JP2861086B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06196504A (ja) | 半導体装置およびその製造方法 | |
| JP2633010B2 (ja) | 化合物半導体素子の製造方法 | |
| JPS633415A (ja) | 半導体装置の製造方法 | |
| Ishii et al. | A new approach to fabrication of GaAs JFETs | |
| JPH104101A (ja) | 半導体装置及びその製造方法 | |
| JPS63261758A (ja) | 電界効果型半導体装置 | |
| JPH02191345A (ja) | 電界効果トランジスタの製造方法 |