JPH02206112A - 電子波干渉素子の製造方法 - Google Patents
電子波干渉素子の製造方法Info
- Publication number
- JPH02206112A JPH02206112A JP2583789A JP2583789A JPH02206112A JP H02206112 A JPH02206112 A JP H02206112A JP 2583789 A JP2583789 A JP 2583789A JP 2583789 A JP2583789 A JP 2583789A JP H02206112 A JPH02206112 A JP H02206112A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- diffraction grating
- wave interference
- alas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 150000002894 organic compounds Chemical class 0.000 claims abstract description 5
- 125000002524 organometallic group Chemical group 0.000 claims abstract description 4
- 239000012071 phase Substances 0.000 claims description 5
- 150000002902 organometallic compounds Chemical class 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 230000001376 precipitating effect Effects 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 21
- 239000002994 raw material Substances 0.000 abstract description 6
- 150000002736 metal compounds Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、低消費電力で高速応答する電子波干渉素子の
製造方法に関するものである。
製造方法に関するものである。
電子素子の寸法を電子波のコヒーレンス長（電子波の位
相が保たれる距離で１μｍ程度）にすると、電子の波と
しての性質が表れ光と同様に回折。
相が保たれる距離で１μｍ程度）にすると、電子の波と
しての性質が表れ光と同様に回折。
干渉現象が表れてくる。これらの現象は、外部から加え
る電圧が小さくても表れしかも高速応答が可能なため、
低消費電力での高速の新しい原理に基づく電子素子とし
て注目を集めている。このような電子波干渉素子の中で
、回折格子を素子の中に組み込んだ構造の素子が提案さ
れている（古層。
る電圧が小さくても表れしかも高速応答が可能なため、
低消費電力での高速の新しい原理に基づく電子素子とし
て注目を集めている。このような電子波干渉素子の中で
、回折格子を素子の中に組み込んだ構造の素子が提案さ
れている（古層。
栗島、 ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔ
ｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ、Ｖ。
ｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ、Ｖ。
１．２４（１９８８）ｐ、ｐ１６５２−１６５８）。
第３図は従来の電子波干渉素子を示す断面図である。図
において、１はエミッタ電極、２は電子波長変換部、３
は回折格子、４はコレクタ電極、５は電子吸収電極であ
る。なお、図中の矢印は電子の流れを示している。
において、１はエミッタ電極、２は電子波長変換部、３
は回折格子、４はコレクタ電極、５は電子吸収電極であ
る。なお、図中の矢印は電子の流れを示している。
エミッタ電極１から半導体中に注入された電子の波長λ
は、伝導帯からのエネルギーＥと（エミッタ電極１と電
子波長変換部２との間の印加電圧を■とするとＥ＝ｑＶ
の関係がある）と、λ−ｈ（１／ ２ ｍＥ） ””の
関係がある。
は、伝導帯からのエネルギーＥと（エミッタ電極１と電
子波長変換部２との間の印加電圧を■とするとＥ＝ｑＶ
の関係がある）と、λ−ｈ（１／ ２ ｍＥ） ””の
関係がある。
一方、回折格子３がバンドギャップの異なる２種類の半
導体から成り、その周期をＡとすると、回折角Φは、Φ
＝ｓｉｎ −’（λ／Ａ）で与えられる。
導体から成り、その周期をＡとすると、回折角Φは、Φ
＝ｓｉｎ −’（λ／Ａ）で与えられる。
例えば、Ａ＝２０ｎｍの時、電子のエネルギーを０．０
９Ｖから０．０３Ｖに変えるとく即ち、電子の波長を変
えると）、回折角は９０度から６０度に変わる。
９Ｖから０．０３Ｖに変えるとく即ち、電子の波長を変
えると）、回折角は９０度から６０度に変わる。
第３図において回折格子３で回折された電子は、電子吸
収電極５で吸収されたり、コレクタ電極４に達して出力
電流となったりする。その時のスイッチング速度は約０
．２ｐｓｅｃという高速動作が推定されている。同図で
は、回折格子を電子波で透過する例を示したが、電子波
は同時に反射されるので、この反射波を利用することも
可能である。
収電極５で吸収されたり、コレクタ電極４に達して出力
電流となったりする。その時のスイッチング速度は約０
．２ｐｓｅｃという高速動作が推定されている。同図で
は、回折格子を電子波で透過する例を示したが、電子波
は同時に反射されるので、この反射波を利用することも
可能である。
次に、第４図（ａ）、 （ｂ）は従来の電子波干渉素
子における回折格子３の作製方法を示した断面図である
。ここでは、通常のＭＢＥ（分子ビームエピタキシー）
やＭＯＣＶＤ （有機金属エピタキシー）などの結晶成
長法を用いた場合を説明する。図において、３ａはＧａ
Ａｓ、３ｂはＡβＡＳ、６はＧａＡｓ、９はＧａＡｓ基
板である。
子における回折格子３の作製方法を示した断面図である
。ここでは、通常のＭＢＥ（分子ビームエピタキシー）
やＭＯＣＶＤ （有機金属エピタキシー）などの結晶成
長法を用いた場合を説明する。図において、３ａはＧａ
Ａｓ、３ｂはＡβＡＳ、６はＧａＡｓ、９はＧａＡｓ基
板である。
さて、同図（ａ）に示すように、各層厚Ｉｏｎｍ程度の
ＧａＡｓ ３ ａとＡｊ！Ａｓ ３ ｂを交互に成長さ
せた、いわゆる超格子を作製する。成長後、−度成長装
置から取り出し、成長方向に対して垂直に２カ所臂開し
、厚さ２０〜４Ｑｎｍの積層膜を作製する。
ＧａＡｓ ３ ａとＡｊ！Ａｓ ３ ｂを交互に成長さ
せた、いわゆる超格子を作製する。成長後、−度成長装
置から取り出し、成長方向に対して垂直に２カ所臂開し
、厚さ２０〜４Ｑｎｍの積層膜を作製する。
その後、同図（ｂ）に示すように、襞間した端面上にＧ
ａＡｓ６を成長させて回折格子３を作製する。
ａＡｓ６を成長させて回折格子３を作製する。
しかしながら従来の電子波干渉素子の製造方法は、バン
ドギャップの大きさの異なる２種類の半導体からなる回
折格子の製造が困難であるという欠点があった。
ドギャップの大きさの異なる２種類の半導体からなる回
折格子の製造が困難であるという欠点があった。
即ち、各層厚１０ｎｍ程度のＧａＡｓ基板とＡｊ！Ａｓ
３ ｂを交互に成長させた後、成長方向に対して垂直
に２カ所臂開して厚さ２０〜４０ｎｍにする工程は、現
在の技術では不可能に近い。このため、代替技術として
イオンを照射して削って薄くする方法も提案されている
が、加工ダメージが有り実用化が難しい。
３ ｂを交互に成長させた後、成長方向に対して垂直
に２カ所臂開して厚さ２０〜４０ｎｍにする工程は、現
在の技術では不可能に近い。このため、代替技術として
イオンを照射して削って薄くする方法も提案されている
が、加工ダメージが有り実用化が難しい。
また、第４図（ｂ）に示すように、臂開面に対して再び
ＧａＡｓ６を成長させて回折格子を製造する工程は、端
面が一度空気中に晒されるため、汚染されて界面順位が
出来てしまう結果となった。
ＧａＡｓ６を成長させて回折格子を製造する工程は、端
面が一度空気中に晒されるため、汚染されて界面順位が
出来てしまう結果となった。
このため、電子がトラップされ回折格子として十分機能
しなかった。一方、上記のようにイオンを照射してエツ
チングして作製する場合は、加工損傷が問題となってい
た。
しなかった。一方、上記のようにイオンを照射してエツ
チングして作製する場合は、加工損傷が問題となってい
た。
本発明は上記の欠点を解決するためになされたもので、
所定の低指数面から所定の方位に傾いた基板結晶表面上
に有機金属気相成長方法を用いて順次有機金属化合物を
析出し、複数の有機化合物を１分子相毎に縦型に積層さ
せて回折格子を形成している。
所定の低指数面から所定の方位に傾いた基板結晶表面上
に有機金属気相成長方法を用いて順次有機金属化合物を
析出し、複数の有機化合物を１分子相毎に縦型に積層さ
せて回折格子を形成している。
複数の有機化合物を１分子相毎に縦型に積層させて回折
格子を形成する。
格子を形成する。
次に、本発明の実施例を図に従って説明する。
第１図は（ａ）〜（Ｃ）本発明に係る一実施例を示す回
折格子の主要製造工程を示す説明図である。
折格子の主要製造工程を示す説明図である。
ここで、同図＜ａ＞はＧａＡｓ傾斜基板にＧａＡＳを析
出させる工程、同図（ｂ）は同じ＜ＧａＡＳ゛傾斜基板
にＡｌ１Ａｓを析出させる工程を示している。
出させる工程、同図（ｂ）は同じ＜ＧａＡＳ゛傾斜基板
にＡｌ１Ａｓを析出させる工程を示している。
本実施例では（１００）面から（１１０）方向に角度θ
を１度傾けたＧａＡｓ傾斜基板１０を用いている。図に
示すように、この基板１０上には幅１１ （１６，２ｎ
ｍ）毎に１原子ステツプ（階段）を形成する。そして、
この１原子ステツプの間隔（テラス幅）は、傾斜角度を
０． ２〜４度傾けると８１〜４ｎｍまでかえることが
出来る。
を１度傾けたＧａＡｓ傾斜基板１０を用いている。図に
示すように、この基板１０上には幅１１ （１６，２ｎ
ｍ）毎に１原子ステツプ（階段）を形成する。そして、
この１原子ステツプの間隔（テラス幅）は、傾斜角度を
０． ２〜４度傾けると８１〜４ｎｍまでかえることが
出来る。
さて、ＭＯＣＶＤ （有機金属エピタキシャル成長）法
を用いて、ＧａＡｓの原料ガスを供給することにより、
第１図（ａ）に示すように１原子分ＧａＡｓを析出する
。
を用いて、ＧａＡｓの原料ガスを供給することにより、
第１図（ａ）に示すように１原子分ＧａＡｓを析出する
。
次に、同図（ｂ）に示すように、ＧａＡｓの原料ガスを
Ａｊ！Ａｓに切り換えてＡｊ！ＡｓをＧａＡＳが析出し
た側面に１原子分析出する。
Ａｊ！Ａｓに切り換えてＡｊ！ＡｓをＧａＡＳが析出し
た側面に１原子分析出する。
以後、上記のようにＧａＡｓ、Ａ６Ａｓの原料ガスを交
互に供給することにより、同図（ｃ）に示すような、周
期１６．２ｎｍのＡ （ｌ Ａ ｓ ／ Ｇ ａＡｓの
回折格子を形成することができる。これは、各原子のキ
ンクにより結合エネルギーが大きな順に析出されるため
である。なお、記号ｍは１原子の厚さを示している。
互に供給することにより、同図（ｃ）に示すような、周
期１６．２ｎｍのＡ （ｌ Ａ ｓ ／ Ｇ ａＡｓの
回折格子を形成することができる。これは、各原子のキ
ンクにより結合エネルギーが大きな順に析出されるため
である。なお、記号ｍは１原子の厚さを示している。
第２図（ａ）〜（ｃ）は第１図の方法で製造した回折格
子３を用いた電子波干渉素子の断面図である。ここで、
同図（ａ）は縦型の電子波干渉素子、同図（ｂ）はブレ
ーナ型の電子波干渉素子、同図（Ｃ）は反射型の電子波
干渉素子を示している。なお、図中の矢印は電子の流れ
を示している。
子３を用いた電子波干渉素子の断面図である。ここで、
同図（ａ）は縦型の電子波干渉素子、同図（ｂ）はブレ
ーナ型の電子波干渉素子、同図（Ｃ）は反射型の電子波
干渉素子を示している。なお、図中の矢印は電子の流れ
を示している。
さて、第１図で製造した回折格子を用いると、第２図（
ａ）に示す縦型と同図（ｂ）のブレーナ型の電子波干渉
素子を製造することができる。但し、同図（ｂ）のブレ
ーナ型の素子作製には、エツチングと選択エピタキシャ
ル成長技術を用いる必要がある。同図（ａ）の実例では
、入射電子の波長制御は１，６１１ＧａＡｓ８とエミッ
タ電極１との間に電圧を印加して、電子のエネルギーを
変えて行なっている。この他にも、共鳴トンネル効果を
使う方法などいくつかある。
ａ）に示す縦型と同図（ｂ）のブレーナ型の電子波干渉
素子を製造することができる。但し、同図（ｂ）のブレ
ーナ型の素子作製には、エツチングと選択エピタキシャ
ル成長技術を用いる必要がある。同図（ａ）の実例では
、入射電子の波長制御は１，６１１ＧａＡｓ８とエミッ
タ電極１との間に電圧を印加して、電子のエネルギーを
変えて行なっている。この他にも、共鳴トンネル効果を
使う方法などいくつかある。
また、同図（Ｃ）に示したように、電子波が回折格子で
反射されることを利用する反射型の電子波干渉素子も実
現可能である。
反射されることを利用する反射型の電子波干渉素子も実
現可能である。
なお、回折格子の形成の際、基板結晶表面として低指数
が（１００）で（０１１）方位に０．２度から４．０度
傾いた基板を用いてもよい。
が（１００）で（０１１）方位に０．２度から４．０度
傾いた基板を用いてもよい。
また、回折格子を形成する２種類の半導体のうち一方を
ＡＡＧａＡｓ−ｘＡｓ （０＜ｘ≦１）他方をＧａＡ
ｓにしてもよい。
ＡＡＧａＡｓ−ｘＡｓ （０＜ｘ≦１）他方をＧａＡ
ｓにしてもよい。
また、本実施例では、Ａ ７！Ａ Ｓ ％ Ｇ ａ Ａ
ｓを例に上げて説明したが、Ａｆ ＩｎＡｓ／ＧａＡ
ｓ。
ｓを例に上げて説明したが、Ａｆ ＩｎＡｓ／ＧａＡ
ｓ。
Ｉ ｎＰ／Ｉ ｎＧａＡｓ５ Ａｊ！ Ｉ ｎＡｓ／Ｉ
ｎＧａＡＳなどの組み合わせでもよい。
ｎＧａＡＳなどの組み合わせでもよい。
以上説明したように本発明は、所定の低指数面から所定
の方位に傾いた基板結晶表面上に有機金属気相成長方法
を用いて順次有機金属化合物を析出し、複数の有機化合
物を１分子相毎に縦型に積層させて回折格子を形成した
ので、従来のように積層膜を襞間する工程無しに回折格
子を形成することができる。
の方位に傾いた基板結晶表面上に有機金属気相成長方法
を用いて順次有機金属化合物を析出し、複数の有機化合
物を１分子相毎に縦型に積層させて回折格子を形成した
ので、従来のように積層膜を襞間する工程無しに回折格
子を形成することができる。
また、例えば周期１０〜４０ｎｍで厚さ２０〜４Ｑｎｍ
の微細な回折格子を１回の結晶成長で容易に形成するこ
とが可能となる。
の微細な回折格子を１回の結晶成長で容易に形成するこ
とが可能となる。
第１図は（ａ）〜（Ｃ）本発明に係る一実施例を示す回
折格子の主要製造工程を示す説明図、第２図（ａ）は縦
型の電子波干渉素子を示した断面図、第２図（ｂ）はブ
レーナ型の電子波干渉素子を示した断面図、第２図（ｃ
）は反射型の電子波干渉素子を示した断面図、第３図は
従来の電子波干渉素子を示す断面図、第４図（ａ）、
（ｂ）は従来の電子波干渉素子における回折格子３の
作製方法を示した断面図である。 ３ａ ・・・ＧａＡｓ、３ｂ −・・ＡｆｆＡｓ、１０
・・・ＧａＡｓ傾斜基板。 手続補正書印釦 １゜ ２゜ ３゜ ４゜ 事件の表示 平成 １年 特許願 第２５８３７号 発明の名称 １し 電子波干渉素子の製造方法 補正をする者 事件との関係 特許出願人
折格子の主要製造工程を示す説明図、第２図（ａ）は縦
型の電子波干渉素子を示した断面図、第２図（ｂ）はブ
レーナ型の電子波干渉素子を示した断面図、第２図（ｃ
）は反射型の電子波干渉素子を示した断面図、第３図は
従来の電子波干渉素子を示す断面図、第４図（ａ）、
（ｂ）は従来の電子波干渉素子における回折格子３の
作製方法を示した断面図である。 ３ａ ・・・ＧａＡｓ、３ｂ −・・ＡｆｆＡｓ、１０
・・・ＧａＡｓ傾斜基板。 手続補正書印釦 １゜ ２゜ ３゜ ４゜ 事件の表示 平成 １年 特許願 第２５８３７号 発明の名称 １し 電子波干渉素子の製造方法 補正をする者 事件との関係 特許出願人
Claims (1)
- 【特許請求の範囲】 回折格子を有する電子波干渉素子の製造方法において、 所定の低指数面から所定の方位に傾いた基板結晶表面上
に有機金属気相成長方法を用いて順次有機金属化合物を
析出し、複数の有機化合物を１分子相毎に縦型に積層さ
せて前記回折格子を形成したことを特徴とする電子干渉
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2583789A JPH02206112A (ja) | 1989-02-06 | 1989-02-06 | 電子波干渉素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2583789A JPH02206112A (ja) | 1989-02-06 | 1989-02-06 | 電子波干渉素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02206112A true JPH02206112A (ja) | 1990-08-15 |
Family
ID=12176970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2583789A Pending JPH02206112A (ja) | 1989-02-06 | 1989-02-06 | 電子波干渉素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02206112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5746826A (en) * | 1993-04-07 | 1998-05-05 | Hitachi, Ltd. | Method and apparatus for forming microstructure body |
-
1989
- 1989-02-06 JP JP2583789A patent/JPH02206112A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5746826A (en) * | 1993-04-07 | 1998-05-05 | Hitachi, Ltd. | Method and apparatus for forming microstructure body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2308369C (en) | Quantum ridges and tips | |
| JPH05121320A (ja) | 半導体量子箱装置及びその製造方法 | |
| JPH10335758A (ja) | ３次元周期構造体及びその作製方法並びに膜の製造方法 | |
| US4077817A (en) | Making a semiconductor laser structure by liquid phase epitaxy | |
| GB2280311A (en) | Semiconductor laser | |
| US5039626A (en) | Method for heteroepitaxial growth of a two-dimensional material on a three-dimensional material | |
| US5258326A (en) | Quantum device fabrication method | |
| US4974036A (en) | Semiconductor superlattice heterostructures on nonplanar substrates | |
| JPS61222216A (ja) | 超格子半導体の作製方法 | |
| TW200917604A (en) | Laser diode having nano patterns and method of fabricating the same | |
| US5166100A (en) | Methods of making nanometer period optical gratings | |
| JPH02206112A (ja) | 電子波干渉素子の製造方法 | |
| JPH02101784A (ja) | 量子井戸細線の製造方法と量子井戸箱の製造方法および量子井戸細線レーザ | |
| JPH0658953B2 (ja) | 半導体装置 | |
| JP3014359B2 (ja) | 量子波干渉層を有した可変容量素子 | |
| JP2587404B2 (ja) | 半導体超格子構造体 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| KR100470831B1 (ko) | 분자전자소자 제조방법 | |
| JP3243933B2 (ja) | 量子化機能素子およびその製造方法 | |
| JP2823193B2 (ja) | 半導体デバイス及びその製造法 | |
| JP3014361B2 (ja) | 量子波干渉層を有した可変容量素子 | |
| JPS6098615A (ja) | 多層膜の製造方法 | |
| JPH03283479A (ja) | 半導体レーザ装置 | |
| JPS622684A (ja) | 半導体レ−ザ | |
| JPS62273791A (ja) | 半導体量子井戸レ−ザの作製方法 |