JPH02206095A - Input/output circuit - Google Patents
Input/output circuitInfo
- Publication number
- JPH02206095A JPH02206095A JP1025574A JP2557489A JPH02206095A JP H02206095 A JPH02206095 A JP H02206095A JP 1025574 A JP1025574 A JP 1025574A JP 2557489 A JP2557489 A JP 2557489A JP H02206095 A JPH02206095 A JP H02206095A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- input
- bit
- prom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
近年、１０ビツト構成のデータ出力を持つ不揮発性メモ
リなど、８で割り切れないビット構成のデータを持つ不
揮発性メモリが多く開発されている。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application In recent years, many nonvolatile memories with data in a bit structure not divisible by 8 have been developed, such as nonvolatile memories with data output in a 10-bit structure.
本発明はこのように８で割り切れないビット構成を持つ
不揮発性メモリ（ＦＲＯＭ）データの入出力回路に関す
るものである。The present invention relates to an input/output circuit for nonvolatile memory (FROM) data having a bit configuration that is not divisible by 8.
従来の技術
８で割り切れないビット構成、例えば１０ビツト構成の
データを持つ不揮発性メモリへの書込み、読出しについ
ての従来例を説明する。A conventional example of writing to and reading from a non-volatile memory having data in a bit configuration that is not divisible by conventional technique 8, for example, a 10-bit configuration will be described.
第２図は従来のＩＯビット構成のデータ入出力を有する
回路である。FIG. 2 shows a circuit having data input/output with a conventional IO bit configuration.
１は１０ビツト構成のデータ入出力を持つＦＲＯＭで、
データ出力用センスアンプ２に接続し、このセンスアン
プ２を８ビツト入出力切換回路３に接続している。４は
前記回路３に８ビット入出力切換化号を入力する入力端
子、５はデータ入出力回路で、８ビツト入出力切換回路
３に接続されている。１０ビツト構成のデータは半導体
装置外部から入力端子４を介して入力される８ビット切
換化号により、ＤＯ〜Ｄ７とＤ８〜Ｄ９との入出力に切
換わる。1 is FROM with 10-bit data input/output,
It is connected to a data output sense amplifier 2, and this sense amplifier 2 is connected to an 8-bit input/output switching circuit 3. 4 is an input terminal for inputting an 8-bit input/output switching signal to the circuit 3; 5 is a data input/output circuit connected to the 8-bit input/output switching circuit 3; The 10-bit structured data is switched to input/output to DO-D7 and D8-D9 by an 8-bit switching signal input from outside the semiconductor device via input terminal 4.
上記のように構成された従来の１０ビツト構成のデータ
入出力を持つＦＲＯＭについて、以下その動作を説明す
る。The operation of the conventional FROM having 10-bit data input/output configured as described above will be described below.
第３図にＰＲＯＭライタからＰＲＯＭにデータを書込む
従来のメモリマツプ図を示す。８はＰＲ０Ｍライタ内の
データマツプ、９は１０ビット構成ＦＲＯＭのデータマ
ツプ、１０は８ビツト分のブタ、１１は２ビツト分のデ
ータ、１２は残り６ビツト“１”のデータを示している
。FIG. 3 shows a conventional memory map diagram for writing data to PROM from a PROM writer. 8 is a data map in the PROM writer, 9 is a data map of a 10-bit FROM, 10 is an 8-bit pig, 11 is 2-bit data, and 12 is the remaining 6-bit "1" data.
不揮発性メモリ（ＦＲＯＭ）にデータを書込む時はＰＲ
ＯＭライタが多く使用され、その大半は８ビツト構成で
ある。ここで１０ビツト構成のＰＲＯＭにデータを書込
むときは、第３図のように８ビツトと２ビツト、あるい
は７ビツトと３ビツトのように２アドレスに分ける必要
がある。また、大半のＰＲＯＭライタは書込みを行なう
前にブランクチエツク（ＦＲＯＭ全０Ｍト“１”のチエ
ツク）を行なっているため、８ビツト入出力切換信号に
よってＤ８〜Ｄ９側に切換わった時、残りの６ビツトは
“１”が出力されるようにデータ出力回路で制御してい
る。PR when writing data to non-volatile memory (FROM)
OM writers are often used, and most of them have an 8-bit configuration. When writing data to a 10-bit PROM, it is necessary to divide the address into two addresses, such as 8 bits and 2 bits, or 7 bits and 3 bits, as shown in FIG. Also, since most PROM writers perform a blank check (check that all FROM 0M bits are "1") before writing, when the 8-bit input/output switching signal switches to the D8 to D9 side, the remaining The data output circuit controls the 6 bits so that "1" is output.
発明が解決しようとする課題
しかしながら上記のような構成では、大半のＰＲＯＭラ
イタの書込み方式がプログラムベリファイ（１アドレス
書込むとＰＲＯＭライタのデータとＦＲＯＭに書込まれ
たデータを比較し、同じデータならば次のアドレスへと
進む方式）であるため、８ビツト入出力切換信号によっ
てＤ８〜Ｆ）９側に切換わった時、残り６ビツトのＰＲ
ＯＭからは“ｌ”が出力されているので、ＰＲＯＭライ
タのデータも第３図のように、残り６ビツトは“ｌ”で
なければならない。このようにＦ ＲＯＭライタへのデ
ータプログラムが非常に難しいという問題点を有してい
た。本発明は、これらの問題点を解決し、ＰＲＯＭライ
タへのデータプログラムを容易にすることを目的とする
ものである。Problems to be Solved by the Invention However, in the above configuration, the writing method of most PROM writers is program verification (when one address is written, the data in the PROM writer is compared with the data written in FROM, and if the data is the same, If the address is switched to the D8 to F)9 side by the 8-bit input/output switching signal, the remaining 6 bits of PR
Since "l" is output from OM, the remaining 6 bits of PROM writer data must be "l" as shown in FIG. As described above, there was a problem in that it was very difficult to program data to the FROM writer. The present invention aims to solve these problems and facilitate data programming to a PROM writer.
課題を解決するための手段
本発明は上記問題点を解消するために、不揮発性メモリ
のデータ入出力回路に、出力データ制御回路を接続し、
半導体装置外部から不揮発性メモリの出力信号をある一
定の値に設定する制御信号を入力する出力データ切換専
用端子を、出力データ制御回路に接続して入出力回路を
構成したものである。Means for Solving the Problems In order to solve the above problems, the present invention connects an output data control circuit to a data input/output circuit of a nonvolatile memory,
An input/output circuit is constructed by connecting an output data switching terminal to an output data control circuit into which a control signal for setting an output signal of a nonvolatile memory to a certain value is inputted from outside the semiconductor device.
作用
本発明によると、出力データ制御回路を設けたことによ
り８ビツト入出力切換信号でＤ８〜Ｄ９データ出力側に
切換わった時に、残り６ビツトＰＲＯＭから“１″か“
０”を自由に出力することができるので、ＰＲＯＭライ
タがブランクチエツクする時は“１”をデータ出力し、
プログラムベリファイの時は“０”をデータ出力となる
ように制御することにより、ＰＲＯＭライタへのデータ
プログラムを簡単に行なうことができる。According to the present invention, by providing an output data control circuit, when switching to the data output side of D8 to D9 with an 8-bit input/output switching signal, the remaining 6-bit PROM is set to "1" or "1".
0" can be output freely, so when the PROM writer performs a blank check, it outputs 1 as data,
By controlling the output so that "0" is output as data during program verification, it is possible to easily program data into the PROM writer.
実施例
以下、本発明の実施例として第１図に示した１０ビツト
構成のデータ人出力を有する回路に従って説明する。Embodiment As an embodiment of the present invention, a circuit having a 10-bit data output shown in FIG. 1 will be described below.
ｌはｌＯビット構成のデータ入出力を持つＦＲＯＭ、２
はデータ出力用センスアンプで、ＦＲＯＭｌと接続され
ている。３はセンスアンプ２に接続した８ビツト入出力
切換回路で、８ビツト入出力切換信号入力端子４を有す
る。５は前記回路３に接続したデータ入出力回路で、出
力データ制御信号入力端子６を有する出力データ制御回
路７に接続されている。l is FROM with data input/output of lO bit configuration, 2
is a sense amplifier for data output, and is connected to FROM1. 3 is an 8-bit input/output switching circuit connected to the sense amplifier 2, and has an 8-bit input/output switching signal input terminal 4. A data input/output circuit 5 is connected to the circuit 3, and is connected to an output data control circuit 7 having an output data control signal input terminal 6.
本実施例は上記のような構成を採ったので、ＩＯビット
構成のデータ入出力を持つＦＲＯＭはデータを書込む場
合、次のように動作する。Since this embodiment adopts the above configuration, the FROM having data input/output in the IO bit configuration operates as follows when writing data.
ＦＲＯＭにＰＲＯＭライタから書込む時は、入力端子４
からの８ビツト人出力切換信号によってＤｏ−Ｄ７の８
ビツトとＤ８〜Ｄ９の２ビツトに分割して書込み、読出
しが行なわれる。この時、分割されたＤ８〜Ｄ９のみの
データ書込み、読出しを行なう場合、残りの６ビツトの
出力については、出力データ制御回路７を用い、ＰＲＯ
Ｍライタによる書込みフローである、ブランクチエツク
・プログラム、プログラムベリファイ・リードにおいて
、各状態に適した一定の値を得るように入力端子６から
の制御信号により制御される。すなわち、ＰＲＯＭライ
タがブランクチエツクする時は“１”をデータ出力し、
プログラムベリファイの時は“０”をデータ出力とする
。When writing from PROM writer to FROM, input terminal 4
8 of Do-D7 by the 8-bit human output switching signal from
Writing and reading are performed by dividing the data into two bits, D8 and D9. At this time, when writing and reading data only for the divided D8 to D9, the output data control circuit 7 is used to output the remaining 6 bits, and the PRO
In the blank check program and program verify read which are the write flow by the M writer, control is performed by a control signal from the input terminal 6 so as to obtain a constant value suitable for each state. In other words, when the PROM writer performs a blank check, it outputs "1" as data,
During program verification, "0" is used as data output.
上記のように８ビツトと２ビツトに分けられたデータは
、２ビツトのみのデータ入出力をする場合、出力データ
制御回路によって残りの６ビツトのデータを自由に設定
することができるので、ＰＲＯＭライタにデータプログ
ラムを行なう場合、ＰＲＯＭ側のデータ出力を気にせず
、簡単にプログラムを組むことができるようになった。When data is divided into 8 bits and 2 bits as described above, when only 2 bits of data are input/output, the remaining 6 bits of data can be freely set by the output data control circuit, so the PROM writer When programming data on a PROM, it is now possible to easily program without worrying about data output on the PROM side.
−１−記実施例は８で割り切れないビット構成として１
０ビツト構成について説明したが、これに限られず他の
ビット構成でも同様の作用効果を得ることができる。-1- In the embodiment described above, 1 is set as a bit configuration that is not divisible by 8.
Although the 0-bit configuration has been described, the present invention is not limited to this, and similar effects can be obtained with other bit configurations.
発明の効果
本発明は上記のように８で割り切れないビット構成の不
揮発性メモリ（ＦＲＯＭ＞に出力データ制御回路を設け
たので、自由に出力データを制御でき、容易にＰＲＯＭ
ライタへのデータプログラムができ、極めて有用である
等の効果を有する。Effects of the Invention As described above, the present invention provides an output data control circuit in a non-volatile memory (FROM) with a bit configuration that is not divisible by 8, so the output data can be freely controlled and it is easy to convert the PROM
It is possible to program data to the writer, which is extremely useful.
第１図は本発明の一実施例として示した１０ビツト構成
のデータ人出力を持つＦＲＯＭの回路図、第２図は従来
のｌＯビット構成のデータ人出力を持つＦＲＯＭの回路
図、第３図はＰＲＯＭライタからＰＲＯＭに書込む時の
従来のメモリマツプ図である。
ｌ・・・ＩＯビット構成ＦＲＯＭ
２・・・データ出力用センスアンプ
３・・・８ビツト入出力切換回路
４・・・８ビット入出力切換化号入力端子５・・・デー
タ入出力回路
６・・・出力データ制御信号入力端子
７・・・出力データ制御回路FIG. 1 is a circuit diagram of a FROM having a 10-bit configuration data output as an embodiment of the present invention, FIG. 2 is a circuit diagram of a FROM having a conventional 10-bit configuration data output, and FIG. 3 is a conventional memory map diagram when writing to PROM from a PROM writer. l... IO bit configuration FROM 2... Data output sense amplifier 3... 8-bit input/output switching circuit 4... 8-bit input/output switching signal input terminal 5... Data input/output circuit 6. ...Output data control signal input terminal 7...Output data control circuit
Claims (1)
タ制御回路を接続し、半導体装置外部から不揮発性メモ
リの出力信号をある一定の値に設定する制御信号を入力
する出力データ切換専用端子を、出力データ制御回路に
接続したことを特徴とする入出力回路。(1) An output data control circuit is connected to the data input/output circuit of the nonvolatile memory, and a dedicated output data switching terminal is used to input a control signal for setting the output signal of the nonvolatile memory to a certain value from outside the semiconductor device. , an input/output circuit characterized in that it is connected to an output data control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2557489A JP2618032B2 (en) | 1989-02-02 | 1989-02-02 | I / O circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2557489A JP2618032B2 (en) | 1989-02-02 | 1989-02-02 | I / O circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206095A true JPH02206095A (en) | 1990-08-15 |
| JP2618032B2 JP2618032B2 (en) | 1997-06-11 |
Family
ID=12169698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2557489A Expired - Lifetime JP2618032B2 (en) | 1989-02-02 | 1989-02-02 | I / O circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2618032B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989647A (en) * | 1988-04-08 | 1991-02-05 | Huyck Corporaiton | Dual warp forming fabric with a diagonal knuckle pattern |
| JPH04232697A (en) * | 1990-12-28 | 1992-08-20 | Matsushita Electron Corp | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619590A (en) * | 1979-07-25 | 1981-02-24 | Sanyo Electric Co Ltd | Read only memory circuit |
-
1989
- 1989-02-02 JP JP2557489A patent/JP2618032B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619590A (en) * | 1979-07-25 | 1981-02-24 | Sanyo Electric Co Ltd | Read only memory circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989647A (en) * | 1988-04-08 | 1991-02-05 | Huyck Corporaiton | Dual warp forming fabric with a diagonal knuckle pattern |
| JPH04232697A (en) * | 1990-12-28 | 1992-08-20 | Matsushita Electron Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2618032B2 (en) | 1997-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0472255B2 (en) | ||
| JPH02206095A (en) | Input/output circuit | |
| JPH02113486A (en) | Data input/output controller | |
| JP2530810B2 (en) | Storage element and method of using the same | |
| JPS59111533A (en) | Digital data arithmetic circuit | |
| JPS5877085A (en) | Semiconductor memory | |
| JPS6037753Y2 (en) | Memory card configuration | |
| JPS63257044A (en) | Programmable memory mapping system | |
| JPS6232818B2 (en) | ||
| JPH0266667A (en) | Parallel computing element | |
| JPS61231640A (en) | Memory controller | |
| JPH05303897A (en) | Semiconductor device | |
| JPS6222297A (en) | Semiconductor memory device | |
| JPH0329199A (en) | Semiconductor memory | |
| JPH01171191A (en) | Storage element with arithmetic function | |
| JPH04182802A (en) | Control system | |
| JPS61220043A (en) | Microprocessor control system | |
| JPH0214340A (en) | Selecting method for ic card | |
| JPS617962A (en) | Programmable controller | |
| JPS6018948B2 (en) | test pattern generator | |
| JPH06131882A (en) | Semiconductor storage device | |
| JPH06131519A (en) | Ic card | |
| JPS61261891A (en) | Semiconductor memory device | |
| JPS63263691A (en) | Composite memory device | |
| JPS5958856U (en) | P-ROM writer |