JPH04182802A - Control system - Google Patents

Control system

Info

Publication number
JPH04182802A
JPH04182802A JP31320990A JP31320990A JPH04182802A JP H04182802 A JPH04182802 A JP H04182802A JP 31320990 A JP31320990 A JP 31320990A JP 31320990 A JP31320990 A JP 31320990A JP H04182802 A JPH04182802 A JP H04182802A
Authority
JP
Japan
Prior art keywords
controlled
register
parts
information
instruction information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31320990A
Other languages
Japanese (ja)
Inventor
Shunichi Nakayama
俊一 中山
Shoji Suzuki
章司 鈴木
Koichi Nara
奈良 宏一
Shuji Kimura
修治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31320990A priority Critical patent/JPH04182802A/en
Publication of JPH04182802A publication Critical patent/JPH04182802A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable short-period control even when there are many parts to be controlled by providing a control part with a register where instruction information to be given to the respective parts to be controlled is written on an individual line basis, reading and processing pieces of state information on the parts to be controlled at a time, and writing the instruction information. CONSTITUTION:Pieces of the state information are transferred individually from the parts 1-4 to be controlled to the bit groups 1-1, 2-1, 3-1, and 4-2 of the register 11 corresponding to the parts 1-4 to be controlled. In the processing of the data processing means 12 of the control part 10, the pieces of information are read out of the bit groups 1-1, 2-1, 3-1, and 4-1 of the register 11 at a time and processed at a time to find instructions to be given to the respective parts 1-4 to be controlled, and they are written in the respective groups of the register 1 at a time. Consequently, the parts 1-4 to be controlled reads the instructions out of the corresponding bit groups of the register 11 and performs as indicated. Thus, the batch input/output processing of the register 11 is performed to shorten the period of the control.

Description

【発明の詳細な説明】 〔概 要〕 制御部が、複数の被制御部の状態情報を読込み指示を与
えることにより、フィードバック制御を行う制御システ
ムに関し、 被制御部か多くとも、短い周期での制御か可能な制御シ
ステムの提供を目的とし、 該複数の被制御部の各被制御部対応位置に、各被制御部
の状態情報を読み出したり、各被制御部に与える指示情
報を書き込むレジスタを個別線方式で該制御部に設け、 又該制御部には、上記レジスタを読み出すことにより該
複数の被制御部の状態情味を一括で読み取り、一括で処
理して指示情報を求め、各被制御部に与える指示情報を
該レジスタに書き込むデータ処理手段を持たせた構成と
する。
[Detailed Description of the Invention] [Summary] This invention relates to a control system in which a control unit performs feedback control by reading status information of a plurality of controlled units and giving instructions to the controlled units. For the purpose of providing a control system capable of controlling a plurality of controlled parts, a register is provided at a position corresponding to each controlled part of the plurality of controlled parts to read out state information of each controlled part and write instruction information to be given to each controlled part. The control unit is provided with an individual line system in the control unit, and the control unit reads the status information of the plurality of controlled units at once by reading the register, processes them at once to obtain instruction information, and reads the status information of the plurality of controlled units at once. The configuration includes data processing means for writing instruction information given to the control section into the register.

〔産業上の利用分野〕[Industrial application field]

本発明は、制御部が、複数の被制御部の状態情報を読込
み指示を与えることにより、フィードバック制御を行う
制御システムの改良に関する。
The present invention relates to an improvement in a control system in which a control unit performs feedback control by reading status information of a plurality of controlled units and giving instructions.

〔従来の技術〕[Conventional technology]

第4図は従来例の制御システムのブロック図、第5図は
第4図の場合のデータ処理プログラムのフローチャート
である。
FIG. 4 is a block diagram of a conventional control system, and FIG. 5 is a flowchart of a data processing program in the case of FIG.

第4図では、被制御部1’、2’、3°、4゜の状態情
報を読み出し、又制御部lO゛ よりの指示情報を書き
込むレジスタ21,22,23.24はバス形式で、制
御部lO°に接続されており、制御部10゛のマイクロ
プロセッサ13は、第5図に示すデータ処理プログラム
にてフィードバック処理を行う。
In FIG. 4, registers 21, 22, 23, and 24 for reading out the state information of the controlled parts 1', 2', 3°, and 4° and writing instruction information from the control part lO' are in the form of a bus. The microprocessor 13 of the control section 10' performs feedback processing using a data processing program shown in FIG.

即ち、第5図のステップ1にて、レジスタ21の状態情
報を読み取り、ステップ2にてマイクロプロセッサ13
はデータ処理を行い必要指示を求め、ステップ3にてレ
ジスタ21に指示を書き込む。
That is, in step 1 of FIG. 5, the status information of the register 21 is read, and in step 2, the state information of the microprocessor 13 is read.
performs data processing to obtain necessary instructions, and writes the instructions to the register 21 in step 3.

被制御部2’、3’、4’ に対しては、第5図に示す
如く、上記と同じ処理を順番に繰り返す。
As shown in FIG. 5, the same process as described above is repeated in order for the controlled units 2', 3', and 4'.

すると、被制御部1’、2’、3’、4’ はレジスタ
21,2.2,23.24に書き込まれた指示を読出し
、指示に従った動作をする。
Then, the controlled units 1', 2', 3', 4' read the instructions written in the registers 21, 2.2, 23.24 and operate according to the instructions.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

一般に、マイクロプロセッサのデータ処理に要する時間
に対し、レジスタ21,22,23.24との入出力処
理の如く、外部メモリ、Ilo等との入出力処理に要す
る時間は長い。
Generally, the time required for input/output processing with external memory, Ilo, etc., such as input/output processing with registers 21, 22, 23, and 24, is longer than the time required for data processing by a microprocessor.

従って、従来の制御システムでは、被制御部か多い程、
被制御部に対し短い周期での制御か出来ないため、時車
刻々変化している状態に応じた指示か出来ず、制御が歯
抜けになってしまうという問題点かある。
Therefore, in conventional control systems, the more controlled parts there are, the more
Since the controlled part can only be controlled in short cycles, it is not possible to give instructions in accordance with the constantly changing state of the clock, resulting in a problem that the control becomes lacking.

本発明は、被制御部か多くとも、短い周期での制御が可
能な制御システムの提供を目的としている。
An object of the present invention is to provide a control system that can control a controlled part in a short cycle at most.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の原理図である。 FIG. 1 is a diagram showing the principle of the present invention.

第1図(A)に示す如く、制園部IOが、複数の被制御
部1. 2. 3. 4の状態情報を読込み指示を与え
ることにより、フィードバック制御を行う制御システム
において、 該複数の被制御部1. 2. 3. 4の各被制御部対
応位置に、各被制御部の状態情報を読み出したり、各被
制御部に与える指示情報を書き込むレジスタ11を個別
線方式で該制御部lOに設け、又該制御部10には、上
記レジスタ11を読み出すことにより該複数の被制御部
1. 2. 3. 4の状態情報を一括で読み取り、一
括で処理して指示情報を求め、各被制御部に与える指示
情報を該レジスタ11に書き込むデータ処理手段12を
持たせる。
As shown in FIG. 1(A), the kindergarten system unit IO has a plurality of controlled units 1. 2. 3. In a control system that performs feedback control by reading state information of 1.4 and giving an instruction, the plurality of controlled units 1. 2. 3. A register 11 for reading status information of each controlled section and writing instruction information to be given to each controlled section is provided in the control section 10 using an individual line system at a position corresponding to each controlled section of 4. By reading the register 11, the plurality of controlled units 1. 2. 3. A data processing means 12 is provided which reads the status information of 4 at once, processes it at once to obtain instruction information, and writes the instruction information given to each controlled section into the register 11.

〔作 用〕[For production]

本発明によれば、レジスタ11の各被制御部1゜2、 
3. 4対応位置の1又は複数ビットからなるビット群
1−1.2−1.3−1.4−1への各被制御部1. 
2. 3. 4よりの状態情報の転送は個別に行われる
According to the present invention, each controlled portion 1゜2 of the register 11,
3. Each controlled unit 1.2-1.3-1.4-1 is connected to a bit group 1-1.2-1.3-1.4-1 consisting of one or more bits at four corresponding positions.
2. 3. The transfer of state information from No. 4 is performed individually.

制御部10のデータ処理手段12による処理は、第1図
(B)に示す如く、レジスタ11のピット群1−1.2
−1.3−1.4−1よりの状態情報読み取りは一括で
行い、一括で処理して、各被制御部1. 2. 3. 
4に与える指示を求め、一括してレジスタ11のビット
群1−1. 2−−1゜3−1.4−1に書き込む。
The processing by the data processing means 12 of the control unit 10 is performed on the pit group 1-1.2 of the register 11, as shown in FIG. 1(B).
-1.3-1.4-1, the status information is read in batch, processed in batch, and each controlled unit 1. 2. 3.
4, and all bits 1-1 . 2--1°3-1.Write in 4-1.

すると、被制御部1. 2. 3. 4はレジスタll
のビット群1−1. 2−1. 3−1. 4−1より
指示を読出し指示通りの動作を行う。
Then, the controlled unit 1. 2. 3. 4 is register ll
Bit group 1-1. 2-1. 3-1. The instruction is read from 4-1 and the operation is performed according to the instruction.

即ち、レジスタ1−1. 2−1. 3−1. 4−1
よりなるレジスタ11に対する入出力処理が一括して行
われるので、入出力処理時間が大幅に短縮されるので、
制御の周期を短く出来、時車刻々変化している状態に対
応する指示が出来るようになる。
That is, register 1-1. 2-1. 3-1. 4-1
Since the input/output processing for the registers 11 is performed all at once, the input/output processing time is significantly reduced.
The control cycle can be shortened, and instructions can be given that correspond to the constantly changing conditions.

〔実施例〕〔Example〕

第2図は本発明の実施例の制御システムを示す図、第3
図は1例の変換テーブルを示す図である。
FIG. 2 is a diagram showing a control system according to an embodiment of the present invention, and FIG.
The figure shows an example of a conversion table.

第2図は、被制御部は1. 2. 3. 4の4個で、
各被制御部1. 2. 3. 4の状態情報を読み出す
又は指示情報を書き込むビット群1−1. 2−1゜3
−1.4−1からなるレジスタ11として個別配線方式
で制御部10内に設けてあり、且つ各被制御部1. 2
. 3. 4の状態情報は2ビット、指示情報も2ビツ
トで構成され、制御部10内のマイクロプロセッサ13
は8ビツト処理のものである場合の例である。
In FIG. 2, the controlled parts are 1. 2. 3. 4 pieces,
Each controlled unit 1. 2. 3. Bit group 1-1.4 for reading status information or writing instruction information. 2-1゜3
-1.4-1 is provided in the control unit 10 by an individual wiring method as a register 11, and each controlled unit 1. 2
.. 3. The status information of 4 consists of 2 bits, and the instruction information also consists of 2 bits, and the microprocessor 13 in the control unit 10
is an example of 8-bit processing.

又状態情報を一括して読み取り、一括処理して指示情報
を求める為に第3図に示す如き変換テーブルを用いるも
のとしである。
In addition, a conversion table as shown in FIG. 3 is used to read the status information all at once and process it all at once to obtain instruction information.

各被制御部1〜4よりの状態情報は、制御部IO内のレ
ジスタ11のビット群1−1.2−1゜3−1.4−1
に第2図(A)に示す如く8ピツト構成で書き込まれる
The status information from each controlled unit 1 to 4 is the bit group 1-1.2-1゜3-1.4-1 of the register 11 in the control unit IO.
is written in an 8-pit configuration as shown in FIG. 2(A).

すると、マイクロプロセッサ13は第2図(C)に示す
データ処理プログラムのステップlにて1バイトとして
読み取り、ステップ2.ステップ3にて、第3図に示す
変換テーブルより、読み取った内容に対する指示の組合
せか検出出来る迄検索し、検索した指示をレジスタ11
に第2図(B)に示す如く書き込む。
Then, the microprocessor 13 reads it as one byte in step 1 of the data processing program shown in FIG. 2(C), and reads it as 1 byte in step 2. In step 3, the conversion table shown in FIG.
Write as shown in FIG. 2(B).

ここで、変換テーブルにつき第3図を用いて説明する。Here, the conversion table will be explained using FIG. 3.

状態情報及び指示情報は8ビツトであるので、共に組合
せは256通りある。よって、メモリ上に256バイト
の領域を用意し、変換テーブルのアドレスは、例えば1
2ピツト内の下位8ヒツトの“oooooooo″〜“
11111111“の連続した値とし、各アドレスを2
56通りの状態情報に対応させ、各アドレスの欄に各状
態情報に対応した指示情報を書き込んでおく。
Since the status information and instruction information are 8 bits, there are 256 combinations. Therefore, a 256-byte area is prepared on the memory, and the address of the conversion table is, for example, 1.
“ooooooooo”~“ of the bottom 8 people within 2 pits
11111111" consecutive values, and each address is 2
Instruction information corresponding to each state information is written in each address column in correspondence with 56 types of state information.

例えば、レジスタ11のビット群1−1.2−1.3−
1.4−1に第2図(A)に示す如く8ピツト構成で書
き込まれた状態情報が“00000001”の時の、第
2図(B)に示す如く書き込む指示情報か“10101
010”てあれば、第3図に示す如くアドレス“000
00001”の欄に“10101010”を書き込んで
おく。
For example, bit group 1-1.2-1.3- of register 11
1.4-1 When the status information written in the 8-pit configuration as shown in FIG. 2(A) is "00000001", the instruction information to be written as shown in FIG. 2(B) is "10101".
010”, the address “000” is shown in Figure 3.
Write "10101010" in the column of "00001".

このようにすれば、マイクロプロセッサ13が、レジス
タ11を読み取った後、読み取りデータと同じ変換テー
ブルのアドレスの欄より、指示情報を求め、これをレジ
スタ11に書き込むようにすればよくなる。
In this way, after the microprocessor 13 reads the register 11, it only needs to obtain the instruction information from the address column of the same conversion table as the read data and write it to the register 11.

尚状態情報、指示情報か8ビツトで、マイクロプロセッ
サ13も8ビツト処理の場合は上記変換テーブルは都合
が良いが、そうでない場合もあり、この場合は、一括し
て読み取った状態情報を計算式で計算して指示情報を求
める方法を採用すれはよい。
Note that the above conversion table is convenient if the status information and instruction information are 8 bits and the microprocessor 13 also processes 8 bits, but this may not be the case. It is better to adopt the method of calculating the instruction information using

何れにしても、レジスタ11のビット群1−1゜2−1
.3−1.4−1に第2図(B)に示す如く指示情報か
書き込まれると、被制御部l、2゜3.4はこれを読出
し指示通りの動作をする。
In any case, bit group 1-1゜2-1 of register 11
.. When instruction information is written in 3-1.4-1 as shown in FIG. 2(B), the controlled parts 1 and 2.3.4 read this and operate according to the instruction.

このようにすれば、ビット群1−1.2−1゜3−1.
4−1よりなるレジスタ11に対する入出力処理か一括
して行われ、入出力処理時間か大幅に短縮されるので、
制御の周期を短く出来、時事刻々変化している状態に対
応する指示か出来るようになる。
In this way, the bit group 1-1.2-1°3-1.
The input/output processing for the register 11 consisting of 4-1 is performed all at once, and the input/output processing time is significantly shortened.
The control cycle can be shortened, and instructions can be given that correspond to constantly changing conditions.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明せる如く本発明によれば、状態情報及び
指示情報を書き込むレジスタに対する入出力処理か一括
して行われ、入出力処理時間か大幅に短縮されるので、
制御の周期を短く出来、時事刻々変化している状態に対
応する指示か出来るようになる効果がある。
As explained in detail above, according to the present invention, the input/output processing for the registers in which status information and instruction information are written is performed all at once, and the input/output processing time is significantly shortened.
This has the effect of shortening the control cycle and allowing instructions to be given in response to constantly changing conditions.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理図、 第2図は本発明の実施例の制御システムを示す図、第3
図は1例の変換テーブルを示す図、第4図は従来例の制
御システムのブロック図、第5図は第4図の場合のデー
タ処理プログラムのフローチャートである。 図において、 1〜4.l゛〜4′は被制御部、 1−1. 2−1. 3−1. 4−1はビ・ソト群、
11.21〜24はレジスタ、 10.10’ は制御部、 12はデータ処理手段、 13はマイクロプロセッサを示す。 本発明の虎11I!図 第1図 メモリアトトス   メモリ ー伊1の状札績枢と)昌示惰粧上の飢浸子−フリL奔示
A図算    3   図 従袈伜ll7)制御システムのフ゛ロック図竿   4
−[21
Fig. 1 is a diagram showing the principle of the present invention, Fig. 2 is a diagram showing a control system of an embodiment of the present invention, and Fig. 3 is a diagram showing the control system of an embodiment of the present invention.
4 is a block diagram of a conventional control system, and FIG. 5 is a flowchart of a data processing program in the case of FIG. 4. In the figure, 1 to 4. 1-4' are controlled parts, 1-1. 2-1. 3-1. 4-1 is Bi-Soto group,
11.21 to 24 are registers, 10.10' is a control unit, 12 is a data processing means, and 13 is a microprocessor. Inventive tiger 11I! Figure 1 Memory Attos Memory I 1 status card 3) Control system block diagram 4
−[21

Claims (1)

【特許請求の範囲】 制御部(10)が、複数の被制御部(1、2、3、4)
の状態情報を読込み指示を与えることにより、フィード
バック制御を行う制御システムにおいて、 該複数の被制御部(1、2、3、4)の各被制御部対応
位置に、各被制御部の状態情報を書き込んだり、各被制
御部に与える指示情報を書き込むレジスタ(11)を個
別線方式で該制御部(10)に設け、 又該制御部(10)には、上記レジスタ(11)に書き
込んだ該複数の被制御部(1、2、3、4)の状態情報
を一括で読み取り、一括で処理して指示情報を求め、各
被制御部に与える指示情報を該レジスタ(11)に書き
込むデータ処理手段(12)を持たせたことを特徴とす
る制御システム。
[Claims] The control unit (10) includes a plurality of controlled units (1, 2, 3, 4).
In a control system that performs feedback control by reading the state information of and giving an instruction, the state information of each controlled part is stored in the position corresponding to each controlled part of the plurality of controlled parts (1, 2, 3, 4). The control unit (10) is provided with a register (11) for writing instruction information to be given to each controlled unit using an individual line method. Data that reads the status information of the plurality of controlled units (1, 2, 3, 4) at once, processes them at once to obtain instruction information, and writes the instruction information given to each controlled unit into the register (11). A control system characterized by having a processing means (12).
JP31320990A 1990-11-19 1990-11-19 Control system Pending JPH04182802A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31320990A JPH04182802A (en) 1990-11-19 1990-11-19 Control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31320990A JPH04182802A (en) 1990-11-19 1990-11-19 Control system

Publications (1)

Publication Number Publication Date
JPH04182802A true JPH04182802A (en) 1992-06-30

Family

ID=18038424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31320990A Pending JPH04182802A (en) 1990-11-19 1990-11-19 Control system

Country Status (1)

Country Link
JP (1) JPH04182802A (en)

Similar Documents

Publication Publication Date Title
US4514808A (en) Data transfer system for a data processing system provided with direct memory access units
JPH1083303A (en) Electronic circuit and method for using coprocessor
CN101313290A (en) Performing an n-bit write access to an mxn-bit-only peripheral
JPH04182802A (en) Control system
JPH06103225A (en) Chain type dma system and dma controller therefor
JPH01111231A (en) Program transfer control system
EP0264740A2 (en) Time partitioned bus arrangement
JPS61112270A (en) Byte converter
JPS61161560A (en) Memory device
JPH02136921A (en) Register access system
JPS6362065A (en) Data transfer control system
JPH02206095A (en) Input/output circuit
JPH01171191A (en) Storage element with arithmetic function
JPS635432A (en) Microprocessor
JPS60198939A (en) Transfer system of split data
JPS6361351A (en) Data transfer method
JPH09128957A (en) Interface circuit for memory access method for memory access
JPS6263349A (en) Memory access controlling system
JPH04165438A (en) Memory access system
JPH0355646A (en) Data storage circuit
JPS6369326A (en) Data converter
JPH01183753A (en) Input/output controller
JPS63148305A (en) Quick arithmetic processing system for programmable sequence controller
JPH0752416B2 (en) Microcomputer system
JPS62105252A (en) Abnormality detecting circuit