JPH02203523A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH02203523A JPH02203523A JP2420289A JP2420289A JPH02203523A JP H02203523 A JPH02203523 A JP H02203523A JP 2420289 A JP2420289 A JP 2420289A JP 2420289 A JP2420289 A JP 2420289A JP H02203523 A JPH02203523 A JP H02203523A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- contact hole
- silicon substrate
- insulating film
- diffused layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000002844 melting Methods 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052721 tungsten Inorganic materials 0.000 abstract description 14
- 239000010937 tungsten Substances 0.000 abstract description 14
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 7
- 229910000077 silane Inorganic materials 0.000 abstract description 7
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 abstract description 7
- 238000000151 deposition Methods 0.000 abstract 2
- 230000004913 activation Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置及びその製造方法に関し、特にコ
ンタクトを形成するときの、より改善された構造及び方
法を提供する事を目的としたものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly aims to provide an improved structure and method for forming contacts. .
従来の技術
従来の半導体装置にあたっては、拡散層を有するシリコ
ン基板上に絶縁膜を形成し、前記絶縁膜にコンタクトホ
ールを開口した後、選択ＣＶＤ法を用いて高融点金属を
前記コンタクトホールに埋め込み金属配線を行なうこと
で、前記拡散層と前記金属配線の良好なコンタクトが得
られることが知られている。 （この様なコンタクトホ
ールにのみ選択ＣＶＤ法によの高融点金属を埋め込む方
法として、六フッ化タングステンと水素、シラン、ジシ
ラン、トリクロルシラン、のうち少なくとも１つ以上を
含む混合ガスとの組合せで行う方法が、例えば、日本公
開特許公報昭５９−７２１３２号公報に記載されている
。Prior Art In a conventional semiconductor device, an insulating film is formed on a silicon substrate having a diffusion layer, a contact hole is opened in the insulating film, and then a high melting point metal is filled into the contact hole using a selective CVD method. It is known that good contact between the diffusion layer and the metal wiring can be obtained by providing metal wiring. (As a method of embedding high melting point metal only in such contact holes by selective CVD method, it is possible to use a combination of tungsten hexafluoride and a mixed gas containing at least one of hydrogen, silane, disilane, and trichlorosilane. A method for performing this is described, for example, in Japanese Patent Publication No. 72132/1983.
また、六フッ化タングステンとシランを含む混合ガスを
用いて、選択ＣＶＤ法により高融点金属を埋め込む方法
の、より具体的な方法が、例えば、アイ命イー・デイ−
・エム・テクニカル・ダイジェス！９８７第２１３頁か
ら第２１５頁（ＩＥＤト丁ｅｃｈ−ＤＩｇｅｓｔ１９８
７ Ｐ２１３〜Ｐ２１５）に発表されている。In addition, a more specific method of embedding a high melting point metal by selective CVD using a mixed gas containing tungsten hexafluoride and silane is available, for example.
・M Technical Digest! 987, pages 213 to 215 (IED-DIgest198
7 P213-P215).
発明が解決しようとする課題
しかしながら、前記拡散層の深さが浅くなると、前記拡
散層と前記シリコン基板の間にＰＮ接合のリーク電流が
発生し、良好な特性が得られなくなることが知られてい
る。第３図は、コンタクトホールにタングステンを埋め
込んだ構造において前記拡散層がｎ◆拡散層であり、シ
リコン基板がＰ基板であるときのＰＮ接合に対して、５
Ｖの逆ダイオード電圧を印加したときのＰＮ接合リーク
電流値と、前記ｎ◆拡散層の深さの関係を示したもので
ある。第３図に示すように、前記ｎ◆拡散層の深さが０
．３μｍあれば前記ＰＮ接合リーク電流はほとんど少な
く問題とならないか、前記ｎ４拡散層の深さが０．３μ
−以下となると徐々に前記ＰＮ接合リーク電流が増加す
るため、前記ｎ０拡散層の深さを０．２μｍ以下にはで
きないという課題が存在した。Problems to be Solved by the Invention However, it is known that when the depth of the diffusion layer becomes shallow, a leakage current of the PN junction occurs between the diffusion layer and the silicon substrate, making it impossible to obtain good characteristics. There is. FIG. 3 shows a structure in which tungsten is embedded in a contact hole, in which the diffusion layer is an n◆diffusion layer and the silicon substrate is a P substrate.
This figure shows the relationship between the PN junction leakage current value when a reverse diode voltage of V is applied and the depth of the n♦ diffusion layer. As shown in FIG. 3, the depth of the n◆diffusion layer is 0.
．． If the depth of the N4 diffusion layer is 3 μm, the PN junction leakage current is almost too small to cause any problems, or if the depth of the N4 diffusion layer is 0.3 μm
- or less, the PN junction leakage current gradually increases, so there is a problem that the depth of the n0 diffusion layer cannot be reduced to 0.2 μm or less.
本発明はかかる点に鑑み、良好なコンタクト特性を得る
ことを目的とした半導体装置及びその製造方法を提供す
ることを目的とする。In view of the above, an object of the present invention is to provide a semiconductor device and a method for manufacturing the same, which aim to obtain good contact characteristics.
課題を解決するための手段
本発明は、拡散層を存するシリコン基板上に形成された
コンタクトホール内のみに選択的に形成される高融点金
属を存する構造において、前記拡散層の深さが、前記コ
ンタクトホールの形成された箇所のみ深くなる事を特徴
とする半導体装置及びその製造方法である。Means for Solving the Problems The present invention provides a structure in which a high melting point metal is selectively formed only in a contact hole formed on a silicon substrate in which a diffusion layer is present, wherein the depth of the diffusion layer is A semiconductor device and a method for manufacturing the same are characterized in that only a portion where a contact hole is formed becomes deeper.
作用
本発明は、拡散層を存するシリコン基板上に形成された
高融点金属を宵する構造において前記拡散層の深さが前
記コンタクトホールの形成された箇所のみ深くすること
により、前記ＰＮ接合リークが大きくなることもなく、
また、コンタクトホール以外の拡散層を薄くすることが
可能となる。Effect of the present invention In a structure in which a high melting point metal is formed on a silicon substrate including a diffusion layer, the depth of the diffusion layer is increased only at the portion where the contact hole is formed, thereby reducing the PN junction leakage. It doesn't get bigger,
Further, it becomes possible to make the diffusion layer other than the contact hole thin.
実施例
（実施例１）
以下実施例により詳細に説明する。第１図はレジストを
マスクとして、コンタクトホールを開口する箇所の拡散
層のみイオン注入により深くする半導体装置の製造方法
の一例を工程順に示したものである。 （Ａ）シリコン
基板１上に拡散！２を形成した後、レジスト３をマスク
としてイオン注入を行なう事で拡散層４を形成する。こ
の時、例えばシリコン基板１はＰ型基板とし、拡散層２
及び拡散層４はｎ◆拡散層とし、拡散層２の深さ０．２
μｍとし、イオン注入はＡｓ◆を１００Ｋｅｖの加速エ
ネルギーで４ Ｘ １０１’／ｃｍ”のドーズ量注入す
るものとする。 （Ｂ）その後、レジスト３を除去した
後、絶縁膜５として例えばＢｅ２Ｃ（ボロン及びリンを
含むシリカガラス）を堆積した後、拡散層４の活性化の
為の熱処理を例えば、９００℃、３０分、窒素雰囲気中
で行う。この時絶縁膜５の膜厚は例えば７００ｎｍとす
る。 （Ｃ）その後、絶縁膜６に例えばドライエツチン
グによりコンタクトホールθを開口した後シラン及び六
フッ化タングステンを用い、選択ＣＶＤ法によりコンタ
クトホール６のみにタングステン７を形成する。この時
、コンタクトホール６の幅は例えば０．５μｍとし、タ
ングステン７を形成するときの温度は、例えば２５０℃
とし、０．０１５ｔｏｒｒの真空中で行うものとする。Example (Example 1) A detailed explanation will be given below using an example. FIG. 1 shows an example of a method for manufacturing a semiconductor device in which a resist is used as a mask to deepen only a diffusion layer at a location where a contact hole is to be opened by ion implantation, in the order of steps. (A) Diffusion on silicon substrate 1! After forming 2, a diffusion layer 4 is formed by performing ion implantation using the resist 3 as a mask. At this time, for example, the silicon substrate 1 is a P-type substrate, and the diffusion layer 2
And the diffusion layer 4 is an n◆ diffusion layer, and the depth of the diffusion layer 2 is 0.2.
μm, and the ion implantation is performed by implanting As◆ at a dose of 4 x 101'/cm'' at an acceleration energy of 100 Kev. (B) After that, after removing the resist 3, for example, Be2C (boron) is used as the insulating film 5. and silica glass containing phosphorus), heat treatment for activating the diffusion layer 4 is performed at, for example, 900° C. for 30 minutes in a nitrogen atmosphere.At this time, the thickness of the insulating film 5 is, for example, 700 nm. (C) Thereafter, after a contact hole θ is opened in the insulating film 6 by, for example, dry etching, tungsten 7 is formed only in the contact hole 6 by selective CVD using silane and tungsten hexafluoride. The width of the tungsten 7 is, for example, 0.5 μm, and the temperature when forming the tungsten 7 is, for example, 250°C.
The test shall be carried out in a vacuum of 0.015 torr.
以上のように本実施例によれば、コンタクトホール６が
形成された箇所にのみ拡散層４が存在するため、大きな
ＰＮ接合リーク電流は発生せず、しかもコンタクトホー
ル６の存在する所以外の拡散層は薄くすることが可能で
あり、しかも拡散層４をイオン注入により形成した後、
８００℃の熱処理を行うことが可能であるため、絶縁膜
５としてＢＰＳＧ膜を使用した場合は平坦化の為の熱処
理と兼用することが可能となり、プロセスの整合性も良
く、その実用的効果は大きい。As described above, according to this embodiment, since the diffusion layer 4 exists only in the location where the contact hole 6 is formed, a large PN junction leakage current does not occur, and furthermore, the diffusion layer 4 exists in the location other than the location where the contact hole 6 is present. The layer can be made thin, and after forming the diffusion layer 4 by ion implantation,
Since it is possible to perform heat treatment at 800°C, when a BPSG film is used as the insulating film 5, it can also be used for heat treatment for planarization, and the process consistency is good, so the practical effect is big.
なお、実施例としては、シリコン基板１をＰ型とし、拡
散層２及び拡散層４をｎ″″としたが、シリコン基板１
をＮ型とし、拡散層２及び拡散層４をＰ・拡散層として
も良い。またこの時は、イオン注入はＢＦａあるいはＢ
をイオン注入すれば良い。また、更にイオン注入以外の
方法で拡散層を形成しても良い。イオン注入のマスクと
してレジストを使用したが、他の材料でも良い。更にイ
オン注入以外の方法で拡散層を形成しても良い。また絶
縁膜５としてＢＰＳ（ｉ膜を用いたが、その他の絶縁膜
を使用しても良い。また、金属を選択的にコンタクトホ
ール内にのみ形成する方法としてシラン及び六フッ化タ
ングステンを使用したが、他のガスを使用しても良く、
またタングステンの代わりにモリブデン等の他の高融点
金属を使用しても良い。In addition, as an example, the silicon substrate 1 was made of P type, and the diffusion layer 2 and the diffusion layer 4 were made of n'''', but the silicon substrate 1
may be an N-type, and the diffusion layer 2 and the diffusion layer 4 may be P-diffusion layers. Also, at this time, the ion implantation is BFa or B
All you need to do is ion implantation. Furthermore, the diffusion layer may be formed by a method other than ion implantation. Although resist was used as a mask for ion implantation, other materials may be used. Furthermore, the diffusion layer may be formed by a method other than ion implantation. Although BPS (i-film) was used as the insulating film 5, other insulating films may be used.Also, silane and tungsten hexafluoride were used to selectively form metal only in the contact holes. However, other gases may also be used.
Also, other high melting point metals such as molybdenum may be used instead of tungsten.
（実施例２）
第２図は絶縁膜をマスクとして、コンタクトホールを開
口した箇所の拡散層のみイオン注入により深くする半導
体装置の製造方法の一例を工程順に示したものである。(Example 2) FIG. 2 shows an example of a method for manufacturing a semiconductor device in the order of steps, in which only the diffusion layer at the location where the contact hole is opened is deepened by ion implantation using an insulating film as a mask.
（Ａ）シリコン基板８上に拡散層９を形成した後、絶縁
膜ｌＯを形成し、コンタクトホール１１を開口する。そ
の後イオン注入を行うことにより拡散層１２を形成する
。この時、例えばシリコン基板８はＰ型基板とし、拡散
層２及び拡散層４はｎ４拡散層とし、拡散層２の深さは
０．２μｍとし、イオン注入はＡｓ◆を１００ＫｅＶの
加速エネルギーで、４ Ｘ １０”／ｃｍ”のドーズ量
を注入するものとする。 （Ｂ）その後、シラン及び六
フッ化タングステンを用い、選択ＣＶＤ法によりコンタ
クトホール１１のみにタングステン１３を形成する。こ
の時、例えばタングステン１３を形成するときの温度は
２５０℃とし、０．０１５ｔｏｒｒの真空中で行うもの
とする。以上のよう日本実施例によれば、コンタクトホ
ール１１が形成された箇所のみ拡散Ｊｉｌ１２が存在す
るため、大きなＰＮ接合リーク電流は発生せず、しかも
コンタクトホール１１の存在する所以外の拡散層９は薄
くすることが可能であり、更に絶縁膜！０をマスクとし
てイオン注入を行うことでプロセスの整合性も良く、そ
の実用的効果は大きい。なお、実施例としては、シリコ
ン基板８をＰ型とし、拡散層９及び拡散７２１２をｎ′
″としたが、シリコン基板８をＮ型とし、拡散層９及び
拡散層１２をＰ◆としても良い。(A) After forming a diffusion layer 9 on a silicon substrate 8, an insulating film 1O is formed and a contact hole 11 is opened. Thereafter, a diffusion layer 12 is formed by performing ion implantation. At this time, for example, the silicon substrate 8 is a P-type substrate, the diffusion layer 2 and the diffusion layer 4 are N4 diffusion layers, the depth of the diffusion layer 2 is 0.2 μm, and the ion implantation is performed using As◆ with an acceleration energy of 100 KeV. A dose of 4 x 10"/cm" is assumed to be implanted. (B) Thereafter, tungsten 13 is formed only in the contact hole 11 by selective CVD using silane and tungsten hexafluoride. At this time, for example, the temperature at which the tungsten 13 is formed is 250° C., and the process is performed in a vacuum of 0.015 torr. As described above, according to the Japanese embodiment, since the diffused Jil 12 exists only in the location where the contact hole 11 is formed, a large PN junction leakage current does not occur, and furthermore, the diffusion layer 9 in the location other than the location where the contact hole 11 is present does not occur. It is possible to make it thinner and even more insulating! By performing ion implantation using 0 as a mask, the process consistency is good, and its practical effects are great. In this embodiment, the silicon substrate 8 is of P type, and the diffusion layer 9 and diffusion 7212 are of n' type.
However, the silicon substrate 8 may be of N type, and the diffusion layers 9 and 12 may be of P◆.
またこの時は、イオン注入はＢＦ２あるいはＢをイオン
注入すれば良い。また拡散層を形成する方法としてイオ
ン注入以外の方法を用いても良い。Further, at this time, ion implantation may be performed by ion implanting BF2 or B. Furthermore, methods other than ion implantation may be used as a method for forming the diffusion layer.
また、タングステンを選択的にコンタクトホール内にの
み形成する方法としてシラン及び六フッ化タングステン
を使用したが、他のガスを使用しても良く、またタング
ステンの代わりにモリブデン等の他の高融点金属を使用
しても良い。なお、実施例１および実施例２ともにタン
グステンをコンタクトホールに形成したが、タングステ
ンを形成せずに金属配線を行なっても同様の効果が得ら
れる。In addition, although silane and tungsten hexafluoride were used as a method for selectively forming tungsten only in contact holes, other gases may also be used, and other high-melting point metals such as molybdenum may be used instead of tungsten. You may also use Although tungsten was formed in the contact hole in both Examples 1 and 2, the same effect can be obtained even if metal wiring is formed without forming tungsten.
発明の詳細
な説明したように、本実施例によれば、拡散層を有する
シリコン基板上に形成されたコンタクトホール内にのみ
選択的に形成された高融点金属を有する構造において、
前記拡散層の深さが前記コンタクトホールの形成された
箇所のみ深くすることにより、大きなＰＮ接合リーク電
流が発生することもなく、また更に他の拡散層は薄くで
きることが可能となり、その実泪的効果は大きい。As described in detail, according to this embodiment, in a structure having a high melting point metal selectively formed only in a contact hole formed on a silicon substrate having a diffusion layer,
By increasing the depth of the diffusion layer only at the location where the contact hole is formed, a large PN junction leakage current does not occur, and other diffusion layers can be made thinner, which has a practical effect. is big.
第１図〜第２図は、本発明の一実施例にかかる半導体装
置の製造工程断面図、第３図はＰＮ接合リーク電流値の
拡散層深さ依存性を示す特性図である。
１・・・・シリコン基板、２・・・・拡散層、３・・・
・レジスト、４・・・・拡散層、 ５・・・・絶縁膜、
６・・・・コンタクトホール、７・・・・タングステン
、８・・・・シリコン基板、９・・・・拡散層、１０・
・・・絶縁膜、 ＩＩ・・・・コンタクトホール、！
２・・・・拡散層、１３・・・・タングステン。
代理人の氏名 弁理士 粟野重孝 はか１名晶
因
蓚
図1 and 2 are cross-sectional views of the manufacturing process of a semiconductor device according to an embodiment of the present invention, and FIG. 3 is a characteristic diagram showing the dependence of the PN junction leakage current value on the depth of the diffusion layer. 1... Silicon substrate, 2... Diffusion layer, 3...
・Resist, 4...diffusion layer, 5...insulating film,
6... Contact hole, 7... Tungsten, 8... Silicon substrate, 9... Diffusion layer, 10...
...Insulating film, II...Contact hole,!
2...Diffusion layer, 13...Tungsten. Name of agent: Patent attorney Shigetaka Awano
Claims (3)
板上に形成された絶縁膜と、前記絶縁膜に形成されたコ
ンタクトホールと、前記コンタクトホール内にのみ選択
的に形成された高融点金属を有する構造において、前記
拡散層の深さが、前記コンタクトホールの形成された箇
所のみ深くなる事を特徴とする半導体装置。(1) A silicon substrate having a diffusion layer, an insulating film formed on the silicon substrate, a contact hole formed in the insulating film, and a high melting point metal selectively formed only in the contact hole. 1. A semiconductor device having a structure in which the depth of the diffusion layer becomes deeper only at a portion where the contact hole is formed.
クとしてイオン注入を用いる事により、前記拡散層を前
記レジストの無い所のみ更に深くした後、前記レジスト
を除去し、前記シリコン基板上に絶縁膜を形成し、前記
イオン注入により拡散層を深くした箇所にコンタクトホ
ールを開口した後、選択ＣＶＤ法により前記コンタクト
ホール内のみに高融点金属を形成する事を特徴とする半
導体装置の製造方法。(2) By using ion implantation on a silicon substrate having a diffusion layer using a resist as a mask, the diffusion layer is deepened only in areas where there is no resist, and then the resist is removed and an insulating film is formed on the silicon substrate. A method for manufacturing a semiconductor device, comprising forming a contact hole at a location where the diffusion layer is deepened by the ion implantation, and then forming a high melting point metal only in the contact hole by selective CVD.
た後、前記絶縁膜にコンタクトホールを開口し、イオン
注入を用いることにより前記コンタクトホールを開口し
た箇所の拡散層のみを更に深くした後、選択ＣＶＤ法に
より前記コンタクトホール内のみに口高融点金属を形成
する事を特徴とする半導体装置の製造方法。(3) After an insulating film is formed on a silicon substrate having a diffusion layer, a contact hole is opened in the insulating film, and only the diffusion layer at the location where the contact hole is opened is further deepened by using ion implantation. . A method of manufacturing a semiconductor device, characterized in that a high melting point metal is formed only in the contact hole by selective CVD.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024202A JP2507020B2 (en) | 1989-02-02 | 1989-02-02 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024202A JP2507020B2 (en) | 1989-02-02 | 1989-02-02 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02203523A true JPH02203523A (en) | 1990-08-13 |
| JP2507020B2 JP2507020B2 (en) | 1996-06-12 |
Family
ID=12131732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1024202A Expired - Lifetime JP2507020B2 (en) | 1989-02-02 | 1989-02-02 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507020B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235649A (en) * | 1985-08-09 | 1987-02-16 | Fujitsu Ltd | Wiring layer forming method |
| JPS6276548A (en) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | Semiconductor device |
| JPS63133550A (en) * | 1986-11-26 | 1988-06-06 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
| JPH0273628A (en) * | 1988-09-08 | 1990-03-13 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1989
- 1989-02-02 JP JP1024202A patent/JP2507020B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235649A (en) * | 1985-08-09 | 1987-02-16 | Fujitsu Ltd | Wiring layer forming method |
| JPS6276548A (en) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | Semiconductor device |
| JPS63133550A (en) * | 1986-11-26 | 1988-06-06 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
| JPH0273628A (en) * | 1988-09-08 | 1990-03-13 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2507020B2 (en) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4570325A (en) | Manufacturing a field oxide region for a semiconductor device | |
| US3793088A (en) | Compatible pnp and npn devices in an integrated circuit | |
| US4663827A (en) | Method of manufacturing a field effect transistor | |
| US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
| JPH02203523A (en) | Semiconductor device and manufacture thereof | |
| JP2809393B2 (en) | Method for manufacturing semiconductor device | |
| JPH06163576A (en) | Manufacture of semiconductor device | |
| JPH01220438A (en) | Manufacture of semiconductor device | |
| JPS5856435A (en) | Manufacture of semiconductor device | |
| JPS60198813A (en) | Diffusion of impurity to semiconductor | |
| JPS60134469A (en) | Manufacture of semiconductor device | |
| JPS63144567A (en) | Manufacture of semiconductor device | |
| JPH0137856B2 (en) | ||
| JPH0319212A (en) | Manufacture of semiconductor device | |
| JPS61219169A (en) | Manufacture of semiconductor device | |
| JPH02138745A (en) | Manufacture of semiconductor device | |
| JPH0372652A (en) | Manufacture of semiconductor device | |
| JPH01246825A (en) | Manufacture of semiconductor device | |
| JPS5886768A (en) | Manufacture of semiconductor device | |
| JPH0274042A (en) | Manufacture of mis transistor | |
| JPS6293929A (en) | Manufacture of semiconductor device | |
| JPH05243249A (en) | Manufacture of bipolar transistor | |
| JPH06252087A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS61129824A (en) | Manufacture of semiconductor device | |
| JPH0132669B2 (en) |