JPH0219835Y2 - - Google Patents
Info
- Publication number
- JPH0219835Y2 JPH0219835Y2 JP1981017084U JP1708481U JPH0219835Y2 JP H0219835 Y2 JPH0219835 Y2 JP H0219835Y2 JP 1981017084 U JP1981017084 U JP 1981017084U JP 1708481 U JP1708481 U JP 1708481U JP H0219835 Y2 JPH0219835 Y2 JP H0219835Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- terminal
- digit
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 244000145845 chattering Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
この考案は例えば周波数シンセサイザ用ICに
おけるデジタル表示回路の改良に関するものであ
り、特に桁信号出力端子を２値の制御信号によつ
て桁信号出力と操作命令入力の端子に兼用させて
用いるようにしたデータ入力装置を提供しようと
するものである。
おけるデジタル表示回路の改良に関するものであ
り、特に桁信号出力端子を２値の制御信号によつ
て桁信号出力と操作命令入力の端子に兼用させて
用いるようにしたデータ入力装置を提供しようと
するものである。
従来の周波数シンセサイザー用ICにおけるデ
ジタル表示回路としては、周波数を表示するため
のセグメント出力端子と桁信号出力端子とを有
し、これらとは別にさらに操作命令入力端子を備
えており、従つて端子数が多くなり限定された端
子数に多くの機能を盛り込むことが出来ないとい
う不都合を有している。
ジタル表示回路としては、周波数を表示するため
のセグメント出力端子と桁信号出力端子とを有
し、これらとは別にさらに操作命令入力端子を備
えており、従つて端子数が多くなり限定された端
子数に多くの機能を盛り込むことが出来ないとい
う不都合を有している。
この考案は桁信号出力端子を入出力兼用として
用いることで、操作命令入力端子を備える必要性
をなくし、限定された端子を有効に利用すること
で上記した従来のものの不都合を除去しようとす
るものである。
用いることで、操作命令入力端子を備える必要性
をなくし、限定された端子を有効に利用すること
で上記した従来のものの不都合を除去しようとす
るものである。
以下この考案の実施例を図に基づいて説明す
る。すなわち第１図はこの考案の表示回路を示し
た全体の接続図であり、ａ〜ｇは７セグメントの
表示出力端子を示し、D1〜D4は桁出力兼操作命
令入力端子を示す。又φ1は２値の制御信号端子
を構成しており、φ1の２値出力に応じてD1〜D4
を桁出力端子又は操作命令入力端子として用いる
ことが出来るよう構成される。
る。すなわち第１図はこの考案の表示回路を示し
た全体の接続図であり、ａ〜ｇは７セグメントの
表示出力端子を示し、D1〜D4は桁出力兼操作命
令入力端子を示す。又φ1は２値の制御信号端子
を構成しており、φ1の２値出力に応じてD1〜D4
を桁出力端子又は操作命令入力端子として用いる
ことが出来るよう構成される。
第２図は第１図における一部の具体的結線例を
示したものであり、端子Ａは第１図中のセグメン
ト出力端子ａ〜ｇの一つを、又端子Ｂは第１図中
の桁出力兼操作命令入力端子の一つを示し、さら
に端子ｃは２値の制御信号を出力させる制御信号
出力端子を示す。そしてB1はセグメント出力デ
ータを端子Ａにもたらすブースタを示し、又B2
は桁出力データをアナログスイツチＳにもたらす
ブースタを示し、さらにB3は端子Ｂに加えられ
る操作命令データのブースタを示す。上記アナロ
グスイツチＳは２値の制御信号φ1によつてオン
又はオフ状態にスイツチされ、オン状態において
ブースタB2よりもたらされる桁出力データをそ
のまま端子Ｂに出力させる機能を有している。
示したものであり、端子Ａは第１図中のセグメン
ト出力端子ａ〜ｇの一つを、又端子Ｂは第１図中
の桁出力兼操作命令入力端子の一つを示し、さら
に端子ｃは２値の制御信号を出力させる制御信号
出力端子を示す。そしてB1はセグメント出力デ
ータを端子Ａにもたらすブースタを示し、又B2
は桁出力データをアナログスイツチＳにもたらす
ブースタを示し、さらにB3は端子Ｂに加えられ
る操作命令データのブースタを示す。上記アナロ
グスイツチＳは２値の制御信号φ1によつてオン
又はオフ状態にスイツチされ、オン状態において
ブースタB2よりもたらされる桁出力データをそ
のまま端子Ｂに出力させる機能を有している。
上記端子Ａ〜ＣにはそれぞれNPN型トランジ
スタTr1〜Tr3の各ベースが接続されており、第
１のトランジスタTr1のコレクタは正電源＋Ｂに
接続され、第２のトランジスタTr2のコレクタは
７セグメントの数字表示素子のうちの一つのセグ
メントを構成する発光ダイオードLEDを介して
上記第１のトランジスタTr1のエミツタに接続さ
れ、さらに第３のトランジスタTr3のコレクタは
上記第２のトランジスタTr2のエミツタに接続さ
れると共に、そのエミツタは負電源−Ｂに接続さ
れている。
スタTr1〜Tr3の各ベースが接続されており、第
１のトランジスタTr1のコレクタは正電源＋Ｂに
接続され、第２のトランジスタTr2のコレクタは
７セグメントの数字表示素子のうちの一つのセグ
メントを構成する発光ダイオードLEDを介して
上記第１のトランジスタTr1のエミツタに接続さ
れ、さらに第３のトランジスタTr3のコレクタは
上記第２のトランジスタTr2のエミツタに接続さ
れると共に、そのエミツタは負電源−Ｂに接続さ
れている。
そして端子ＡとＢの間にはダイオードＤおよび
抵抗Ｒを介して操作データ入力スイツチSW1が接
続されている。
抵抗Ｒを介して操作データ入力スイツチSW1が接
続されている。
以上のように構成された表示回路の作用を第３
図および第４図に基づいて説明する。
図および第４図に基づいて説明する。
先ず第３図においてハとして示す制御信号φ1
がＨの時にはアナログスイツチＳはオンに制御さ
れるため、端子Ｂは出力状態であり、イとして示
すセグメント出力データおよびロとして示す桁出
力データの両方がＨの時だけＡ〜Ｃの各端子はＨ
となるため、ニで示すようLEDが点灯する。こ
こで制御信号φ1がＬの時はアナログスイツチＳ
はオフに制御され、端子Ｂは入力状態となつてセ
グメント出力データSDの中に挿入したキーリタ
ーンデータKRを読み込むようになる。こうして
得られたデータ波形が第３図にホおよびヘとして
示される。ここで信号1との論理積（AND）を
とれば操作データ入力スイツチSW1はON状態で
あること、すなわちSW1＝ONが入力されたこと
になる。
がＨの時にはアナログスイツチＳはオンに制御さ
れるため、端子Ｂは出力状態であり、イとして示
すセグメント出力データおよびロとして示す桁出
力データの両方がＨの時だけＡ〜Ｃの各端子はＨ
となるため、ニで示すようLEDが点灯する。こ
こで制御信号φ1がＬの時はアナログスイツチＳ
はオフに制御され、端子Ｂは入力状態となつてセ
グメント出力データSDの中に挿入したキーリタ
ーンデータKRを読み込むようになる。こうして
得られたデータ波形が第３図にホおよびヘとして
示される。ここで信号1との論理積（AND）を
とれば操作データ入力スイツチSW1はON状態で
あること、すなわちSW1＝ONが入力されたこと
になる。
なお第２図におけるダイオードＤと抵抗ＲはＡ
端子とＢ端子が引き合いを生じた時にICの破壊
やLEDの誤点灯を防止させるものである。又第
１と第２のトランジスタTr1，Tr2に直列に接続
された第３のトランジスタTr3は制御信号φ1に応
じてオン又はオフされ、端子ＡがＨであり、端子
Ｂが入力モード（ハイ・インピダンス）の時に第
２のトランジスタTr2がオンしてLEDが誤点灯す
るのを防止させるものである。
端子とＢ端子が引き合いを生じた時にICの破壊
やLEDの誤点灯を防止させるものである。又第
１と第２のトランジスタTr1，Tr2に直列に接続
された第３のトランジスタTr3は制御信号φ1に応
じてオン又はオフされ、端子ＡがＨであり、端子
Ｂが入力モード（ハイ・インピダンス）の時に第
２のトランジスタTr2がオンしてLEDが誤点灯す
るのを防止させるものである。
第４図は第１図の回路に相当する全体のタイム
チヤートを示すものである。すなわち各セグメン
ト出力がSa〜Sgで示され、桁出力がD1〜D4で示
される。又制御信号φ1は50％のデユーテイーサ
イクルで出力され、キーリターンデータKRは７
相のクロツクとなり、セグメント出力データSD
はクロツクの中に挿入された形となる。
チヤートを示すものである。すなわち各セグメン
ト出力がSa〜Sgで示され、桁出力がD1〜D4で示
される。又制御信号φ1は50％のデユーテイーサ
イクルで出力され、キーリターンデータKRは７
相のクロツクとなり、セグメント出力データSD
はクロツクの中に挿入された形となる。
制御信号φ1がＨの状態でSa〜Sgのセグメント
出力データSDに対応するLEDが点灯し、第４図
中最下欄に示すような数字表示となる。そして制
御信号φ1がＬの状態でキーリターンデータKRを
読み込み、各列と各行との間にそれぞれ接続され
た合計28個のスイツチのオン状態を操作命令信号
として読み込むことができる。
出力データSDに対応するLEDが点灯し、第４図
中最下欄に示すような数字表示となる。そして制
御信号φ1がＬの状態でキーリターンデータKRを
読み込み、各列と各行との間にそれぞれ接続され
た合計28個のスイツチのオン状態を操作命令信号
として読み込むことができる。
この考案は上記したように、桁信号出力端子に
２値の制御信号と桁出力データとを出力し、セグ
メント出力端子にセグメント出力データとキー入
力検出データを出力し、１の値の制御信号でセグ
メント出力データと桁出力データとにより表示素
子が点灯し、他の値の制御信号でキー入力手段の
操作に応じてキー入力検出データが桁信号出力端
子に出力を送出すようにしたので、桁信号出力端
子が制御信号に応じて表示素子を点灯せしめるた
めの桁出力信号を入力する入力端子と、キー入力
手段の操作に応じたキー操作データを出力する出
力端子とに切り替わり、入力端子を兼用すること
ができ、また、２種の制御信号によりキー入力手
段を操作したときに、該キー操作時に発生するチ
ヤタリングにより、あるいは電源ラインのゆさぶ
り等による表示素子のチラツキを防止できる等の
効果を有するものである。
２値の制御信号と桁出力データとを出力し、セグ
メント出力端子にセグメント出力データとキー入
力検出データを出力し、１の値の制御信号でセグ
メント出力データと桁出力データとにより表示素
子が点灯し、他の値の制御信号でキー入力手段の
操作に応じてキー入力検出データが桁信号出力端
子に出力を送出すようにしたので、桁信号出力端
子が制御信号に応じて表示素子を点灯せしめるた
めの桁出力信号を入力する入力端子と、キー入力
手段の操作に応じたキー操作データを出力する出
力端子とに切り替わり、入力端子を兼用すること
ができ、また、２種の制御信号によりキー入力手
段を操作したときに、該キー操作時に発生するチ
ヤタリングにより、あるいは電源ラインのゆさぶ
り等による表示素子のチラツキを防止できる等の
効果を有するものである。
図面はいずれも本考案の実施例を示したもので
あり、第１図は全体の結線図、第２図はその一部
の具体的な結線図、第３図は第２図の結線図にお
ける動作を説明するためのタイミングチヤート、
第４図は全体の動作を説明するためのタイミング
チヤートである。 ａ〜ｇ……セグメント出力端子、D1〜D4……
桁信号出力兼操作命令入力端子、SW1……操作命
令入力スイツチ、φ1……制御信号。
あり、第１図は全体の結線図、第２図はその一部
の具体的な結線図、第３図は第２図の結線図にお
ける動作を説明するためのタイミングチヤート、
第４図は全体の動作を説明するためのタイミング
チヤートである。 ａ〜ｇ……セグメント出力端子、D1〜D4……
桁信号出力兼操作命令入力端子、SW1……操作命
令入力スイツチ、φ1……制御信号。
Claims (1)
- 【実用新案登録請求の範囲】 セグメント出力端子と桁信号出力端子と、上記
各出力端子間に接続された表示素子とを有するデ
ジタル表示回路において、上記桁信号出力端子に
２値の制御信号を出力する制御信号出力手段と、
上記桁信号出力端子に桁出力データを出力する第
１出力手段と、上記セグメント出力端子にセグメ
ント出力データ及びキー入力検出データとを出力
する第２出力手段と、上記セグメント出力端子と
桁信号出力端子間に接続されたキー入力手段とを
備え、 上記制御信号が１の値を出力している時に上記
第１出力手段よりの桁出力データと第２出力手段
よりのセグメント出力データにより、上記各出力
データにて選択された表示素子が点灯すると共
に、上記制御信号が他の値を出力している時に上
記第２出力手段よりのキー入力検出データが上記
キー入力手段の操作に応じて上記桁信号出力手段
より出力されるようにしたことを特徴とするデジ
タル表示回路におけるデータ入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981017084U JPH0219835Y2 (ja) | 1981-02-12 | 1981-02-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981017084U JPH0219835Y2 (ja) | 1981-02-12 | 1981-02-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57130885U JPS57130885U (ja) | 1982-08-14 |
| JPH0219835Y2 true JPH0219835Y2 (ja) | 1990-05-31 |
Family
ID=29815056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981017084U Expired JPH0219835Y2 (ja) | 1981-02-12 | 1981-02-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0219835Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102425A (ja) * | 1975-02-03 | 1976-09-09 | Suwa Seikosha Kk | Hyojipaneru |
-
1981
- 1981-02-12 JP JP1981017084U patent/JPH0219835Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102425A (ja) * | 1975-02-03 | 1976-09-09 | Suwa Seikosha Kk | Hyojipaneru |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57130885U (ja) | 1982-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3855363D1 (de) | Halbleiterspeichersystem | |
| JPS5818180Y2 (ja) | ニユウリヨクソウチ | |
| JPH0219835Y2 (ja) | ||
| US7777650B2 (en) | Key system with two operation nodes for detecting status of keys | |
| US4484180A (en) | Switch condition indicator | |
| US5629635A (en) | Address programming via LED pin | |
| JPS605385Y2 (ja) | プリセツト点灯装置 | |
| JPH0142089B2 (ja) | ||
| JPH0332807B2 (ja) | ||
| JPH0419855Y2 (ja) | ||
| JPS6221995Y2 (ja) | ||
| JPS6161473B2 (ja) | ||
| JPH0337103Y2 (ja) | ||
| SU532870A1 (ru) | Устройство дл отображени информации | |
| US20070182676A1 (en) | Device for dynamic illumination | |
| JP2694692B2 (ja) | マトリックス表示の駆動回路 | |
| KR880003550Y1 (ko) | 리세트 및 전원 온 상태의 동시 표시회로 | |
| JPS5941427U (ja) | 動作状態表示装置 | |
| KR900007789Y1 (ko) | 예약녹화 순서 제어 회로 | |
| JPH0326678Y2 (ja) | ||
| JPS5869891U (ja) | 表示回路 | |
| RU2013808C1 (ru) | Устройство для сбора, преобразования и передачи аналоговой информации | |
| JPH0112349Y2 (ja) | ||
| EP0336396A3 (en) | Non-saturation type logic circuit | |
| JPS5844796U (ja) | ランプ調光回路 |