JPH02198219A - 固体リレー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入力信号を発光素子で光信号に変換し、発光
素子と光結合された光起電力ダイオードアレイで光信号
を電気信号に変換し、その電気信号によって出力用の金
属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）
を駆動させ、出力用接点信号を得るようにした光結合を
用いた固体リレーに関するものである。

［従来の技術］ 第５図は従来の固体リレー（特開昭５５−１３３１３２
号公報）の回路図である。入力端子６ａ。

６ｂ間には、発光ダイオード１が接続されている。

光起電力ダイオードアレイ２は、発光ダイオード１と光
結合されている。入力端子６ａ、６ｂ間に入力電流が流
れると、発光ダイオード１が光信号を発生し、この光信
号により光起電力ダイオードアレイ２の両端に光起電力
が発生する。光起電力ダイオードアレイ２の両端は、ゲ
ート絶縁形の電界効果トランジスタ（ＭＯＳＦＥＴ）３
のゲート・ソース間に接続されている。また、光起電力
ダイオードアレイ２の両端には、残留電荷放電用の抵抗
性インピーダンス３ａが並列接続されている。

入力端子６ａ、６ｂ間に入力電流が流れると、光起電力
ダイオードアレイ２の両端に光起電力が発生する。この
光起電力をＭＯＳＦＥＴ３のゲート・ソース間に印加し
、ＭＯＳＦＥＴ３の電流通電電極に接続された出力端子
７ａ、７ｂ間のインピーダンスを著しく異なる別の値に
変化させる。以下、ＭＯＳＦＥＴ３がＮチャンネルのエ
ンハンスメントモードである場合について説明する。

リレーの入力端子６ａ、６ｂ間に電流が流れると、出力
端子７　ａ、　７　ｂ間がＯＦＦ状態からＯＮ状態に変
化し、機械的に可動部分を持たずに、電気機械的なリレ
ーと同じ作用をすることになる。ここで、抵抗性インピ
ーダンス３ａはＭＯＳＦＥＴ３のゲート・ソース間の静
電容量に蓄積された電荷を放電させる働きを有するもの
であり、この抵抗性インピーダンス３ａが存在しないと
、上記の回路例で入力電流が切れたときに出力端子７ａ
、７ｂ間をＯＦＦ状態に戻すことができない。

しかしながら、入力端子６　ａ、　６　ｂ間に電流を流
し、リレーをＯＮ状態にしようとするときには、この抵
抗性インピーダンス３ａの存在は、フォトダイオードア
レイ２の光起電力をバイパスする点から好ましくない、
リレー動作をさせるために要する最低の入力電流、つま
り、感動電流（Ｉｐｏｎ）を小さくするためには、抵抗
性インピーダンス３ａの値を大きく設定する必要があり
、入力電流が切れてから出力端子７ａ、７ｂ間が復帰す
るまでの時間Ｔｏｆｆを短くするためには、抵抗性イン
ピーダンス３ａの値を小さく設定する必要があるという
矛盾が存在する点、及び、ＭＯＳＦＥＴ３のゲート・ソ
ース間の電圧は入力電流が感動電流（Ｉｐｏｎ）近傍の
電流域のときに入力電流に比例して変化するため、ＭＯ
ＳＦＥＴ３の電流通電電極に接続された出力端子７　ａ
、　７　ｂ間のインピーダンスがＯＮ状態とＯＦＦ状態
の中間的な位置で存在してしまうという欠点がある。

このような問題点を解決するために、従来、第６図に示
すような固体リレー（特願昭６１−２５５０２２号）が
提案されている。この回路にあっては、光起電力ダイオ
ードアレイ２の両端に発生する光起電力は、インピーダ
ンス要素４を介して出力用のＭＯＳＦＥＴ３のゲート・
ソース間に印加されると同時に、ノーマリ・オン型の静
電誘導型トランジスタ（ＳＩＴ）又は電界効果型トラン
ジスタ（ＦＥＴ）よりなる駆動用トランジスタ５を介し
て流れる。したがって、ＭＯＳＦＥＴ３のゲート容量を
充電する電流と、駆動用トランジスタ５を介して流れる
電流が、インピーダンス要素４を介して流れる。このた
め、インピーダンス要素４の両端電圧降下により駆動用
トランジスタ５のゲート・ソース間に図示された極性の
バイアス電圧が加わる。このバイアス電圧により駆動用
トランジスタ５が瞬時に高インピーダンス状態となる。

それ故、駆動用トランジスタ５の存在により出力用のＭ
ＯＳＦＥＴ３のゲート・ソース間の充電動作を遅延する
ことはない。

入力電流が入力端子６ａ、６ｂ間に定常的に流れている
間は、駆動用トランジスタ５を介してゎずかな電流がイ
ンピーダンス要素４に流れ、これにより駆動用トランジ
スタ５のゲート・ソース間にバイアス電圧が加わり、駆
動用トランジスタ５は高インピーダンス状態を維持する
。このとき、インピーダンス要素４に加わる電圧値■、
は、駆動用トランジスタ５の遮断特性とインピーダンス
要素４の値に応じて決まる。

入力端子６　ａ、　６　ｂ間の入力電流が遮断されると
、ＭＯ３ＦＥＴ３のゲート容量に蓄積されていた電荷は
、駆動用トランジスタ５を介して放電される。

このとき、駆動用トランジスタ５のゲート・ソース間に
は前記バイアス電圧が加わらないので、駆動用トランジ
スタ５はオン状態であり、したがって、この放電動作は
極めて短時間で完了する。

［発明が解決しようとする課題］ 従来の固体リレーでは、入力側の発光素子１に流す電流
を増加させれば、オン時間Ｔｏｎは短くなるが、オフ時
間Ｔｏｆｆは成る一定時間よりは短くならないという問
題があった。したがって、固体リレーを高速にオン・オ
フ動作させるには、オフ時間Ｔｏｆｆをいかに速くする
かが問題となる。

本発明はこのような点に姦みてなされたものであり、そ
の目的とするところは、オフ時間とオン時間が同程度に
速い固体リレーを提供することにある。

［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第１
図乃至第３図に示すように、入力信号に応答して光信号
を発生する発光素子１と、前記光信号を受光して光起電
力を発生する光起電力ダイオードアレイ２と、光起電力
ダイオードアレイ２と直列的に接続されたインピーダン
ス要素４と、前記光起電力を前記インピーダンス要素４
を介してゲート・ソース間に印加されて、第１のインピ
ーダンス状態から第２のインピーダンス状態に変化する
出力用ＭＯ３ＦＥＴ３と、出力用ＭＯ３ＦＥＴ３のゲー
ト・ソース間に一対の通電電極を接続され、前記インピ
ーダンス要素４と光起電力ダイオードアレイ２との接続
点に制御電極を接続されて、光起電力ダイオードアレイ
２による光起電力の発生時に前記インピーダンス要素４
の両端に生じる電圧にて高インピーダンス状態にバイア
スされるノーマリ・オン型の駆動用トランジスタ５とを
有し、前記インピーダンス要素４は低濃度の不純物半導
体領域４４に導電型の異なる不純物を拡散させた拡散領
域４０の抵抗よりなり、不純物半導体領域４４と拡散領
域４０の間に生じるＰＮ接合が光起電力の発生時には逆
バイアスされるように不純物半導体領域４４を拡散領域
４０の一端（アルミニウム電極４２）に接続し、拡散領
域４０は所定の間隔で蛇行するように形成され、拡散領
域４０の蛇行する間隔は、光起電力による出力用ＭＯ３
ＦＥＴ３のゲート・基板間容量の充電時に拡散領域４０
と不純物半導体領域４４の間に生じる空乏層がつながる
ような間隔に設定され、拡散領域４０と不純物半導体領
域４４の間に生じる空乏層を拡げるような電位を印加さ
れたアルミニウム薄膜５１を拡散領域４０を覆うように
配して成る固体リレーにおいて、前記アルミニウム薄膜
５１は前記インピーダンス要素４における光起電力ダイ
オードアレイ２と接続される側の端子（アルミニウム電
極４１）に接続され、前記アルミニウム薄膜５１の上面
には絶縁膜５０を介して第２のアルミニウム薄膜５２が
配され、第２のアルミニウム薄８５２は前記インピーダ
ンス要素４における光起電力ダイオードアレイ２とは接
続されない側の端子に接続されていることを特徴とする
ものである。

なお、アルミニウム薄膜５１．５２は他の金属薄膜であ
っても良いことは言うまでもない。

［作用］ 本発明にあっては、遮光用のアルミニウム薄膜５２をイ
ンピーダンス要素４における光起電力ダイオードアレイ
２とは反対側に接続している。このため、遮光用のアル
ミニウム薄膜５２は、一種の電界シールドとして作用し
、光起電力ダイオードアレイ２の両端に形成される容量
を低減することができる。このため、オフ時間Ｔｏｆｆ
を短くすることができる。

本発明の更に詳しい作用については、以下に述ベる実施
例の説明において詳述する。

［実施例］ 第１図は本発明の一実施例の等価回路図である。

この回路は、容量Ｃｃ、Ｃｏが図示のように接続されて
いる点、出力用ＭＯ３ＦＥＴ３が２個のＭＯ３ＦＥＴ３
ａ、３ｂを逆直列接続して構成されている点、及び駆動
用トランジスタ５が２個のノーマリ・オン型の静電誘導
トランジスタ５ａ、５ｂを直列接続して構成されている
点を除いては、第６図に示す従来例と同様である。２個
のＭＯ３ＦＥＴ３　ａ、　３　ｂを逆直列接続したこと
により、出力端子７　ａ、　７　ｂ間又は７ｃ、７ｂ間
で直流回路を開閉できると共に、出力端子７ａ、７ｃ間
で交流回路を開閉できる。また、２個のノーマリ・オン
型の静電誘導トランジスタ５ａ、５ｂを直列接続するこ
とにより、特願昭６２−１９７４４２号に開示されてい
るように、小さな入力電流で固体リレーを駆動すること
ができる。

本実施例にあっては、第１図に示す構成の固体リレーに
おいて、光起電力ダイオードアレイ２と、インピーダン
ス要素４及び駆動用トランジスタ５を１チツプの誘電体
分離基板上に形成している。

第２図はこの誘電体分離基板におけるインピーダンス要
素４の部分の斜視図であり、第３図は第２図のＡ−Ａ’
線についての断面図である。誘電体分離基板は、多結晶
シリコン基板４６の上に、複数個の単結晶シリコン領域
が、Ｓｉｏ２のような絶縁膜４５に包まれて島のように
存在する基板である。本実施例では、インピーダンス要
素４が形成される単結晶シリコン領域にＮ型の不純物を
低濃度にドープして・不純物半導体領域４４としている
。

また、表面には、Ｐ型の不純物を高濃度に拡散された拡
散領域４０が形成されている。この拡散領域４０は、第
２図に示すように、蛇行して形成されている。拡散領域
４０は不純物濃度が高いので、低抵抗層となっており、
その不純物濃度に応じた抵抗率を有する。拡散領域４０
及び不純物半導体領域４４の表面は、５ｉ０２よりなる
絶縁膜４７で覆われている。拡散領域４０の両端にはオ
ーミック接触でアルミニウム電極４１．４２が接続され
ている。アルミニウム電極４１．４２間の抵抗値は、拡
散領域４０の抵抗率と、拡散領域４０の幅と長さでほぼ
決まる。拡散領域４０の不純物濃度は表面はど高く、電
流密度は表面近くほど高い。

したがって、拡散領域４０の深さは抵抗値には余り関係
しない、実施例では、Ｎ型の不純物半導体領域４４の比
抵抗は６０ΩＣ転Ｐ型の不純物拡散領域４０の幅は３μ
ｍ、間隔は４μｍ、不純物としてはＢ（ボロン）を用い
、濃度は２．５　Ｘ　１０　”ｄｏｓｅとした。一方の
アルミニウム電極４２は、Ｎ型の不純物を低濃度に拡散
された不純物半導体領域４４にもオーミック接触してい
る。したがって、Ｎ型の不純物半導体領域４４は、駆動
用トランジスタ５のソース並びに出力端子７ｂと同じ安
定な電位に保持される。なお、アルミニウム電極４２と
不純物半導体領域４４がオーミック接触する部分には、
Ｎ型の不純物を高濃度に拡散した電極領域４３が形成さ
れている。他方のアルミニウム電極４１は、絶縁ｒＩＩ
Ａ４７を介して拡散領域４０の上面に配されたアルミニ
ウム薄膜５１に接続されており、このアルミニウム薄膜
５１は拡散領域４０と不純物半導体領域４４との間に生
じるＰＮ接合の空乏層を拡げるフィールド・プレートと
して作用する。なお、実際の製造工程においては、アル
ミニウム電極４１とアルミニウム薄Ｍ、５１は同一の蒸
着工程で形成されることは言うまでもない、基板の上に
は、アルミニウム環ｆ！４１．４２の形成後ニ、ＣＶＤ
法を用いてＳｉｏ２よりなる５０００人程度０パッシベ
ーション膜（絶縁膜５０）が被着されている。また、光
起電力ダイオードアレイ２以外の部分には、光によるリ
ーク電流の発生を防止するために、遮光用のアルミニウ
ム薄膜５２を被着している。ただし、第２図においては
、フィールド・プレート用のアルミニウム薄膜５１や、
遮光用のアルミニウム薄膜５２を除去した状態を図示し
ている。

上述のように、光起電力の発生時には、インピーダンス
要素４に光起電力による電流が流れて、方のアルミニウ
ム電極４２が他方のアルミニウム電極４１よりも高電位
となるので、拡散領域４０と不純物半導体領域４４の間
のＰＮ接合は、逆バイアス状態となる。不純物半導体領
域４４の不純物濃度が低いので、印加電圧が低くても、
空乏層は不純物半導体領域４４の側に大きく拡がる。さ
らに、拡散領域４０の上に存在するアルミニウムｆｉｌ
！！５１を低電圧側の電極４１と接続させることにより
、フィールドプレート作用が強められ、印加電圧の低い
状態で空乏層を拡げることが可能となる。そして、前記
逆バイアス電圧が所定値を越えると、不純物半導体領域
４４の中で空乏層がつながってしまい、電子が流れ得る
状態となる。このため、拡散領域４０の蛇行する抵抗パ
ターンをＡ−Ａ’線方向にバイパスして電流が流れるよ
うになり、インピーダンス要素４の抵抗値が下がる。

したがって、光起電力の発生時における印加電圧と通電
電流の関係は、ツェナーダイオードと類似した特性とな
り、所定値以上の印加電圧が加わると、通電電流が急速
に増加する。このため、入力信号が立ち上がって、出力
用ＭＯＳ　Ｆ　ＥＴ　３のゲート・ソース間容量が充電
されるときに、インピーダンス要素４に加わる電圧が前
記所定値よりも大きければ、インピーダンス要素４の通
電電流は著しく増大し、ゲート・ソース間容量が急速に
充電されるものである。出力用ＭＯＳＦＥＴ３のゲート
・ソース間容量の充電電圧が上昇すると、インピーダン
ス要素４に分担される電圧は低くなるので、インピーダ
ンス要素４の抵抗値が増大し、少ない通電電流で大きな
バイアス電圧を発生することができるようになる。

次に、本発明の要部構成について説明する。本発明では
、遮光用のアルミニウム薄膜５２を、インピーダンス要
素４の高電位側の端子（出力用ＭＯ３ＦＥＴ３のソース
（ｌＩ）に接続している。このため、第１図の等価回路
に示すように、アルミニウム薄膜５２と、フィールド・
プレートとして働くアルミニウム薄膜５１の間には、容
量Ｃｃが形成され、アルミニウム薄膜５２と、光起電力
ダイオードアレイ２の高電位側のポンディングパッドの
間には、容量ＣＤが形成される。これによって、光起電
力ダイオードアレイ２の両端に並列接続される容量Ｃ６
を著しく低減することができ、オフ時間Ｔ　ｏ　ｆ　ｆ
をオン時間Ｔｏｎと同程度に短くすることができる。

第４図は本発明に対する比較例として、遮光用のアルミ
ニウム薄膜５２を回路に接続せずに浮かせた構造を例示
している。この構造では、第７図の等価回路に示すよう
に、遮光用のアルミニウム薄膜５２とフィールド・プレ
ートとして働くアルミニウム薄膜５１の間で、大きな容
量ＣＡを形成している。また、遮光用のアルミニウム薄
膜５２の近傍には、光起電力ダイオード２の高電位側と
同電位のポンディングパッドがあり、この間にも容量Ｃ
Ｂが形成されている。したがって、光起電力ダイオード
アレイ２の両端には、Ｃ，＝１／（１／　ＣＡ　＋　１
　／　Ｃｅ）の容量が形成されることになる。

このように、第４図及び第７図に示す比較例にあっては
、光起電力ダイオードアレイ２の両端に容量ｃｏが接続
されることになるので、オン時間Ｔｏｎに関しては、Ｍ
ＯＳＦＥＴ３のゲート・ソース間容量に容量Ｃ０が加わ
って、その充電時間が僅かに長くなるだけで、余り大き
な影響はない。しかしながら、オフ時間Ｔｏｆｆに関し
ては、容量ｃ０に蓄積された電荷が駆動用トランジスタ
５とインピーダンス要素４を介して放電されるまでは、
駆動用トランジスタ５が高インピーダンス状態に自己バ
イアスされ続けることになるので、ＭＯＳＦＥＴ３のゲ
ート・ソース間容量の放電時間が大きく増大することに
なり、オフ時間ＴｏＨの増大はオン時間Ｔｏｎの増大よ
りも大きくなる。オフ時間Ｔｏｆｆの短い固体リレーを
得るには、この容量Ｃ６を減らせば良い。

そこで、本発明にあっては、第３図に示すように、遮光
用のアルミニウム＊　Ｊｌｉ　５２をインピーダンス要
素４の高圧側端子と接続したものであり、これによって
、第７図の等価回路に示す容量ｃＡ。

ＣＢがなくなり、代わりに、第１図の等価回路に示すよ
うに、容量Ｃ８＋　ＣＤが形成される。容量ｃｃはフィ
ールド・プレートとして働くアルミニウム薄膜５１と、
遮光用のアルミニウム薄膜５２の間に存在する容量であ
り、インピーダンス要素４の両端に形成される。また、
容量Ｃｏは遮光用のアルミニウム薄膜５２と、光起電力
ダイオードアレイ２の高電位側のポンディングパッド間
に形成される容量で、出力用ＭＯ３ＦＥＴ３のゲート・
ソース間に形成される。

本発明と比較例とを対比すると、まず、第４図及び第７
図に示す比較例において、光起電力ダイオードアレイ２
の両端間に直列的に形成されたコンデンサＣＡ　＊　Ｃ
Ｂは、上述のように、光起電力の発生時に出力用ＭＯ３
ＦＥＴ３のゲート・ソース間を充電するための電圧によ
って充電され、駆動用トランジスタ５とインピーダンス
要素４よりなる自己バイアス回路全体のインピーダンス
によって放電される。これに対して、第１図及び第３図
に示す本発明においては、容量Ｃｃはインピーダンス要
素４の両端の電位で充電されるが、これは出力用ＭＯＳ
ＦＥＴ３のゲート・ソース間電圧に比べて遥かに低く、
また放電もインピーダンス要素４自身によってなされる
ので、コンデンサＣＡ。

ＣＢの放電よりは十分に速い、また、容量Ｃ，）は出力
用ＭＯ９ＦＥＴ３のゲート・ソース間と並列的に接続さ
れており、出力用ＭＯ３ＦＥＴ３のゲート・ソース間電
圧に比較しても十分に小さく、また駆動用トランジスタ
５のオン抵抗によって放電されるので、速やかに放電さ
れる。したがって、これらの容量Ｃｃ、Ｃｏのオフ時間
Ｔ　ｏ　ｆ　ｆに対する影響は、容量ｃＡ、ｃ日に比べ
て十分に小さく、オフ時間Ｔｏｆｆを速くすることが可
能である。

本発明者らは、第４図及び第７図に示す比較例と、第１
図乃至第３図に示す本発明の固体リレーを全く同一の製
造プロセスにより作成し、最後に遮光用のアルミニウム
薄膜５２を、インピーダンス要素４の高電位側の端子に
接続する工程以外は全て同一条件で両者の比較を行った
。その結果、本発明の固体リレーでは、オフ時間Ｔｏｒ
ｆをオン時間Ｔｏｎと同程度に短くできることを確認し
た。

なお、実施例の説明では、出力用のＭＯ３ＦＥＴ３がＮ
チャンネルのエンハンスメントモードである場合につい
て説明したが、Ｐチャンネルであっても良く、デプリー
ションモードであっても良いことは言うまでもない。

［発明の効果］ 本発明にあっては、発光素子と光結合された光起電力ダ
イオードアレイの光起電力をインピーダンス要素を介し
て出力用ＭＯ３ＦＥＴのゲート・ソース間に印加し、こ
の出力用ＭＯＳＦＥＴのゲート・ソース間に並列接続さ
れたノーマリ・オン型の駆動用トランジスタを前記イン
ピーダンス要素の両端電圧にて高インピーダンス状態に
バイアスするようにした固体リレーにおいて、前記イン
ピーダンス要素を上面に金属薄膜を配された拡散抵抗に
て構成し、前記金属薄膜とその上面に絶縁膜を介して配
された第２の金属薄膜とで構成された容量が前記インピ
ーダンス要素に並列接続されるようにしたから、光起電
力ダイオードアレイの両端に形成される容量は小さくな
り、出力用ＭＯＳＦＥＴのゲート・ソース間容量の放電
時間を充電時間と同程度に短くすることができ、オン時
間とオフ時間が共に短い固体リレーを実現できるという
効果がある。

しかも、拡散抵抗の上面に配された金属薄膜は、拡散領
域と半導体基板の間に生じる空乏層を拡げるフィールド
・プレート効果を有し、この金属薄膜の上面に絶縁膜を
介して配された第２の金属薄膜は、光結合型の固体リレ
ーにおいては必須の遮光膜として使用できるので、従来
の固体リレーに比べて何ら製造工程が複雑になることは
なく、単に、・第２の金属薄膜を前記インピーダンス容
量における光起電力ダイオードアレイとは接続されない
側の端子に接続するという構成を採用するだけで、オン
時間と・オフ時間が共に短い固体リレーを提供できると
いう利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例の等価回路図、第２図は同上
に用いるインピーダンス要素の斜視図、第３図は同上の
要部断面図、第４図は本発明に対する比較例の要部断面
図、第５図は従来例の回路図、第６図は他の従来例の回
路図、第７図は本発明に対する比較例の等価回路図であ
る。 １は発光ダイオ−ド、２は光起電力ダイオードアレイ、
３は出力用ＭＯ３ＦＥＴ、４はインピーダンス要素、５
は駆動用トランジスタ、４０は拡散領域、４１．４２は
アルミニウム電極、４４は不純物半導体領域、５１．５
２はアルミニウム薄膜である。

Claims (1)

【特許請求の範囲】
1. （１）入力信号に応答して光信号を発生する発光素子と
   、前記光信号を受光して光起電力を発生する光起電力ダ
   イオードアレイと、光起電力ダイオードアレイと直列的
   に接続されたインピーダンス要素と、前記光起電力を前
   記インピーダンス要素を介してゲート・ソース間に印加
   されて、第１のインピーダンス状態から第２のインピー
   ダンス状態に変化する出力用ＭＯＳＦＥＴと、出力用Ｍ
   ＯＳＦＥＴのゲート・ソース間に一対の通電電極を接続
   され、前記インピーダンス要素と光起電力ダイオードア
   レイとの接続点に制御電極を接続されて、光起電力ダイ
   オードアレイによる光起電力の発生時に前記インピーダ
   ンス要素の両端に生じる電圧にて高インピーダンス状態
   にバイアスされるノーマリ・オン型の駆動用トランジス
   タとを有し、前記インピーダンス要素は低濃度の不純物
   半導体領域に導電型の異なる不純物を拡散させた拡散領
   域の抵抗よりなり、不純物半導体領域と拡散領域の間に
   生じるＰＮ接合が光起電力の発生時には逆バイアスされ
   るように不純物半導体領域を拡散領域の一端に接続し、
   拡散領域は所定の間隔で蛇行するように形成され、拡散
   領域の蛇行する間隔は、光起電力による出力用ＭＯＳＦ
   ＥＴのゲート・基板間容量の充電時に拡散領域と不純物
   半導体領域の間に生じる空乏層がつながるような間隔に
   設定され、拡散領域と半導体基板の間に生じる空乏層を
   拡げるような電位を印加された金属薄膜を拡散領域を覆
   うように配して成る固体リレーにおいて、前記金属薄膜
   は前記インピーダンス要素における光起電力ダイオード
   アレイと接続される側の端子に接続され、前記金属薄膜
   の上面には絶縁膜を介して第２の金属薄膜が配され、第
   ２の金属薄膜は前記インピーダンス要素における光起電
   力ダイオードアレイとは接続されない側の端子に接続さ
   れていることを特徴とする固体リレー。