JPH02197254A - Dc―dcコンバータ - Google Patents
Dc―dcコンバータInfo
- Publication number
- JPH02197254A JPH02197254A JP1437089A JP1437089A JPH02197254A JP H02197254 A JPH02197254 A JP H02197254A JP 1437089 A JP1437089 A JP 1437089A JP 1437089 A JP1437089 A JP 1437089A JP H02197254 A JPH02197254 A JP H02197254A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- external main
- voltage
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract description 15
- 230000003321 amplification Effects 0.000 claims abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 7
- 238000004804 winding Methods 0.000 abstract description 16
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 238000010992 reflux Methods 0.000 abstract 2
- 230000007257 malfunction Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は低入力電圧DC−DCコンバータ集積回路を
用いたDC−DCコンバータに関する。
用いたDC−DCコンバータに関する。
「従来の技術」
第3図は数ボルトの電圧で作動するDC−DCコンバー
タ集積回路を用いて構成された従来の降圧チョッパコン
バータを示す。起電力が数ボルトの低電圧入力電源Eが
、数ボルトの電圧で作動するDC−DCコンバータ集積
回路IC−接続され、集積回路15二は内部スイッチ素
子Q1が内蔵され、入力電源Eの電圧がパルス電圧C二
変換される。内部スイッチ素子Q1の出力端子シニ還流
ダイオードD1の一端及び平滑チョークコイルL。の一
端が接続され、平滑チョークコイルL。の他端は平滑コ
ンデンサC6を通じて入力電源Eの負側C二接続され、
平滑コンデンサC6と並列に負荷2が接続され、還流ダ
イオードD1の他端は入力電源Eの負側≦二接続される
。平滑チョークコイルL。及び平滑コンデンサC8の接
続点は出力電圧検出抵抗器R,、R2を通じて入力電源
Eの負側C二接続され、抵抗器R1,R2の接続点は集
積回路1に接続される。
タ集積回路を用いて構成された従来の降圧チョッパコン
バータを示す。起電力が数ボルトの低電圧入力電源Eが
、数ボルトの電圧で作動するDC−DCコンバータ集積
回路IC−接続され、集積回路15二は内部スイッチ素
子Q1が内蔵され、入力電源Eの電圧がパルス電圧C二
変換される。内部スイッチ素子Q1の出力端子シニ還流
ダイオードD1の一端及び平滑チョークコイルL。の一
端が接続され、平滑チョークコイルL。の他端は平滑コ
ンデンサC6を通じて入力電源Eの負側C二接続され、
平滑コンデンサC6と並列に負荷2が接続され、還流ダ
イオードD1の他端は入力電源Eの負側≦二接続される
。平滑チョークコイルL。及び平滑コンデンサC8の接
続点は出力電圧検出抵抗器R,、R2を通じて入力電源
Eの負側C二接続され、抵抗器R1,R2の接続点は集
積回路1に接続される。
この回路の動作は、内部スイッチ素子Q□がオンの時、
入力電源Eから平滑チョークコイルL。と平滑コンデン
サC6及び負荷2(二電力を供給し、内部スイッチ素子
Q0がオフの時、還流ダイオ−下′D1を介して平滑チ
ョークコイルL。に蓄積された電力を平滑コンデンサC
6と負荷2へ供給する。また出力電圧V。を出力電圧検
出抵抗器R1,R2ζ二よって検出し、この検出された
電圧(二従って、内部スイッチ素子Q1のオンとオフの
時間比を変え、出力電圧voを一定ζ二制御している。
入力電源Eから平滑チョークコイルL。と平滑コンデン
サC6及び負荷2(二電力を供給し、内部スイッチ素子
Q0がオフの時、還流ダイオ−下′D1を介して平滑チ
ョークコイルL。に蓄積された電力を平滑コンデンサC
6と負荷2へ供給する。また出力電圧V。を出力電圧検
出抵抗器R1,R2ζ二よって検出し、この検出された
電圧(二従って、内部スイッチ素子Q1のオンとオフの
時間比を変え、出力電圧voを一定ζ二制御している。
「発明が解決しようとする課題」
この低電圧入力DC−DCコンバータでは、内部スイッ
チ素子Q1での降下電圧が人力電源Eの電圧C二比べて
無視できない。さらC二内部スイッチ素子Q1の降下電
圧は内部スイッチ素子Q1を流れる電流が大きくなるに
従って大きくなる。このため負荷2C二供給可能な最大
出力電流及び入出力電力変換効率は内部スイッチ素子Q
1の導通抵抗の大きさに支配される。一方、入力電源E
が数ボルトと低電圧であるため、内部スイッチ素子Q1
の導通抵抗を小さくし、電圧降下を小さくするC二は素
子の電流増幅率や相互コンダクタンスを極めて大きくす
る必要があるが、素子チップ面積が巨大化する等の問題
が生じ、限界がある。
チ素子Q1での降下電圧が人力電源Eの電圧C二比べて
無視できない。さらC二内部スイッチ素子Q1の降下電
圧は内部スイッチ素子Q1を流れる電流が大きくなるに
従って大きくなる。このため負荷2C二供給可能な最大
出力電流及び入出力電力変換効率は内部スイッチ素子Q
1の導通抵抗の大きさに支配される。一方、入力電源E
が数ボルトと低電圧であるため、内部スイッチ素子Q1
の導通抵抗を小さくし、電圧降下を小さくするC二は素
子の電流増幅率や相互コンダクタンスを極めて大きくす
る必要があるが、素子チップ面積が巨大化する等の問題
が生じ、限界がある。
第4図は第3図C二おける出力電流工。と出力電圧■o
及び入出力電力変換効率ηとの関係を示した図である。
及び入出力電力変換効率ηとの関係を示した図である。
図に示すよう【二必要な出力電圧V。を確保する最大出
力電流が数ミリアンペアと小さく、従って最大出力電力
も小さい。また内部スイッチ素子Q1での降下電圧が入
力電圧(二比べ無視できないので、この降下電圧C二よ
る電力損失も無視できない大きさ、となり、その結果、
入出力電力変換効率ηが出力電流■。の増加ととも(二
急速に低下する。
力電流が数ミリアンペアと小さく、従って最大出力電力
も小さい。また内部スイッチ素子Q1での降下電圧が入
力電圧(二比べ無視できないので、この降下電圧C二よ
る電力損失も無視できない大きさ、となり、その結果、
入出力電力変換効率ηが出力電流■。の増加ととも(二
急速に低下する。
この対策として、DC−DCコンバータ集積回路1の外
部(巳導通抵抗が小さい電力用スイッチングトランジス
タを付加し、降下電圧を低くする方法が考えられる。し
かし、現在スイッチング用トランジスタを高速かつ充分
な導通状態で作動させるには5V以上の電圧が必要であ
るため、入力電圧が5v以下の場合は、入力″敲圧を5
v以上に昇圧する駆動用袖助電源乞設けるか、5v以上
の別電源を用意する必要があった。
部(巳導通抵抗が小さい電力用スイッチングトランジス
タを付加し、降下電圧を低くする方法が考えられる。し
かし、現在スイッチング用トランジスタを高速かつ充分
な導通状態で作動させるには5V以上の電圧が必要であ
るため、入力電圧が5v以下の場合は、入力″敲圧を5
v以上に昇圧する駆動用袖助電源乞設けるか、5v以上
の別電源を用意する必要があった。
以」二の問題点を解決するため、この発明は補助電源や
別電源を用いることなく、低入力電圧下で高出力電力、
高変換効率を満足するDC−DCコンバータを提供する
ことを目的とする。
別電源を用いることなく、低入力電圧下で高出力電力、
高変換効率を満足するDC−DCコンバータを提供する
ことを目的とする。
「課題を解決するための手段」
この発明(二よれば内部スイッチ素子の出力端子に電流
増幅用トランジスタのベースが接続され、その電流増幅
用トランジスタを介して駆動トランスが直流電源の両端
【二接続され、還流ダイオード及び平滑回路の接続点と
直流電源の一端との間に外部主スィッチ素子が接続され
、その電力用スイッチングトランジスタは駆動トランス
の出力ζ二より制御される。
増幅用トランジスタのベースが接続され、その電流増幅
用トランジスタを介して駆動トランスが直流電源の両端
【二接続され、還流ダイオード及び平滑回路の接続点と
直流電源の一端との間に外部主スィッチ素子が接続され
、その電力用スイッチングトランジスタは駆動トランス
の出力ζ二より制御される。
「実施例」
第1図はこの発明の実施例を示し、第3図と対応する部
分シーは同一符号を付けである。この発明においては内
部スイッチ素子Q1の出力端子に電流増幅用トランジス
タQ2のベースが接続される。電流増幅用トランジスタ
Q2を通じて入力電源Eの両端に駆動トランスT。5の
1次巻線N□が接続される。
分シーは同一符号を付けである。この発明においては内
部スイッチ素子Q1の出力端子に電流増幅用トランジス
タQ2のベースが接続される。電流増幅用トランジスタ
Q2を通じて入力電源Eの両端に駆動トランスT。5の
1次巻線N□が接続される。
外部主スィッチ素子Q3のドレインは入力電源Eの正側
C二接続され、ソースは還流ダイオードD1及び平滑チ
ョークコイルL。の接続点に接続される。駆動トランス
T。5の2次巻線N2の一端は外部主スィッチ素子Q3
の誤動作防止用抵抗器R4を通じて外部主スィッチ素子
Q3のゲートに接続され、2次巻線N2の他端は外部主
スイッチ素子Q3のソースC二接続され、外部主スィッ
チ素子Q3のゲート、ソース間C二その誤動作防止用抵
抗器R5が接続される。駆動トランスT。、には損失低
減のため駆動トランスTn5の励磁エネルギーを回生す
るリセット巻線と呼ばれる3次巻線N3の一端が接続さ
れ、3次巻線N3の他端はフライバック電圧クランプ用
ダイオードD2を通じて人力電源Eの正側C:接続され
る。電流増幅用トランジスタQ2のベース、エミッタ間
にトランジスタQ2の誤動作防止用抵抗器R3が接続さ
れる。
C二接続され、ソースは還流ダイオードD1及び平滑チ
ョークコイルL。の接続点に接続される。駆動トランス
T。5の2次巻線N2の一端は外部主スィッチ素子Q3
の誤動作防止用抵抗器R4を通じて外部主スィッチ素子
Q3のゲートに接続され、2次巻線N2の他端は外部主
スイッチ素子Q3のソースC二接続され、外部主スィッ
チ素子Q3のゲート、ソース間C二その誤動作防止用抵
抗器R5が接続される。駆動トランスT。、には損失低
減のため駆動トランスTn5の励磁エネルギーを回生す
るリセット巻線と呼ばれる3次巻線N3の一端が接続さ
れ、3次巻線N3の他端はフライバック電圧クランプ用
ダイオードD2を通じて人力電源Eの正側C:接続され
る。電流増幅用トランジスタQ2のベース、エミッタ間
にトランジスタQ2の誤動作防止用抵抗器R3が接続さ
れる。
なお電圧クランプダイオードD2、駆動トランスT。5
のリセット巻線N3、誤動作防止用抵抗器R3S R4
8R5は動作条件や実装条件によっては不要であり、こ
の発明【二不可欠のものではない。
のリセット巻線N3、誤動作防止用抵抗器R3S R4
8R5は動作条件や実装条件によっては不要であり、こ
の発明【二不可欠のものではない。
集積回路1の内部スイッチ素子Q1がオンの時、入力電
源Eから電流増幅用トランジスタQ2’ニベス電流が供
給され、トランジスタQ2がオンし、駆動トランスT。
源Eから電流増幅用トランジスタQ2’ニベス電流が供
給され、トランジスタQ2がオンし、駆動トランスT。
5の1次巻線N、l二人カ電MEが並列に接続される。
従って駆動トランスT。5の2次巻線N2に巻数比N2
/N1に昇圧された入力電源Eの電圧が生じ、この電圧
が外部主スイッチ素子。3のゲート−ソース間に印加さ
れるので外部主スイッチ素子Q3がオンする。外部主ス
ィッチ素子。3がオンした後の回路動作は第3図ζ二お
ける従来回路の内部スイッチ素子Q1がオンした時の動
作と同一である。
/N1に昇圧された入力電源Eの電圧が生じ、この電圧
が外部主スイッチ素子。3のゲート−ソース間に印加さ
れるので外部主スイッチ素子Q3がオンする。外部主ス
ィッチ素子。3がオンした後の回路動作は第3図ζ二お
ける従来回路の内部スイッチ素子Q1がオンした時の動
作と同一である。
集積回路1の内部スイッチ素子Q1がオフC二なると、
電流増幅用トランジスタQ2のベース電流がOC二なり
、トランジスタQ2がオフするので、駆動トランスT。
電流増幅用トランジスタQ2のベース電流がOC二なり
、トランジスタQ2がオフするので、駆動トランスT。
Sの各巻線にはそれまで蓄えられた励磁エイ・ルギーC
二よる逆方向のフライバンク電圧が発生する。このフラ
イバンク電圧はシセット巻線N3(二接続された電圧ク
ランプダイオードD2がオンすることC二よって、巻線
N3の両端電圧が入力電源Eの電圧となるようシニクラ
ンプされる。従って巻線N2の両端電圧は入力電源Eの
N2/N3倍の負電圧となり、外部主スィッチ素子Q3
がオフする。外部主スィッチ素子Q3がオフした後の回
路動作もまた第3図5二おける従来回路の内部スイッチ
素子Q1がオフした後の動作と同一である。
二よる逆方向のフライバンク電圧が発生する。このフラ
イバンク電圧はシセット巻線N3(二接続された電圧ク
ランプダイオードD2がオンすることC二よって、巻線
N3の両端電圧が入力電源Eの電圧となるようシニクラ
ンプされる。従って巻線N2の両端電圧は入力電源Eの
N2/N3倍の負電圧となり、外部主スィッチ素子Q3
がオフする。外部主スィッチ素子Q3がオフした後の回
路動作もまた第3図5二おける従来回路の内部スイッチ
素子Q1がオフした後の動作と同一である。
従来構成では、オン期間ζ二人力電源Eがら負荷2へ供
給される電流はすべて内部スイッチ素子Q1を通過して
いたが、この発明(二よれば、内部スイッチ素子Q11
二必要な電流ドライブ能力は高々電流増幅用トランジス
タQ2をオンするに必要な程度に軽減される。また外部
主スィッチ素子Q3のゲート−ソース間に印加される電
圧は巻線N1とN2との巻数比C二よって任意C二昇圧
できるので、外部主スィッチ素子Q3の相互コンダクタ
ンスは特に大きい必要がない。また外部主スイッチ素子
Q3’二導通抵抗の小さいものを用いると、外部主スィ
ッチ素子Q3の電圧降下を入力電圧に対して比較的小さ
くすることができ、第2図【二示すよう【二出力電流■
。が増加しても出力電圧V。が低下することもなく、電
力変換効率ηも高くなる。すなわち出力電力を増強する
ことができる。
給される電流はすべて内部スイッチ素子Q1を通過して
いたが、この発明(二よれば、内部スイッチ素子Q11
二必要な電流ドライブ能力は高々電流増幅用トランジス
タQ2をオンするに必要な程度に軽減される。また外部
主スィッチ素子Q3のゲート−ソース間に印加される電
圧は巻線N1とN2との巻数比C二よって任意C二昇圧
できるので、外部主スィッチ素子Q3の相互コンダクタ
ンスは特に大きい必要がない。また外部主スイッチ素子
Q3’二導通抵抗の小さいものを用いると、外部主スィ
ッチ素子Q3の電圧降下を入力電圧に対して比較的小さ
くすることができ、第2図【二示すよう【二出力電流■
。が増加しても出力電圧V。が低下することもなく、電
力変換効率ηも高くなる。すなわち出力電力を増強する
ことができる。
以上、降圧チョッパDC−DCコンバータC二この発明
を適用した例について述べたが、集積回路が適用できる
他の主回路形式についてもまったく同様C二この発明が
適用できることは言うまでもない。
を適用した例について述べたが、集積回路が適用できる
他の主回路形式についてもまったく同様C二この発明が
適用できることは言うまでもない。
「発明の効果」
以上説明したようC二、この発明5二よって補助電源や
別電源を用いることなく、低電圧入力下で高出力電力、
高変換効率を有するDC−DCコンバタを提供できる。
別電源を用いることなく、低電圧入力下で高出力電力、
高変換効率を有するDC−DCコンバタを提供できる。
この発明によればDC−DCコンバータ集積回路が扱う
最大電力は、電流増幅用トランジスタ乞駆動するに充分
な程度で良く、従って集積回路のチップ面積を節約する
ことが可能である。また外部主スィッチ素子C二用いる
素子は相互コンダクタンスや電流増幅率が特C二大きい
必要がないので、−船釣な電力用スイッチング素子が使
用可能となる等、特に新たな部品を必要としない利点が
ある。更C二人力電源として電池を使用する場合、この
発明【二よるDC−DCコンバータは電力変換効率が高
いので電池の保有するエネルギーを充分C1活用するこ
とができ、従来のDC−DCコンバータCC二次、使用
時間を同一と実れば電池の個数や体積を低減でき、電池
の個数や体積を同一とすれば使用時間を長くできる等、
携帯する用途の機器C二連している。
最大電力は、電流増幅用トランジスタ乞駆動するに充分
な程度で良く、従って集積回路のチップ面積を節約する
ことが可能である。また外部主スィッチ素子C二用いる
素子は相互コンダクタンスや電流増幅率が特C二大きい
必要がないので、−船釣な電力用スイッチング素子が使
用可能となる等、特に新たな部品を必要としない利点が
ある。更C二人力電源として電池を使用する場合、この
発明【二よるDC−DCコンバータは電力変換効率が高
いので電池の保有するエネルギーを充分C1活用するこ
とができ、従来のDC−DCコンバータCC二次、使用
時間を同一と実れば電池の個数や体積を低減でき、電池
の個数や体積を同一とすれば使用時間を長くできる等、
携帯する用途の機器C二連している。
第1図はこの発明を降圧チョッパコンバータC二適用し
た実施例を示す接続図、第2図は第1図の出力静特性図
、第3図は従来の降圧チョッパコンバータを示す接続図
、第4図は第3図の出力静特性図である。 1 :DC−DCコンバータ集積回路、2:負荷、Q工
:内部スイッチ素子、Q2:電流増幅用トランジスタ、
Q3:外部主スィッチ素子、Dl:還流ダイオード、D
2:電圧クランプ用ダイオード、Tos:駆動トランス
、Lo:平滑チョークコイル、c。 :平滑コンデンサ、R,、R2:出力電圧検出抵抗器、 R3: Q2誤動作防止用抵抗器、 :Q3誤動作防止用抵抗器。
た実施例を示す接続図、第2図は第1図の出力静特性図
、第3図は従来の降圧チョッパコンバータを示す接続図
、第4図は第3図の出力静特性図である。 1 :DC−DCコンバータ集積回路、2:負荷、Q工
:内部スイッチ素子、Q2:電流増幅用トランジスタ、
Q3:外部主スィッチ素子、Dl:還流ダイオード、D
2:電圧クランプ用ダイオード、Tos:駆動トランス
、Lo:平滑チョークコイル、c。 :平滑コンデンサ、R,、R2:出力電圧検出抵抗器、 R3: Q2誤動作防止用抵抗器、 :Q3誤動作防止用抵抗器。
Claims (1)
- (1)直流電源の電圧をパルス電圧に変換する内部スイ
ッチ素子を内蔵したDC−DCコンバータ集積回路の外
部に還流ダイオード及び平滑回路が接続されたDC−D
Cコンバータにおいて、上記内部スイッチ素子の出力端
子にベースが接続された電流増幅用トランジスタと、 その電流増幅用トランジスタを介して上記直流電源の両
端に接続された駆動トランスと、その駆動トランスの出
力により制御され、上記還流ダイオード及び平滑回路の
接続点と上記直流電源の一端との間に接続された外部主
スイッチ素子とを具備することを特徴とするDC−DC
コンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1437089A JPH02197254A (ja) | 1989-01-23 | 1989-01-23 | Dc―dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1437089A JPH02197254A (ja) | 1989-01-23 | 1989-01-23 | Dc―dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02197254A true JPH02197254A (ja) | 1990-08-03 |
Family
ID=11859161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1437089A Pending JPH02197254A (ja) | 1989-01-23 | 1989-01-23 | Dc―dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02197254A (ja) |
-
1989
- 1989-01-23 JP JP1437089A patent/JPH02197254A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3351400B2 (ja) | スイッチング電源装置 | |
US3935526A (en) | DC-to-DC converter | |
US20030185021A1 (en) | Combined transformer-inductor device for application to DC-to-DC converter with synchronous rectifier | |
JPS59178970A (ja) | 調節されたdc−dcコンバ−タ | |
JPH04351465A (ja) | Dc・dcコンバータ | |
US7088602B2 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
US5103386A (en) | Flyback converter with energy feedback circuit and demagnetization circuit | |
KR100430965B1 (ko) | 다출력 dc-dc 컨버터 및 이를 이용한 전자 장치 | |
JP4218862B2 (ja) | フライバックコンバータの同期整流回路 | |
JPH0670544A (ja) | 並列電源逆流防止回路 | |
JP3757260B2 (ja) | 同期整流型dc−dcコンバータ | |
EP0584656A1 (en) | Improved switched mode power supply | |
JPH0332299B2 (ja) | ||
JP4265112B2 (ja) | スイッチングコンバータ | |
JPH02197254A (ja) | Dc―dcコンバータ | |
US4837670A (en) | Bias source for a switchmode converter | |
JPH0412665A (ja) | スイッチング電源装置 | |
JP3171068B2 (ja) | スイッチング電源 | |
JPH06335176A (ja) | 充放電電源装置 | |
WO2019117241A1 (ja) | 絶縁型スイッチング電源 | |
JP2614056B2 (ja) | Dc/dcコンバータ | |
JP2501897Y2 (ja) | スイッチング電源 | |
JPH1098879A (ja) | スイッチング電源装置 | |
JP2000245144A (ja) | スイッチング電源装置 | |
JPH04145866A (ja) | スイッチング電源装置 |