JPH02195444A - Method for designing printed board mounted on microcomputer - Google Patents

Method for designing printed board mounted on microcomputer

Info

Publication number
JPH02195444A
JPH02195444A JP1014712A JP1471289A JPH02195444A JP H02195444 A JPH02195444 A JP H02195444A JP 1014712 A JP1014712 A JP 1014712A JP 1471289 A JP1471289 A JP 1471289A JP H02195444 A JPH02195444 A JP H02195444A
Authority
JP
Japan
Prior art keywords
circuit
fault
block
monitoring
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1014712A
Other languages
Japanese (ja)
Inventor
Kenichi Senba
仙波 健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1014712A priority Critical patent/JPH02195444A/en
Publication of JPH02195444A publication Critical patent/JPH02195444A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To easily retrieve a fault and to shorten the debugging time of hardware by separating respective circuits in each block and retrieving the fault. CONSTITUTION:When a fault is generated in a monitor command e.g., a processor block is electrically disconnected from a monitoring circuit 600 by turning off a 1st switch element 800 and the cause of the fault is retrieved in the processor block consisting of a processor 100, a storage circuit 200, a serial conversion circuit 400, and a timing pulse generating circuit 500. When the cause of the fault is not detected in the processor block, the switch element 800 is turned on and a 2nd switch element 900 is turned on to retrieve the cause of the fault in the circuit 600. When the cause of the fault is not detected in the block of the circuit 600, both the switch elements 800, 900 are turned on and an interface circuit 700 is retrieved.

Description

【発明の詳細な説明】 〔概 要〕 通信装置等に使用されるマイクロコンピュータ搭載プリ
ント板の設計方法に関し、 ブロック毎に電気的に分離可能な設計を行うことにより
障害探索を容易にし、ハードウェアのデバッグの時間を
短縮化するマイクロコンピュータ搭載プリント板の設計
方法を提供することを目的とし、 互いにバス及び制御線により接続され、それぞれの間で
所定のデータ及び制御信号のやりとりを行うプロセッサ
、記憶回路、シリアルのデータとして出力するシリアル
変換回路、タイミングパルスを出力するタイミングパル
ス発生回路からなるプロセッサブロック、プログラム動
作を監視する監視回路及び外部装置との接続のためのイ
ンタフェースを行うインタフェース回路とを有するマイ
クロコンピュータ搭載プリント板において、タイミング
パルス発生回路と監視回路、及び監視回路とインタフェ
ース回路とを結ぶバス及び制御線に、それぞれオン/オ
フが可能な第1及び第2のスイッチ素子を挿入し、プロ
セッサブロックと監視回路、及び監視回路とインタフェ
ース回路との間を電気的に分離できるように構成する。
[Detailed description of the invention] [Summary] Regarding the design method of a printed circuit board equipped with a microcomputer used in communication equipment, etc., it is possible to easily detect faults by designing each block to be electrically separable. The purpose of the present invention is to provide a design method for a printed circuit board equipped with a microcomputer that shortens debugging time. It has a processor block consisting of a circuit, a serial conversion circuit that outputs serial data, a timing pulse generation circuit that outputs timing pulses, a monitoring circuit that monitors program operation, and an interface circuit that interfaces for connection with external devices. In a printed circuit board equipped with a microcomputer, first and second switch elements that can be turned on and off are inserted into the bus and control lines connecting the timing pulse generation circuit and the monitoring circuit, and the monitoring circuit and the interface circuit, respectively, and the processor The block and the monitoring circuit, and the monitoring circuit and the interface circuit are configured to be electrically isolated.

〔産業上の利用分野〕[Industrial application field]

本発明は、通信装置等に使用されるマイクロコンピュー
タ(以下マイコンと称する)搭載プリント板の設計方法
の改良に関するものである。
The present invention relates to an improvement in a method of designing a printed circuit board equipped with a microcomputer (hereinafter referred to as a microcomputer) used in a communication device or the like.

この際、ブロック毎に電気的に分離可能な設計を行うこ
とにより障害探索を容易にし、ハードウェアのデバッグ
の時間を短縮化するマイコン搭載プリント板の設計方法
が要望されている。
At this time, there is a need for a design method for a microcomputer-mounted printed circuit board that facilitates failure detection and shortens hardware debugging time by designing each block to be electrically separable.

〔従来の技術〕[Conventional technology]

第3図は従来例のマイコン搭載プリント板の構成を示す
ブロック図である。
FIG. 3 is a block diagram showing the configuration of a conventional microcomputer-mounted printed board.

第3図に示すようにマイコンを搭載するプリント板(図
示しない、寸法は例えば20cm X 30cm )に
は、プロセッサ(以下CPUと称する)1、ランダムア
クセス・メモリ(以下RAMと称する)21.lJ−ド
オンリー・メモリ(以下ROMと称する)3、データの
パラレル/シリアルの変換を行う通信用インタフェース
部(以下へC1^と称する)4、八CIAの動作の周期
を設定するプログラマブル・タイマ(以下PTMと称す
る)5、ウォッチドッグ・タイマ(以下WDTと称する
)6及び外部インタフェース部7を搭載して構成される
As shown in FIG. 3, a printed board (not shown, dimensions: 20 cm x 30 cm, for example) on which a microcomputer is mounted includes a processor (hereinafter referred to as CPU) 1, a random access memory (hereinafter referred to as RAM) 21. lJ-only memory (hereinafter referred to as ROM) 3, a communication interface section (hereinafter referred to as C1^) that performs parallel/serial conversion of data 4, a programmable timer (hereinafter referred to as C1) that sets the operation cycle of the CIA 5, a watchdog timer (hereinafter referred to as WDT) 6, and an external interface section 7.

上記CPU 1、RAM 2、ROM 3、^CTA 
4及びP2H4で1ブロツク(以下プロセッサブロック
と称する)を構成し、cpuの基本動作を行う。
Above CPU 1, RAM 2, ROM 3, ^CTA
4 and P2H4 constitute one block (hereinafter referred to as a processor block), which performs the basic operations of the CPU.

WDT6の機能は、予めアドレスを割り当てておき一定
の周期でデータを書き込めるように設定しておく、デー
タを書き込むとカウンタ(図示しない)かリセット(初
期化)し、書き込みが終了するとカウンタが動作を開始
し一定周期毎に警報を出力するか、又はリセットをかけ
る。これはプログラムの監視用として使用される。WD
T 6はICを組み合わせて作られ、1ブロツクを構成
する。
The function of the WDT6 is to assign an address in advance and set it so that data can be written at a fixed cycle.When data is written, a counter (not shown) is reset (initialized), and when the writing is completed, the counter starts operating. It starts and outputs an alarm at regular intervals or resets it. This is used for program monitoring. W.D.
T6 is made by combining ICs and constitutes one block.

外部インタフェース部7は他のプリント板を接続する時
の電圧の変換、あるいはデータを測定するための温度計
を接続する等の機能を有し、1ブロツクを構成する。
The external interface section 7 has functions such as converting voltage when connecting another printed board or connecting a thermometer for measuring data, and constitutes one block.

そしてこれらブロックは分離不可能な構造となっていた
These blocks had an inseparable structure.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら上述のプリント板の構成においては、例え
ばROMから供給されるモニタコマンド(通常のパーソ
ナルコンピュータにおけるオペレーティング・システム
に相当する)が動かない等の初期障害が発生した場合、
障害の原因をプリント板全体から探さな(てはならず、
原因を見つけるのが難しく時間もかかるという問題点が
あった。
However, in the above-mentioned printed circuit board configuration, if an initial failure occurs, such as when the monitor commands supplied from the ROM (corresponding to the operating system in a normal personal computer) do not work,
The cause of the failure must be found throughout the printed circuit board.
The problem was that it was difficult and time-consuming to find the cause.

したがって本発明の目的は、ブロック毎に電気的に分離
可能な設計を行うことにより障害探索を容易にし、ハー
ドウェアのデバッグの時間を短縮化するマイコン搭載プ
リント板の設計方法を提供することにある。
Therefore, an object of the present invention is to provide a method for designing a printed circuit board equipped with a microcomputer, which facilitates fault search and shortens hardware debugging time by designing electrically separable blocks. .

〔課題を解決するための手段〕[Means to solve the problem]

上記問題点は第1図に示す構成によって解決される。 The above problem is solved by the configuration shown in FIG.

即ち第1図において、互いにバス及び制御線により接続
され、それぞれの間で所定のデータ及び制御信号のやり
とりを行うプロセッサ100、記憶回路200、シリア
ルのデータとして出力するシリアル変換回路400、タ
イミングパルスを出力するタイミングパルス発生回路5
00からなるプロセッサブロック、プログラム動作を監
視する監視回路600及び外部装置との接続のためのイ
ンタフェースを行うインタフェース回路700とを有す
るマイクロコンピュータ搭載プリント板において、80
0及び900はタイミングパルス発生回路と監視回路、
及び監視回路とインタフェース回路とを結ぶバス及び制
御線に挿入され、それぞれオン/オフが可能な第1及び
第2のスイッチ素子である。
That is, in FIG. 1, a processor 100, a memory circuit 200, a memory circuit 200, a serial converter circuit 400 that outputs serial data, and a timing pulse that are connected to each other by a bus and a control line and exchange predetermined data and control signals between them. Timing pulse generation circuit 5 to output
00, a monitoring circuit 600 for monitoring program operations, and an interface circuit 700 for connecting with an external device.
0 and 900 are a timing pulse generation circuit and a monitoring circuit;
and first and second switch elements which are inserted into a bus and a control line connecting the monitoring circuit and the interface circuit, and which can be turned on and off, respectively.

そして、プロセッサブロックと監視回路、及び監視回路
とインタフェース回路との間を電気的に分離できるよう
に構成する。
The processor block and the monitoring circuit, and the monitoring circuit and the interface circuit are configured to be electrically isolated.

〔作 用〕[For production]

第1図において、例えばモニタコマンドに障害が発生し
た場合、先ず第1のスイッチ素子800をオフにするこ
とによりプロセッサブロックと監視回路600との間を
電気的に分離して、プロセッサ100、記憶回路200
、シリアルのデータとして出力するシリアル変換回路4
00、タイミングパルスを出力するタイミングパルス発
生回路500からなるプロセッサブロックにおいて上記
障害の原因を探索する。
In FIG. 1, for example, if a failure occurs in a monitor command, the first switch element 800 is first turned off to electrically isolate the processor block and the monitoring circuit 600, and the processor 100 and the memory circuit are electrically separated. 200
, serial conversion circuit 4 that outputs as serial data
00, the cause of the above failure is searched for in a processor block consisting of a timing pulse generation circuit 500 that outputs timing pulses.

もしプロセッサブロックに障害の原因を見つけることが
できなかった時には、第1のスイッチ素子800をオン
にし、かつ第2のスイッチ素子900をオフにすること
により、監視回路600のブロックにおいて障害の原因
を探索する。
If the cause of the fault cannot be found in the processor block, the cause of the fault can be found in the block of the monitoring circuit 600 by turning on the first switch element 800 and turning off the second switch element 900. Explore.

監視回路600のブロックに障害の原因を見つけること
ができなかった時には、第1及び第2のスイッチ素子8
00.900をともにオンにして、インタフェース回路
700のブロックにおいて障害の原因を探索する。
When the cause of the failure cannot be found in the block of the monitoring circuit 600, the first and second switch elements 8
00.900 are both turned on to search for the cause of the failure in the block of the interface circuit 700.

このようにしてブロック毎に分離して障害の原因の探索
を行うことにより、障害探索が容易となり、ハードウェ
アのデバッグの時間を短縮化するご七ができる。
In this way, by separating each block and searching for the cause of the failure, it becomes easier to search for the failure, and the time required for debugging the hardware can be shortened.

〔実施例〕〔Example〕

第2図は本発明の実施例のマイコン搭載プリント板の構
成を示すブロック図である。
FIG. 2 is a block diagram showing the configuration of a microcomputer-mounted printed board according to an embodiment of the present invention.

全図を通じて同一符号は同一対象物を示す。The same reference numerals indicate the same objects throughout the figures.

第2図において、PTM50と−DT60の間及び−D
T60と外部インタフェース部70を結ぶバス及び制御
線にそれぞれショートビン又はスイッチ80.81及び
90.91を設け、プロセッサブロックと一〇T60の
ブロック及び+1DT60のブロックと外部インタフェ
ース部70のブロックとの間を電気的に分離できるよう
にする。
In Figure 2, between PTM50 and -DT60 and -D
Short bins or switches 80.81 and 90.91 are provided on the bus and control lines connecting the T60 and the external interface section 70, respectively, and between the processor block and the 10 T60 block and +1 DT60 block and the external interface section 70 block. electrically isolated.

今、モニタコマンドが動かない等の障害が発生した時、
まずスイッチ80.81をオフにしてプロセッサブロッ
クと一〇T600間を電気的に分離した後、cputo
を含むプロセッサブロック、即ちcpuio、RAM2
0 、ROM30 、ACIA40及びPTM50に障
害が発生していないかどうかを調べる。ili!べる方
法としては、■LSIで作られたcpuioのクロック
端子にシンクロスコープ(図示しない)を接続して、ク
ロックの有無を調べる。■ACIA40に端末装置(図
示しない)を接続して、ACIA40、PTM50の動
作を調べる。又、ROM30へのアクセスが正常に行わ
れているかどうかを調べる。
Now, when a problem occurs such as the monitor command not working,
First, turn off the switches 80 and 81 to electrically isolate the processor block and the 10T600, and then
A processor block including CPUIO, RAM2
0, ROM 30, ACIA 40, and PTM 50 are checked to see if a failure has occurred. ili! One way to check is to connect a synchroscope (not shown) to the clock terminal of the CPU made with LSI and check the presence or absence of the clock. (2) Connect a terminal device (not shown) to ACIA 40 and check the operation of ACIA 40 and PTM 50. Also, it is checked whether access to the ROM 30 is being performed normally.

上記cputo〜PTM50のプロセッサブロックに障
害が見つからない時にはスイッチ80.81をオンにし
、かつスイッチ90.91をオフにして一〇T 60の
ブロックにおける障害の発生の有無を調べる。具体的に
はWDT60の出力端子(複数個)、クロック端子等に
シンクロスコープ、ロジックアナライザー等を接続して
澗べる。更に、モニタコマンドによりアクセスしてデー
タの書き込み/読み出しを行うことにより調べる。
If no fault is found in the processor block cputo-PTM50, switch 80.81 is turned on and switch 90.91 is turned off to check whether or not a fault has occurred in the block 10T60. Specifically, a synchroscope, a logic analyzer, etc. are connected to the output terminals (multiple terminals), clock terminal, etc. of the WDT 60 for observation. Furthermore, it is checked by accessing with a monitor command and writing/reading data.

WDT60のブロックにも障害が見つからない時には、
スイッチ80.81及び90.91をともにオンにして
外部インタフェース部70のブロックに障害が発生して
いないかどうかを調べる。ここでも上述の場合と同様に
、ICで作られた外部インタフェース部70の出力端子
(複数個)、クロック端子等にシンクロスコープ、ロジ
ックアナライザー等を接続して調べる。更に、モニタコ
マンドによりアクセスしてデータの書き込み/読み出し
を行うことにより調べる。
When no fault is found in the WDT60 block,
Switches 80.81 and 90.91 are both turned on to check whether or not a failure has occurred in the block of external interface section 70. Here, as in the case described above, a synchroscope, logic analyzer, etc. are connected to the output terminals (plurality), clock terminals, etc. of the external interface section 70 made of an IC, and the investigation is performed. Furthermore, it is checked by accessing with a monitor command and writing/reading data.

このようにしてプリント板のハードウェアのデバッグを
行う。
In this way, the printed board hardware is debugged.

この結果、ブロック毎に電気的に分離して障害の探索を
行うことにより障害探索が容易となり、ハードウェアの
デバッグの時間を短縮化することができる。
As a result, by electrically separating each block and searching for a fault, it becomes easier to search for a fault, and the time required for debugging the hardware can be shortened.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、ブロック毎に分離
して障害の探索を行うことにより障害探索が容易となり
、ハードウェアのデバッグの時間を短縮化することがで
きる。
As described above, according to the present invention, by separating each block and searching for a fault, it becomes easy to search for a fault, and the time required for debugging the hardware can be shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理図、 第2図は本発明の実施例のマイコン搭載プリント板の構
成を示すブロック図、 第3図は従来例のマイコン搭載プリント板の構成を示す
ブロック図である。 図において 800は第1のスイッチ素子、 900は第2のスイッチ素子 を示す。 構成と示すブロック図 第 2 図 従来イダjのマイコシネ暮栽ブリシトネ及の木1人と示
寸ブロッ2図
FIG. 1 is a diagram showing the principle of the present invention. FIG. 2 is a block diagram showing the configuration of a microcomputer-mounted printed board according to an embodiment of the present invention. FIG. 3 is a block diagram showing the configuration of a conventional microcomputer-mounted printed board. . In the figure, 800 indicates a first switch element, and 900 indicates a second switch element. Structure and block diagram shown in Figure 2. Conventional Ida j's Mycosine and Burisitone trees with one person and a block diagram with dimensions.

Claims (1)

【特許請求の範囲】 互いにバス及び制御線により接続され、それぞれの間で
所定のデータ及び制御信号のやりとりを行うプロセッサ
(100)、記憶回路(200)、シリアルのデータと
して出力するシリアル変換回路(400)、タイミング
パルスを出力するタイミングパルス発生回路(500)
からなるプロセッサブロック、プログラム動作を監視す
る監視回路(600)及び外部装置との接続のためのイ
ンタフェースを行うインタフェース回路(700)とを
有するマイクロコンピュータ搭載プリント板において、 該タイミングパルス発生回路と該監視回路、及び該監視
回路と該インタフェース回路とを結ぶ該バス及び制御線
に、それぞれオン/オフが可能な第1及び第2のスイッ
チ素子(800及び900)を挿入し、該プロセッサブ
ロックと該監視回路、及び該監視回路と該インタフェー
ス回路との間を電気的に分離できるようにしたことを特
徴とするマイクロコンピュータ搭載プリント板の設計方
法。
[Claims] A processor (100) that is connected to each other by a bus and a control line and that exchanges predetermined data and control signals between them, a storage circuit (200), and a serial conversion circuit that outputs serial data ( 400), a timing pulse generation circuit (500) that outputs a timing pulse
A microcomputer-mounted printed board having a processor block consisting of a processor block, a monitoring circuit (600) for monitoring program operation, and an interface circuit (700) for interfacing with an external device, the timing pulse generating circuit and the monitoring circuit comprising: First and second switch elements (800 and 900) that can be turned on and off are inserted into the circuit, and the bus and control line connecting the monitoring circuit and the interface circuit, and the processor block and the monitoring 1. A method of designing a printed circuit board equipped with a microcomputer, characterized in that a circuit, and a monitoring circuit and an interface circuit can be electrically separated.
JP1014712A 1989-01-24 1989-01-24 Method for designing printed board mounted on microcomputer Pending JPH02195444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1014712A JPH02195444A (en) 1989-01-24 1989-01-24 Method for designing printed board mounted on microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1014712A JPH02195444A (en) 1989-01-24 1989-01-24 Method for designing printed board mounted on microcomputer

Publications (1)

Publication Number Publication Date
JPH02195444A true JPH02195444A (en) 1990-08-02

Family

ID=11868765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1014712A Pending JPH02195444A (en) 1989-01-24 1989-01-24 Method for designing printed board mounted on microcomputer

Country Status (1)

Country Link
JP (1) JPH02195444A (en)

Similar Documents

Publication Publication Date Title
TW552520B (en) Data processor
JPH01134541A (en) Information processor
JPH0646393B2 (en) Distributed input / output device
CN116521468B (en) FPGA online debugging method and FPGA supporting online debugging
JPH02195444A (en) Method for designing printed board mounted on microcomputer
CN209282342U (en) A kind of battery system and mobile terminal detecting state in place
JP2003009374A (en) Digital protective relay apparatus
CN210221334U (en) Thermal resistance measuring device
KR101376387B1 (en) Appartus and method for real-time diagnosis network 0f in redundant plc system
CN1622048A (en) Method and apparatus for displaying computer system debugging result
CN205281344U (en) Test panel card is transferred to server
JP2572386B2 (en) Fault diagnosis device
JPH0344781A (en) Large scale integrated circuit
JPS6151578A (en) Fault diagnostic system of electronic circuit device
KR850001380B1 (en) Interface circuit for a cpu using device
JPS59202547A (en) Debugging device
JPH02173852A (en) Bus diagnostic device
JPH03262044A (en) Signal group control circuit
GB2276963A (en) Preventing signal corruption on a common bus of a computer system.
JPS60229159A (en) Multiprocessor system
JPS63198135A (en) Electronic computer system with diagnosing device
JPS63158637A (en) Memory tracing system
JPS62203246A (en) Collecting system for history information
Chandra Fault tolerant microcomputer based alarm annunciator for Dhruva reactor
JPS6166437A (en) Multi-host attachment