JPH02194532A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02194532A JPH02194532A JP1311389A JP1311389A JPH02194532A JP H02194532 A JPH02194532 A JP H02194532A JP 1311389 A JP1311389 A JP 1311389A JP 1311389 A JP1311389 A JP 1311389A JP H02194532 A JPH02194532 A JP H02194532A
- Authority
- JP
- Japan
- Prior art keywords
- superconductor
- layer
- groove
- region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000002887 superconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000843 powder Substances 0.000 claims abstract description 11
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 239000000203 mixture Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 5
- 239000011368 organic material Substances 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 30
- 239000012535 impurity Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- NWZSZGALRFJKBT-KNIFDHDWSA-N (2s)-2,6-diaminohexanoic acid;(2s)-2-hydroxybutanedioic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O.NCCCC[C@H](N)C(O)=O NWZSZGALRFJKBT-KNIFDHDWSA-N 0.000 description 1
- -1 1Nb Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine monohydrate Substances O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
超伝導体材料をその一部に利用しているバイポーラトラ
ンジスタを含む半導体装置に関し、バイポーラトランジ
スタのコレクタ電極と埋込み層との間のコレクタコンタ
クト領域を超伝導体材料並の低抵抗としたバイポーラト
ランジスタを提供することを目的とし、 半導体基板内に埋込み層を有するバイポーラトランジス
タにおいて、半導体基板の表面から埋込み層に達する溝
が超伝導体(の焼結体)によって埋められていることを
特徴とするバイポーラトランジスタを含む半導体装置に
構成する。
ンジスタを含む半導体装置に関し、バイポーラトランジ
スタのコレクタ電極と埋込み層との間のコレクタコンタ
クト領域を超伝導体材料並の低抵抗としたバイポーラト
ランジスタを提供することを目的とし、 半導体基板内に埋込み層を有するバイポーラトランジス
タにおいて、半導体基板の表面から埋込み層に達する溝
が超伝導体(の焼結体)によって埋められていることを
特徴とするバイポーラトランジスタを含む半導体装置に
構成する。
〔産業上の利用分野]
本発明は、IC1超LSIなどの半導体装置に用いられ
るバイポーラトランジスタに関し、より詳しくは、超伝
導体材料をその一部に利用しているバイポーラトランジ
スタを含む半導体装置に関する。
るバイポーラトランジスタに関し、より詳しくは、超伝
導体材料をその一部に利用しているバイポーラトランジ
スタを含む半導体装置に関する。
バイポーラトランジスタは、シリコン半導体基板内に、
コレクタ領域、ベース領域およびエミッ夕領域を形成し
て作られている。コレクタ抵抗を低くするために、ベー
ス領域下方に延在する高濃度不純物導入領域の埋込み層
が作られかつ咳埋込み層と基板表面との間に高濃度不純
物導入領域のコレクタコンタクト領域が作られている。
コレクタ領域、ベース領域およびエミッ夕領域を形成し
て作られている。コレクタ抵抗を低くするために、ベー
ス領域下方に延在する高濃度不純物導入領域の埋込み層
が作られかつ咳埋込み層と基板表面との間に高濃度不純
物導入領域のコレクタコンタクト領域が作られている。
一方、半導体装置の特性向上のために、金属ないし合金
の超伝導体材料、さらには、最近研究開発がなされてい
る酸化物超伝導体材料をその配線等に利用することが試
みられている。
の超伝導体材料、さらには、最近研究開発がなされてい
る酸化物超伝導体材料をその配線等に利用することが試
みられている。
[発明が解決しようとする課題〕
バイポーラトランジスタのエミッタ、ベースおよびコレ
クタの電極に超伝導体材料を使用したとしても、コレク
タ電極と埋込み層との間に抵抗があっては電極材に超伝
導体材料を使用するメリットが少なくなってしまう。
クタの電極に超伝導体材料を使用したとしても、コレク
タ電極と埋込み層との間に抵抗があっては電極材に超伝
導体材料を使用するメリットが少なくなってしまう。
本発明の目的は、バイポーラトランジスタのコレクタ電
極と埋込み層との間のコレクタコンタクト領域を超伝導
体材料並の低抵抗としたバイポーラトランジスタを提供
することである。
極と埋込み層との間のコレクタコンタクト領域を超伝導
体材料並の低抵抗としたバイポーラトランジスタを提供
することである。
[課題を解決するための手段]
上述した目的が、半導体基板内に埋込み層を有するバイ
ポーラトランジスタを含む半導体装置において、前記半
導体基板の表面から前記埋込み層に達する溝が超伝導体
によって埋められていることを特徴とする半導体装置に
よって達成される。
ポーラトランジスタを含む半導体装置において、前記半
導体基板の表面から前記埋込み層に達する溝が超伝導体
によって埋められていることを特徴とする半導体装置に
よって達成される。
埋め込む超伝導体が金属又は合金粉末の焼結体又は酸化
物超伝導体粉末の焼結体であり、後者の場合にはシリコ
ン基板との反応(シリコンの拡散)を防止するために、
溝表面にコンタクト・バリア層を形成しておくことにな
る。
物超伝導体粉末の焼結体であり、後者の場合にはシリコ
ン基板との反応(シリコンの拡散)を防止するために、
溝表面にコンタクト・バリア層を形成しておくことにな
る。
本発明では、従来の高濃度不純物導入領域のコレクタコ
ンタクト領域に代えて超伝導体を充填形成しているので
、コレクタコンタクト領域抵抗が実質的になくなる。
ンタクト領域に代えて超伝導体を充填形成しているので
、コレクタコンタクト領域抵抗が実質的になくなる。
以下、添付図面を参照して、本発明の実施態様例によっ
て本発明の詳細な説明する。
て本発明の詳細な説明する。
第1図(A)〜(D)は、本発明に係るバイポーラトラ
ンジスタを含む半導体装置の製造工程を説明する概略断
面図である。
ンジスタを含む半導体装置の製造工程を説明する概略断
面図である。
第1図(A)に示すように、通常のバイポーラトランジ
スタの製造工程にしたがって、まず、p型シリコンウェ
ハ基板lにドナー不純物を選択的に導入し、その上にn
型シリコンエピタキシャル層2を成長させる。このとき
に、ドナー不純物がエピタキシャル層2へ拡散してn゛
型埋込み層3が図示のように形成される。アクセプタ不
純物をエピタキシャル層2表面からウェハ基板1に達す
るように選択的に導入して分離(アイソレーション)領
域4を形成する。この場合は、PN接合アイソレーショ
ンであるが、絶縁物アイソレーション構造としてもよい
、ベース頭載6を形成するために、アクセプタ不純物を
シリコンエピタキシャル層2(すなわち、コレクタ領域
)に選択的に導入し、さらに、エミッタ領域7の形成の
ために、ドナー不純物を図示のようにベース領域6内で
エピタキシャルN2へ選択的に導入する。そして、シリ
コンエピタキシャル層2の表面には絶8tli(Sin
、膜)8が形成されている。
スタの製造工程にしたがって、まず、p型シリコンウェ
ハ基板lにドナー不純物を選択的に導入し、その上にn
型シリコンエピタキシャル層2を成長させる。このとき
に、ドナー不純物がエピタキシャル層2へ拡散してn゛
型埋込み層3が図示のように形成される。アクセプタ不
純物をエピタキシャル層2表面からウェハ基板1に達す
るように選択的に導入して分離(アイソレーション)領
域4を形成する。この場合は、PN接合アイソレーショ
ンであるが、絶縁物アイソレーション構造としてもよい
、ベース頭載6を形成するために、アクセプタ不純物を
シリコンエピタキシャル層2(すなわち、コレクタ領域
)に選択的に導入し、さらに、エミッタ領域7の形成の
ために、ドナー不純物を図示のようにベース領域6内で
エピタキシャルN2へ選択的に導入する。そして、シリ
コンエピタキシャル層2の表面には絶8tli(Sin
、膜)8が形成されている。
本発明に係るバイポーラトランジスタの製造のために、
公知のりソグラフィ技術、特に、レジストパターン形成
およびドライエツチングによって、絶縁層8およびシリ
コンエピタキシャル層2を選択エツチングして埋込み層
3に達する溝9を形成する。ドライエツチング法として
は異方性エツチングのできるRIE(リアクティブイオ
ンエツチング)が好ましい。このように形成した溝9は
従来のコレクタコンタクト領域に相当する位置にある。
公知のりソグラフィ技術、特に、レジストパターン形成
およびドライエツチングによって、絶縁層8およびシリ
コンエピタキシャル層2を選択エツチングして埋込み層
3に達する溝9を形成する。ドライエツチング法として
は異方性エツチングのできるRIE(リアクティブイオ
ンエツチング)が好ましい。このように形成した溝9は
従来のコレクタコンタクト領域に相当する位置にある。
次に、第1図(B)に示すように、超伝導体材料の粉末
(微粒子)と有機材料(ポリマー)とのペースト状混合
物層10を厚く全面に塗布して、溝9を埋めかつその表
面を平坦にする。超伝導体材料としてはNb 、 T
1Nb 、 Nb*Snなどの金属又は合金、さらには
PbMo1.S、 、Ba2YCu3Oフなどの酸化
物があり、それぞれの粉末を用いる。有機材料としては
ポリイミドなどの樹脂であって、後工程での加熱で分解
・蒸発するものであり、その混合量は20〜50−t%
である。なお、酸化物超伝導体粉末を用いる場合には、
焼結時にシリコンが拡散浸入して組成が変動して超伝導
特性を示さなくなるのを防止するために、塗布の前に、
溝9表面上にPL、Au又はAgのコ・−ティング層(
図示せず)をコンタクト・バリア層として形成しておく
必要がある。
(微粒子)と有機材料(ポリマー)とのペースト状混合
物層10を厚く全面に塗布して、溝9を埋めかつその表
面を平坦にする。超伝導体材料としてはNb 、 T
1Nb 、 Nb*Snなどの金属又は合金、さらには
PbMo1.S、 、Ba2YCu3Oフなどの酸化
物があり、それぞれの粉末を用いる。有機材料としては
ポリイミドなどの樹脂であって、後工程での加熱で分解
・蒸発するものであり、その混合量は20〜50−t%
である。なお、酸化物超伝導体粉末を用いる場合には、
焼結時にシリコンが拡散浸入して組成が変動して超伝導
特性を示さなくなるのを防止するために、塗布の前に、
溝9表面上にPL、Au又はAgのコ・−ティング層(
図示せず)をコンタクト・バリア層として形成しておく
必要がある。
混合物層10を300〜500’Cの温度にて硬化させ
たところで、第1図(C)に示すように、溝内以外の酸
化物層S上の硬化混合物N10を除去する。ポリイミド
を用いたときには、ヒドラジン水和物溶液で除去できる
。そして、800〜900’Cの温度に加熱して有機材
料成分を分解・蒸発させ、超伝導体粉末を溝9内で焼結
させ超伝導体焼結体11にする。なお、酸化物超伝導体
のときには酸素雰囲気下で加熱する。
たところで、第1図(C)に示すように、溝内以外の酸
化物層S上の硬化混合物N10を除去する。ポリイミド
を用いたときには、ヒドラジン水和物溶液で除去できる
。そして、800〜900’Cの温度に加熱して有機材
料成分を分解・蒸発させ、超伝導体粉末を溝9内で焼結
させ超伝導体焼結体11にする。なお、酸化物超伝導体
のときには酸素雰囲気下で加熱する。
次に、絶縁層8を選択エツチングしてエミッタ領域7お
よびベース領域6の一部を表出させるコンタクトホール
をあけ、第1図(D)に示すように、超伝導体のエミッ
タ電極13、ベース電極I4エミッタ電極15および所
定配線を形成してバイポーラトランジスタが製造できる
。
よびベース領域6の一部を表出させるコンタクトホール
をあけ、第1図(D)に示すように、超伝導体のエミッ
タ電極13、ベース電極I4エミッタ電極15および所
定配線を形成してバイポーラトランジスタが製造できる
。
超伝導体電極の形成は、上述した超伝導体材料の組成の
ターゲットを用いたスパッタリング法とレジスト利用の
リフト・オフ法との組合せで行なうことができ、また、
超伝導体粉末と有機材料とのペースト状混合物をスクリ
ーン印刷し、加熱焼結して行なうことができる。これら
の場合にも、酸化物超伝導体においては、エミッタ領域
7およびベース領域6の少なくとも表出部分には上述し
たコンタクト・バリア層を形成しておく必要がある。
ターゲットを用いたスパッタリング法とレジスト利用の
リフト・オフ法との組合せで行なうことができ、また、
超伝導体粉末と有機材料とのペースト状混合物をスクリ
ーン印刷し、加熱焼結して行なうことができる。これら
の場合にも、酸化物超伝導体においては、エミッタ領域
7およびベース領域6の少なくとも表出部分には上述し
たコンタクト・バリア層を形成しておく必要がある。
以上説明した様に、本発明によれば、電極配線だけでな
くバイポーラトランジスタのコレクタコンタクト部をも
超伝導体とすることができ、従来の不純物導入コレクタ
コンタクト領域の抵抗をなくすことかできる。したがっ
て、より消費電力の少ない高速動作のバイポーラトラン
ジスタそして超LSIが得られる。
くバイポーラトランジスタのコレクタコンタクト部をも
超伝導体とすることができ、従来の不純物導入コレクタ
コンタクト領域の抵抗をなくすことかできる。したがっ
て、より消費電力の少ない高速動作のバイポーラトラン
ジスタそして超LSIが得られる。
第1図(A3−(D)は、本発明に係る半導体装置の製
造工程を説明するバイポーラトランジスタの要部断面図
である。 1・・・シリコンウェハ基板、 2・・・シリコンエピタキシャル層、 3・・・埋込み層、 6・・・ベース領域、7・
・・エミッタ領域、 9・・・溝、10・・・混合物
層、 11・・・超伝導体焼結体、13 、14
、15・・・超伝導体電極。 (A) (B) 本発明の半導体装置の概略断面図 第1図 10・・・混合物層
造工程を説明するバイポーラトランジスタの要部断面図
である。 1・・・シリコンウェハ基板、 2・・・シリコンエピタキシャル層、 3・・・埋込み層、 6・・・ベース領域、7・
・・エミッタ領域、 9・・・溝、10・・・混合物
層、 11・・・超伝導体焼結体、13 、14
、15・・・超伝導体電極。 (A) (B) 本発明の半導体装置の概略断面図 第1図 10・・・混合物層
Claims (1)
- 【特許請求の範囲】 1、半導体基板内に埋込み層をゆうするバイポーラトラ
ンジスタを含む半導体装置において、前記半導体基板の
表面から前記埋込み層に達する溝が超伝導体によって埋
められていることを特徴とする半導体装置。 2、前記超伝導体が金属又は合金粉末の焼結体であるこ
とを特徴とする請求項1記載の半導体装置。 3、前記超伝導体が酸化物超伝導体粉末の焼結体であり
、前記溝の表面上にコンタクト・バリア層が形成されて
いることを特徴とする請求項1の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1311389A JPH02194532A (ja) | 1989-01-24 | 1989-01-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1311389A JPH02194532A (ja) | 1989-01-24 | 1989-01-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02194532A true JPH02194532A (ja) | 1990-08-01 |
Family
ID=11824102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1311389A Pending JPH02194532A (ja) | 1989-01-24 | 1989-01-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02194532A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0499403A2 (en) * | 1991-02-13 | 1992-08-19 | Nec Corporation | Silicon bipolar transistor and method of fabricating the same |
US5739578A (en) * | 1996-02-15 | 1998-04-14 | Nec Corporation | High power transistor with contact plugs extended from collectors through a substrate to have ends connected together in an indent in the substrate |
-
1989
- 1989-01-24 JP JP1311389A patent/JPH02194532A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0499403A2 (en) * | 1991-02-13 | 1992-08-19 | Nec Corporation | Silicon bipolar transistor and method of fabricating the same |
EP0499403A3 (ja) * | 1991-02-13 | 1994-02-16 | Nec Corp | |
US5739578A (en) * | 1996-02-15 | 1998-04-14 | Nec Corporation | High power transistor with contact plugs extended from collectors through a substrate to have ends connected together in an indent in the substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3924265A (en) | Low capacitance V groove MOS NOR gate and method of manufacture | |
JPS57139965A (en) | Manufacture of semiconductor device | |
US4755476A (en) | Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance | |
US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
US4385433A (en) | Method of forming metal silicide interconnection electrodes in I2 L-semiconductor devices | |
US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
JPH05152516A (ja) | 半導体装置とその製造方法 | |
JPS5927110B2 (ja) | 半導体装置の製造方法 | |
JPH02194532A (ja) | 半導体装置 | |
Iwai | History of junction technologies Commemorative talk for the 75 th anniversary of the transistor | |
CN100362636C (zh) | 具多晶硅发射极双极性晶体管的制造方法 | |
JPS59148365A (ja) | 集積半導体回路とその製造方法 | |
US3523222A (en) | Semiconductive contacts | |
JPS635518A (ja) | 半導体装置の製造方法 | |
JPH06104384A (ja) | 高値抵抗及びその製造方法 | |
JPS5585041A (en) | Semiconductor device and its preparation | |
JP3300530B2 (ja) | メサ型半導体装置の製造方法 | |
JPS5553461A (en) | Manufacture of semiconductor device | |
JP3651901B2 (ja) | 横型バイポーラトランジスタの製造方法 | |
US3959809A (en) | High inverse gain transistor | |
JPS6441245A (en) | Manufacture of semiconductor device | |
KR960016832B1 (ko) | 반도체장치의 금속배선 형성방법 | |
JPS5826177B2 (ja) | 半導体装置の製造方法 | |
JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
JPS6459957A (en) | Heterojunction bipolar transistor |