JPH02192638A - 電子放出素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子放出素子及びその製造方法、詳しくは表面
伝導形電子放出素子に関するものである。

［従来の技術］ 従来、簡単な構造で電子の放出が得られる素子として１
例えば、エム　アイ　エリンソン（Ｍ、　Ｉ。

ＥＩｉｒ＋５ｏｎ）等によって発表された冷陰極素子が
知られている。［ラジオ　エンジニアリング　エレクト
ロンフィジイッス（Ｒａｄｉｏ　Ｅｎｇ、　Ｅｌｅｃｔ
ｒｏｎ。

Ｐｈｙｓ、）第１Ｏ巻、　１２９０〜１：ｌ’１８頁、
　１９１３５年］これは、基板上に形成された小面積の
薄膜に、膜面に平行に電流を流すことにより、電子放出
が生ずる現象を利用するもので、一般には表面伝導形放
出素子と呼ばれている。

この表面伝導形放出素子としては、前記エリンソン等に
より開発された５ｎ０２（Ｓｂ）薄膜を用いたもの、Ａ
ｕ薄膜によるもの［ジー・ディトマー゛スイン　ソリド
　フィルムス”’　（Ｇ、　Ｄｉｔｔｍｅｒ：”Ｔｈ１
ｎ　５ｏｌｉｄ　Ｆｉｌｍｓ”　）　、　９　＠　、　
３１７頁、　（１９７２年）　］　、　ＩＴＯ薄膜によ
るもの［エム　／＼−トウエル　アンド　シー　ジー　
フォンスタッド°“アイイー　イー　イー　トランス”
イー　デイ−コン７　（Ｍ、　）Ｉａｒｔｖｅｌｌ　ａ
ｎｄ　Ｃ，Ｇ、　Ｆｏｎｓｔａｄ：　”ＩＥＥＥＴｒａ
ｎｓ、　ＥＤ　Ｃｏｎｆ、　　”　）　５１９　頁、　
　（１９７５年）］、カーボン薄膜によるもの［荒木久
他：　“真空”　。

第２６巻、第１号、２２頁、　　（１９８３年）］など
が報告されている。

これらの表面伝導形放出素子の典型的な素子構成を第５
図に示す、同図において、１および２は電気的接続を得
る為の電極、３は電子放出材料で形成される薄膜、４は
基板、１０は電子放出部を示す。

従来、これらの表面伝導形放出素子に於ては、電子放出
を行なう前にあらかじめフォーミングと呼ばれる通電加
熱処理によって電子放出部を形成する。即ち、前記電極
１と電極２の間に電圧を印加する事により、薄膜３に通
電し、これにより発生するジュール熱で薄膜３を局所的
に破壊、変形もしくは変質せしめ、電気的に高抵抗な状
態にした電子放出部ｌＯを形成することにより電子放出
機能を得ている。

［発明が解決しようとしている課題］ しかしながら、上記の様な通電加熱処理による電子放出
素子には下記の様な問題があった。

■　通電加熱の際、基板と薄膜の熱膨張係数の違いから
、薄膜が剥離する。また、基板も局所的に加熱されるた
め、致命的な割れを生ずる場合がある。このため加熱温
度の上限や基板材料、薄膜材料の選択の組み合わせに制
限がある。特に薄膜が高融点材料や高抵抗薄膜では通電
加熱処理によるフォーミングは難しく、これらの材料を
電子放出材として使用することは非常に困難であった。

■　フォーミングが完了するまでには、比較的大電力を
必要とするが、薄膜材料が高融点材では特に大電力を必
要とする。例えば第５図でＰ＝０．５ｍｍ　　、　ｗ　
＝　０．３ｍｍ　、厚み約５００　Ａの５ｎ０２（Ｐｂ
）膜のフォーミングに要する電力量は約１．５Ｗ程度で
あった。よって薄膜材料によっては、多数素子のフォー
ミングのためには大容量の電源が必要であった。

以上のような問題点があるため表面伝導形電子放出素子
は、素子構造が簡単であるという利点があるにもかかわ
らず、産業上植種的に応用されるには至っていなかった
。

［課題を解決するための手段］ 本発明は、上記の様な従来例の欠点を解決するためにな
されたものである。従来、通電加熱によってフォーミン
グされた薄膜の高抵抗部では、薄膜に亀裂が生じ１μｍ
以下の微小間隔部ができ、さらに微小間隔部内に微粒子
から成る島状構造を有している。この微小間隔部及び島
状構造は、薄膜に用いた材料で構成される０本発明では
、前もって通電処理により薄膜に微小間隔部を形成し、
この微小間隔部内に電子放出体を別途設ける。これによ
り電子放出にかかわる電子放出体とそこへ高電界を与え
る薄膜の微小間隔部とを材料分離し各々適した材料を選
択、製造設計することができる電子放出素子を提供する
ことを目的とするものである。

即ち、本発明は、基板上に少なくとも薄膜と電極が設け
られ、通電処理によって生じた亀裂の微小間隔部を該薄
膜に有する表面伝導形放出素子において、薄膜上に電子
放出体が配置されていることを特徴とする電子放出素子
を要旨とするものである。

以下、本発明の詳細な説明する。

第１図（ａ）〜（ｄ）は本発明の電子放出素子の製造工
程を示す説明図であり、第２図は本発明の電子放出素子
の一例を示す平面図である。

本発明の電子放出素子を製造するには、まず基板４上に
第２図に示す形状の金属又は半導体からなる薄膜３を形
成する（第１図（ａ）参照）。

次いで、薄膜３上に微粒子を分散塗布する。分散塗布は
、微粒子を分散した有機溶媒又は有機金属等を含む有機
溶媒をスピンコードかディッピングによる。その後焼成
を行って薄膜３上に微粒子５が配置される（第１図（ｂ
）参照）。

さらに、薄膜３の両端に第２図に示す形状の導電性金属
を堆積、形成することによって電極ｌ。

２を形成する（第１図（Ｃ）参照）。

その後電極１．２に通電処理を施すと、薄膜３の中央部
に亀裂が生じ薄膜の微小間隔部６が形成される。この微
小間隔ｆ！Ｂ６にｊよ、微粒子５が電子放出体として配
置された構造となり電子放出素子が得られる（第１図（
ｄ）参照）。

この様にして形成された素子を真空容器中で電極１．２
間に電圧を印加し、引き出し電極（図示せず）にて素子
上部へ高電圧を印加すると微粒子５を含む微小間隔部よ
り電子が放出される。

本発明の一例である上述の電子放出素子の構造及びその
製造方法において、微粒子５を挟持した薄膜を通電処理
しても同様な電子放出素子が作製される。第３図（ａ）
〜（Ｃ）にその構造及びその製造方法を示す。

同図において、まず、基板４上に金属又は半導体から成
る薄膜８を堆積する。その上へ前述と同様な方法で、微
粒子を分散塗布する。再びその上へ金属又は半導体から
成る薄膜９を堆積する（第３図（ａ）参照）。

さらに薄膜８，９及び微粒子５を第２図に示す様な形状
に形成する。続いて、上述例と同様にして電極１．２を
堆積、形成する（第３図（ｂ）参照）。

その後電極１，２に通電処理を施すと薄膜８゜９の中央
部に亀裂が生じ、薄膜の微小間隔部６が形成される。こ
の工程によって、薄膜の微小間隔部６には、微粒子５が
電子放出体として配置された構造となり電子放出素子が
得られる（第３図（Ｃ）参照）。

この様にして形成された素子は上述例と同様にして電子
放出を得ることができる。

また本発明の上述の電子放出素子の構造及び。

その製造方法において、段差形成材７を形成し、該段差
形成材の形状端となる段差部を電子放出部とすることも
できる０図（ａ）〜（ｄ）にその構造及びその製造方法
を示す、同第４図において、基板４上に絶縁性材料から
成る段差形成材７を堆積形成する（第４図（ａ）参照）
。

次いで、段差形成材７及び基板４上に前述例の様にＦＪ
薄膜、微粒子５．電極１．２を形成する。

この際、段差部で薄膜３が断切れしないように堆積する
（第４図（ｂ）、（Ｃ）参照）、但し、電極１゜２は電
子放出のため外部より印加する電圧の電気的接続を良好
とするためのものであって、次の通電処理・工程を大き
く左右するものではない、これは、後述するように、本
例によれば、通電処理に要する電力量を小さくすること
ができ、従来のように、電極形状による通電処理時にお
ける、ジュール熱の発生位置や材料の熱伝導、熱膨張等
をあまり考慮しなくても、良好な通電処理がされるため
である。

さらに、電極１．２に通電処理を施すと薄膜３の段差部
が通電処理され、薄膜の微小間隔部６が形成される。こ
の工程によって薄膜の微小間隔部６には、微粒子５が電
子放出体として配置された構造となり電子放出素子が得
られる（第４図（ｄ）参照）。

この様にして形成された素子は前述例と同様にして電子
放出を得ることができる。また、本例においては、前述
例とは別に次の特長を有している。即ち、微小間隔部の
発生位置の特定１通電処理電力量の軽減、微小間隔部領
域の制御が可能である。

さらに本例においては、薄膜３を上述の例の様に微粒子
５を挟持した薄膜を用いても同様に電子放出素子を得る
ことができる。

以上の例で示した本発明において、電子放出にかかわる
微小間隔部すなわち不連続薄膜部を形成する薄膜の材料
としては、通常表面伝導形電子放出素子として使用され
ている広範囲のもの、例えば５ｎ０２　、　Ｉｎ２Ｏ３
，ＰｂＯ等の金属酸化物、Ａｕ、　Ａｇ等の金属、カー
ボン、その他各種の半導体など、自らが電子放出材料と
して適当なものが使用できる。

しかし、本発明では電子放出にかかわる電子放出体を別
に配置させることができるため、薄膜材料としては薄膜
電極の機能を有し、かつ通電処理により微小間隔部を形
成することができれば、どのような材料でも使用可能で
ある。一般に高融点材料では通電処理時に多大の電力量
とジュール熱を必要とする。しかし、第３図で示した例
のように、段差部での薄膜を通電処理する方法では１通
電処理電力量が軽減できるため、高融点材料でも比較的
容易に通電処理することができる。従って薄膜の材料と
しては、前記例以外に一般電極材料や導電性の高融点金
属等も使用できる０例えば、Ｃｕ、　Ａｊ）、　Ｘｉ、
　Ｐｄ、　Ｐｔ、　Ｗ　、　Ｔａ、　Ｎｏ、　Ｃｒ、　
Ｔｉ等であるが、この限りではない。

薄膜の膜厚は、通常の表面伝導形電子放出素子に用いら
れる厚さであれば良く、その具体例を示すと、使用され
る材料の種類により異なるが通常０．０１〜５ｇｍ、好
ましくは０．０１〜２μ腸程度である。

また電子放出にかかわる電子放出体材料としては例えば
電子を電界放出し易い物質や、二次電子放出し易い物質
、或いは電子の衝撃によって電子を放出しやすく、且つ
耐熱性、耐腐蝕性に強い物質であれば良く、例えば、仕
事関数が低く、耐熱性の高いＷ　、　　Ｔｉ、　Ａｕ、
　Ａｇ、　Ｃｕ、　Ｃｒ、　ＡＩ、　Ｐｔ、　Ｐｄ等の
金属や、５ｎ０２．　Ｉｎ２Ｏ３Ｂａｄ、　ＭｇＯ等の
酸化物、もしくはカーボン或いは以上の混合物等である
が、この限りではない、また、電子放出体を微粒子とす
る場合、その大きさは通常直径が数十人から数千Ａ程度
が好ましい。

電極部材としては、特に限定することなく通常使用され
る広範囲な電極材が使用できる。

また段差形成材の材料としては、絶縁性材料が用いられ
る。例えば５ｉ０２．５ｉ３Ｎａ、　ＴｉＯ２，Ｔａ２
０３Ａｊ）２０３等の他、基板自体の表面を加工し基板
材自体を段差形成材として使うこともできる。

段差形成材の厚みは段差上に堆積する薄膜の膜厚及び成
膜法によって調整する必要があり、通常、段差部上の薄
膜が電気的に断線せず、かつ段差部上の薄膜膜厚が他部
分の薄膜膜厚に比べ薄くなるかまたは、膜質が変化する
ことが必要である。−殻内に、段差形成材の膜厚、すな
わち段差部高さは、堆積する薄膜の１７３から３倍程度
が好ましい。

また基板材料に関しては、従来表面伝導形電子放出素子
に用いられていた材料１例えば石英ガラス等の他に、薄
膜の材料を選択することによって通電処理における発熱
量を小さくすることができるため青板ガラス等、局所加
熱による応力発生が大きな材料でも、基板割れ等が発生
せずに使用することができる。

以上説明した様に本発明では、特に電子放出にかかわる
電子放出体とそこへ高電界を与える微小間隔部を有する
薄膜の選定材料が、従来例に比べ格段に増大した。

よって、通電処理を行なう薄膜材料は、通電処理時の電
力量や局所的に発生する熱の量、基板材等に対する熱膨
張係数や、また電子放出時における電極の耐電圧や耐熱
、寿命等を考慮して多くの材料の中から選択することが
できる。

また電子放出体においても、耐熱性、耐腐蝕性や低仕事
関数材料等、電子放出しやすい材料を多くの中から選択
することができる。

［実施例］ 実施例１ 前述の第１図に示す製造工程に基づいて第２図に示す態
様の電子放出素子を製造した。

製造方法としては、まず、厚み約１ｍ＋の清浄な石英ガ
ラス基板上に、マスクＥＢ蒸着法によりＮｉを１００Ｏ
Ａの厚みで第２図に示す形で堆積し、薄１１４３を形成
した。この際第２図の形状のうち１　＝　０．５ｍｍ　
、　ｗ　＝　０．３ｍｍとした（第１図（ａ）参照）。

次に有機パラジウム化合物を含む有機溶媒（奥野製薬工
業製キャタベース）　ＣＣＰ）を薄膜３上にスピンナー
により回転塗布し、約２５０℃で１０分間焼成し、分散
塗布されたＰｄ微粒子５を配置した（第１図（ｂ）参照
）、さらに薄膜３の両端に厚み５０ＡのＣ「を下敷き層
とする５００Ａ厚みのＡｕ電極１．２をマスク蒸着法に
より形成した（第１図（Ｃ）参照）。

その後電極１．２に通電処理を行ない、薄膜３の中央部
に微小間隔部６を形成した０通電処理の消費電力は約０
．８Ｗ程度であった（第１図（ｄ）参照）。

以上の工程で製造された電子放出素子の電子放出特性を
測定した結果、放出電流１ｅ＝　０．８μＡ、放出効率
α（膜内電流に対する放出電流の比）＝０．８　Ｘｌ０
−４程度の電子放出が得られた。

実施例２ 前述の第３図に示す工程によって得られる、微粒子を薄
膜により挟持した態様の電子放出素子を製造した。

製造方法としては、まず、厚み約１Ｈの清浄な石英ガラ
ス基板上に、　ＥＢ蒸着法によりＸｉを５０ＯＡ厚みで
堆積し薄膜８とした。その上へ実施例１と同様な方法に
よってＰｄ微粒子５を配置し、再びその上へＥＢ蒸着法
により旧を５０ＯＡ厚みで堆積し薄膜９とした（第３図
（ａ）　）　。

次に薄膜８．９及び微粒子５を第２図に示す形状にフォ
トリソエツチング法によって形成した。

この時β＝　０．５ｍｍ　　、　ｗ　＝　０．３ｍｍと
した。続いて実施例１と同様にして電極１，２を堆積、
形成した（第３図（ｂ）参照）。

その後、電極１．２に通電処理を施すと薄膜８．９の中
央部に微小間隔部６が形成された０通電処理の消費電力
は実施例１と同程度であった（第３図（Ｃ）参照）。

以上の工程で製造された電子放出素子の電子放出特性は
、実施例１と同程度であった。

実施例３ 前述の第４図に示す工程によって得られる、段差部を有
する電子放出素子を製造した。

製造方法としては、まず、厚み約１ｍｍの清浄な石英ガ
ラス基板上に、ＳｉＯ２液体コーティング剤（東京応化
工業製ＯＣＤ　）をスピンナーで回転塗布し、その後約
４００°Ｃで１時間焼成し、膜厚的２０００Ａの５ｉＴ
ｏ膜を得、フォトリソエツチング法により段差部を有す
る段差形成材７を形成した（第４図（ａ）参照）。

さらに段差形成材７の段差部を覆う様にして厚み１００
ＯＡのＮ１薄膜３を堆積形成し、次に実施例１と同様に
してＰｄ微粒子５を配置した（第４図（ｂ）照）。

その後、実施例１と同様に電極１．２を形成し、通電処
理を行ない、微小間隔部６を形成した０通電処理の消費
電力は約０．２Ｗであった（第４図（ｃ）参照）。

以上の工程で製作された電子放出素子の電子放出特性を
測定した結果、放出電流１ｅ＝　１．Ｅｉ　Ｉ”Ａｔ放
出効率α＝ＩＸｌＯ−４程度の電子放出が得られた。

以上の実施例では微粒子としてＰｄ材を用いた。

しかし、−次粒径が約１００Ａの５ｎＯ２Ｗｉ粒子を、
有機バインダーと共に有機溶媒に分散、溶解した５ｎ０
２微粒子分散液を、素子上に塗布、焼成して５ｎ０２微
粒子を配置した場合も同様な電子放出素子を得ることが
できた。

［発明の効果］ 以上説明したように、本発明では、微粒子を有する薄膜
を通電処理して薄膜の微小間隔部に微粒子を配置するこ
とによって、電子放出にかかわる電子放出体とそこへ電
界を与える薄膜の微小間隔部を材料で分離し、各々適し
た材料を選択、設計することができる。

従って従来法では難しいとされていた高融点材料等を電
子放出材としたり、また通電処理における消費電力の小
さい薄膜材料を用いることにより、大電力を必要とせず
に通電処理が行なえる等の効果を有している。

【図面の簡単な説明】

第１図は本発明の製造方法の一例を示す工程図、第２図
は本発明の電子放出素子の一例を示す平面図、第３図及
び第４図は本発明の製造方法の別の例を示す工程図、第
５図は従来の電子放出素子を示す説明図である。

Claims (4)

【特許請求の範囲】
1. （１）基板上に少なくとも薄膜と電極が設けられ、通電
   処理によって生じた亀裂の微小間隔部を該薄膜に有する
   表面伝導形電子放出素子において、薄膜上に電子放出体
   が配置されていることを特徴とする電子放出素子。
2. （２）基板が平面基板又は段差部を有する基板であるこ
   とを特徴とする請求項１記載の電子放出素子。
3. （３）平面基板上に薄膜を設け、次いで薄膜上に電子放
   出体を配置した後、電極を設け、その後、薄膜を通電処
   理して薄膜に亀裂を生ぜしめて微小間隔部を形成する電
   子放出素子の製造方法。
4. （４）段差部を有する基板上に段差部を覆うように薄膜
   を設け、次いで薄膜上に電子放出体を配置した後、電極
   を設け、その後、薄膜を通電処理して薄膜に亀裂を生ぜ
   しめて段差部上に微小間隔部を形成する電子放出素子の
   製造方法。