JPH02187044A - 集積回路チツプに使用する積重ねられたリードフレーム組立体 - Google Patents

集積回路チツプに使用する積重ねられたリードフレーム組立体

Info

Publication number
JPH02187044A
JPH02187044A JP1300934A JP30093489A JPH02187044A JP H02187044 A JPH02187044 A JP H02187044A JP 1300934 A JP1300934 A JP 1300934A JP 30093489 A JP30093489 A JP 30093489A JP H02187044 A JPH02187044 A JP H02187044A
Authority
JP
Japan
Prior art keywords
lead frame
solder
chip
bonding
conductive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1300934A
Other languages
English (en)
Other versions
JP2835859B2 (ja
Inventor
Thomas J Dunaway
トーマス・ジエイ・デユナウエイ
Richard K Spielberger
リチヤード・ケイ・スピールバーガー
Jerald M Loy
ジエラルド・エム・ロイ
Lori A Dicks
ロリー・エイ・デイツクス
Francis J Belcourt
フランシス・ジエイ・ベルコート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Publication of JPH02187044A publication Critical patent/JPH02187044A/ja
Application granted granted Critical
Publication of JP2835859B2 publication Critical patent/JP2835859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子部品接合およびパンケージングの分野に関
するものである。
〔従来の技術〕
電子部品パッケージングの分野においては数多くの問題
が存在する。念とえば、半導体チップへリードフレーム
の導電素子を接合すると、接合作業中にチップの不動態
化部分が割れを生ずる結果をしばしばも次らす。それら
の割れは、過大な接合力、接合作業中に起る位置の狂い
、導電素子が半導体チップに望ましくなく押しつけられ
ることを阻止する不適切な隔離手段とにより起ることが
ある。部品の熱サイクル中に他の割れ現象が起り、その
結果として低品質の製品が表作される結果となる。それ
らの製品は不合格とされ、または動作が適切に行われな
くなる。パンケージングの分野における別の問題は、よ
り高密度の装置の面積利できないことを含む。それらの
全てはとくに長年の量産を表し、かつパンケージングの
分野における絶えざる挑戦を表すが、本願において種々
のやｐ方で解決法が見出されるものは表さない。
半導体チップおよびその他の電子部品の製造における無
駄で、非効率的な、まｔは不必要な処理工程が、パッケ
ージングの分野における大きな冗長性を必要とされる原
因である。より複雑な装置が付加処理工程を必要とする
から、それらの装置は処理の誤りをしだいに起しやすく
なり、そのために性能が低下したり、歩留りが低下した
シする。
半導体チップ製造の分野のみにおいては、製造されたチ
ップの量のために処理問題のために不適切にパンケージ
された装置の数が十分に多くなる結果となる。更に、新
に設計されたチップの最初の生産段階においては製造歩
留りが低いことを経験することは全く普通のことである
。チップ製造において求められる工程を単純化し、かつ
最少にすることにより、効率が加え合わされて全体の製
造歩留りが高くなる。
電子部品パッケージングの従来技術において知られてい
る更に別の問題には、チップの表面積を低い利用率で用
いて製造される装置が含まれる。
パッケージングの分野における非効率な構造は、電子装
置の性能を低下させることに等しい。それよりも、電子
部品上の既存のスペースを一層効率的に使用することが
性能向上の試金石である。したがって、電子部品上の貴
重なチップ表面積を一層効率良く使用することにより、
間隔とピッチの形状寸法が改善されるというような進ん
だ性能が得られる。本発明ば電子装置の製造と動作に影
響を及ぼすような改良を直接行い、上記の諸問題を解決
する組立体を提供するものである。
電子部品の接合を行えるようにする各種の接合技術が存
在する。それらの接合技術には、金のような比較的硬い
接合材料と、はんだ化合物のような比較約款かい接合材
料とを使用することが含まれる。はんだ化合物を使用す
ることはこの技術において知られているが、それらの化
合物は、チップの製造作業中に半導体チップ装置の上に
置かれる生成物として一般に用いられてき念。すず−鉛
組成を含めて各種のはんだ組成が用いられている。
一般に、最後の製品試験の前の最後の処理工程として、
部品の境界領域に軟質はんだ材料が置かれる。予備成形
されたはんだバンプの形で軟質はんだを、パンケージン
グ作業中に他の構造に付着することが有益であることが
見出されている。別の構造の一例がリードフレームの導
電素子である。
リードフレームの導電素子の上に予備成形されたはんだ
バンプを置くことにより、製造、パッケージングおよび
試験サイクルの全体にわ念って十分に高い効率が得られ
る。あるいは、半導体チンプ上に予備成形されたはんだ
バンプの接合性能を補強するなめに、本発明は改良した
はんだ組成を提供するものである。
し念がって、最適な信号忠実度と、細かいピッチの形状
寸法と、歩留りの向上と、高い信頼度と、各種の製造効
率を達成する念めに、電子部品の改良しｆｆ−パッケー
ジと接合について本願は説明するものである。この改良
はテープリードフレーム技術のいくつかの独特の実施例
と、はんだバンプ移転および接合技術と、好適な接合組
成および好適なフラックス材料組成とを含むものである
。
〔発明の概要〕
本発明は、集積回路チップに使用する積重ねられ念リー
ドフレーム組立体に関するものである。
この組立体は、積重ねられた関係で配置された多数のリ
ードフレームを有する。各リードフレームは導電素子と
、リードフレームの選択された導電素子を電気的および
機械的に接続するはんだバンプを有する。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。
まず、リードフレームの一例１０が示されている第１図
を参照する。リードフレームは各種の形状で種々製作さ
れることがわかるが、リードフレームの基本的な機能は
、リードフレームを少くトも１つの他の電子装置へ相互
接続する九めに用いる導電素子を提供することである。
リードフレーム１０は、入力信号と出力信号を電子装置
における接合場所へ送る導電素子を有する。リードフレ
ーム１０は、導電素子を分離するための誘電体物質１４
を有するテープリードフレームを含む。誘電体物質１４
は、接合作業中に緩衝作用を行うとともに、装置の動作
中と装置の温度サイクリング中との少くとも一方の期間
中に応力を逃す作用を行うように構成および配置するこ
ともできる。
電子装置が複雑になるにつれて、そのような高性能の装
置と多リード装置の少くとも一方の装置を適切にパッケ
ージすることがますます重要になってき念。実際に、現
在の半導体チップはパンケージ作業において１チップ当
り何方個所もの接合を必要とする。とくに、ある種のチ
ップの容量は現在では１チップ当り約６００〜８００個
所の接合である。パッケージング技術の分野においては
、近い将来の接合必要数は１チップ当り２０００個所を
こえるものと予測される。しかし、チップ当りの接合作
業数が増大するにつれて、各接合が行われる際の各チッ
プに加わる応力も増大する。また、接合作業数が増大す
るにつれてチップ不良すなわち不合格となるその他の潜
在的な原因も増大する。
チップ尚りの接合作業数を減少する１つの方法は、リー
ドフレーム１０のようなリードフレームを半導体チップ
上の適切な接合場所に整させてから、リードフレームに
１つの接合力を加えて多数の接合を同時に行うことであ
る。Ｆ連合接合」と一般に呼ばれているそのような技術
を用いると、硬い接合物質を用いるという問題が起る。
連合接合に硬い接合材料を用いると、軟かい接合材料を
用いる場合よりもより大きい力全圧接のために必要とす
る。したがうて、硬い接合材料を圧接するとチップの望
ましくない不動態化ひび割れと、す−ドフレームの導電
性素子が過度に圧縮される結果となる。
テープリードフレームを用いるととにより、リードフレ
ームの導電性素子をチップ上の接合界面に対して自身で
整列し、かつ垂直に直立するという利点が得られるが、
軟かいはんだ材料を用いることも大きな価値がある。従
来、はんだ接合材料ｔたは軟かいはんだのような軟かい
接合材料は、リードフレームではなくて能動電子装置に
置くことに限られていた。しかし、予め形成されたはん
だ材料をリードフレームの導電性素子の上に置くととに
より、チップのような能動電子部品に、そのような方法
に関連する潜在的な悪影響が及ぶことが免れ友。おそら
くもつと重要なことは、チップのような装置ではなくて
リードフレームの導電性素子に対する岐んだバンプを予
備成形することにより、リードフレーム組立体またはチ
ップキャリヤにも集積化される前に装置自体の合否判定
試験を行うことができる。したがって、装置の歩留りと
信頼度を全体的に高くするために、リードフレームの導
電性素子の上に予備成形されたはんだバンプ１６を置く
ことが望ましい。更に、リードフレーム１０の上に予備
成形されたはんだバンプを置くことにより、チップ製造
方法と、リードフレームを他の装置に一致させる方法と
は独立に接合材料を検査できる。
したがって、第２図に示すように、リードフレームを電
子装置へ相互接続するのに用いるはんだバンプ１６が予
め形成されている導電素子１２を有するリードフレーム
組立体が設けられる。入力信号と出力信号を電子装置２
０上の接合場所へ送る次めに電力導電素子と、接地導電
素子と、信号導電素子との少くとも１つをリードフレー
ム１０が有することが好ましい。また、電子装置の希望
の接合場所に接合できるようにするパターンではんだバ
ンプ１６が導電素子１２に予め形成される。
予め形成されるはんだバンプ１６はすすと鉛の組成を有
することが好ましい。
予め形成されたはんだバンプ、これは用意できた時に接
合するバンプされたリードフレーム（ｂｏｎｄ　−ｗｈ
ｅｎ　−ｒ＠ａｄｙ　ｂｕｍｐ＠ｄ　ｌ＠ａｄｆｒａｍ
ｅ）　　と呼ぶこともできる、が設けられる。この方法
は、予め形成されたはんだバンプ１６を受ける九めにリ
ードフレーム１０を導電素子１２の上に位置させる工程
と、次に導電素子の希望の場所に取付ける工程とを有す
ることが好ましい。次に、はんだをバンプされた導電素
子を電子装置の接合場所へ選択的に接合することが好ま
しい。１ｇ３図に示すように、はんだバンプ１６ｔ−予
め形成する工程は、はんだづけできない移転基板２０を
設ける工程を有する。その移転基板２０は、はんだバン
プすなわち付着物１６の形のはんだ材料を受けるための
移転表面２２を有する。所定のパターンではんだ付着物
を形成するためにはんだ材料を移転表面２２に付着させ
る。次に、リードフレーム１０の導電素子１２をパター
ン化されたはんだバンブ１ＢＩＣ整列させ、係合させる
。最後に、はんだ付着物を移動させてリードフレーム１
０の［素子１２にはんだ材料をいく通りかのやり方で移
転基板２０に付着できる。移転基板２０の上に通常のシ
ャドウマスクを位置させ、次にシャドウマスクの穴を通
じてはんだ材料を蒸発させて、移転基板２２の上に予め
形成されたはんだ付着物１６ｔ−形成する。
あるいは、従来のめつき技術を用いてはんだ材料を移転
基板２２にめっきできる。移転基板２０の上にはんだ付
着物を予め形成する別の方法は、第４Ａ図に示すように
、予め形成されるはんだ材料を位置させる念めに構成さ
れた複数の空所３２を有するはんだづけできない移転基
板を設ける工程を含む。次に、第４Ａ図と第４Ｂ図に示
すように、所定のパターンで空所３２の中に入れるため
に、予め形成されたはんだペレット３４を移転基板上に
付着する。移転基板２ａは、はんだ材料を何回も移転さ
せるために再使用可能な材料を含むことが好ましい。
半導体チップの用意ができ念時に接合するパッケージン
グのために導電素子にはんだバンプを予め形成する、リ
ードフレーム組立体を失透する方法も設けられる。この
方法は、電力導電素子、接地導電素子および信号導電素
子１２の少くとも１つを有することが好ましいリードフ
レーム１０を設ける工程と、リードフレーム１０の導電
素子１２を半導体チップ接合パッドへ選択的に接合する
念めの手段を設けるためにはんだバンプ１６を導電素子
に予め形成する工程とを含む。予め形成されたはんだバ
ンプ材料をリードフレーム１Ｇに付着する各種の方法は
、上記のようにこの！！施例に同様に属する。予め形成
されたはんだバンプ材料を移転基板２ｏとリードフレー
ム１０に付着する他の方法も利用できるが、上記方法の
方が好ましい。
このはんだバンプ移転技術により、予め形成されたはん
だバンプ材料を、リードフレームに加えて、活性型およ
びウェー９ｓ動できる。この移転基板技術を用いること
により他のある利点が得られる。
それについては後で詳しく説明する。
予め形成されたはんだをバンプされたリードフレームの
特定の用途には、バンプのない半導体チップとその他の
装置を予め形成されているはんだバンプされたリードフ
レームへ有利に接続することが含まれる。全く、リード
フレームをパンピングすること、とくにリードフレーム
を軟質はんだパンピングするという全体的な概念は、パ
ンピング工程をチップ製造サイクルから除去することを
意図したものである。いいかえると、リードフレームへ
接合されるまではチップにはパンピング工程を行わない
。これはいくつかの理由から重要である。理由でないの
は時間と効率である。このプロセスは、潜在的な歩留り
の問題と、電圧の急上昇・めっき電流の発生・めっき液
からのめつき腐食作用のようなめつき技術にチップをさ
らすことを阻止する。ｉ＆、新規なチップ製造法の実施
の初めの６個目の間は歩留り率が極めて低いことは珍し
いことではない。実際に、実効歩留り率は数年間かかつ
て製造単位当ｖ６０〜８０チの最高値まで上昇するだけ
である。し念がって、可能である場合には歩留りの問題
を最小にすることが非常に重要である。予め試験されて
信頼できるバンプされていないチップの在庫品を用いる
ことにより、バッチ歩留ｐ率を高くできる。いいかえる
と、チップ製造サイクルからパンピング工程を除外する
ことにより、接合する時に歩留りがほとんど１００チの
バンプされたリードフレームと、歩留りが１００　％の
チップが用いられる。これにより、どの部品にも影響を
及ぼすことなしに、チップ製造法をバンプ付着法から分
離できる。また、これによジ、過去には効率が低い、直
列にされた単一の事象に組合わされていた、並列処理お
よび並列製造を行うこともできる。この製造方法により
コストが低減し、用意ができた時に接合組立を行うこと
ができる。
リードフレームの導電素子にはんだバンプを付着するこ
との別の利点は、中性点を遠い所に置くことによるはん
だ疲労という従来技術の間耕に関連するものである。熱
サイクルにより、ｔｅはチップとは異なる速さで動作す
ることにより膨張する頑丈な基板の表面に位置させられ
るバンプをチップが含む時にその問題が起る。その結果
として、バンプがチップから分離されることがしばしば
起シ、チップの動作が低下する。これとは対照的に、上
記のような熱応力からはほとんど独立しているリードフ
レームの導電素子にはんだバンプを置くことにより、ハ
ンプは取付けられ之ままである。
この利点により信頼度が高くなる。
し九がって、本発明は低コスト、高歩留りの半導体チッ
プおよびリードフレーム組立体キットを提供するもので
ある。第５図に示すように、このキットは、半導体チッ
プ４２と、リードフレーム１０と、このリードフレーム
１０へ予め形成すれたはんだバンプ１６を含む接合手段
とを備えることが好ましい。チップ４２の境界面領域４
６との間で信号のやりと９を行うために、電力と接地お
よび信号の各導電素子１２を有するリードフレームで構
成することが好ましい。本発明は、チップ４２との間で
信号を入力および出力させるためのバンプなし境界面パ
ッド４６を含む半導体チップ４２と、チップパッド４６
にリフロー接合するために配置されたはんだバンプされ
た導電素子１２を含むリードフレームを有するリードフ
レーム１０とを備える換算プロセス（ｒｅｄｕｅｅｄ　
ｐｒｏｃｅｓｓ）高歩留シ半導体チップおよびリードフ
レーム組立体キットも包含するものである。
第５図に示されている低コスト、高歩留りのリードフレ
ーム組立体を製造する方法が、信号をチップとの間でや
シとりするための湿らすことができ、リフロー可能でな
い境界面パッドを含む半導体チップを設ける工程と、は
んだをバンプされて予め形成された導電素子を含むリー
ドフレームを境界面パッドに整列させる工程と、リード
フレームの導電性素子をチップ境界面パッドへ導電的に
相互接続するための予め形成されたはんだバンプをリフ
ローする工程とを含む。同様に、換算プロセス高歩留ク
リートフレーム組立体を製造する方法が、チップとの間
で信号をやりとジする九めのバンプなし境界面パッドを
含む半導体チップを位置させる工程と、リードフレーム
の導電素子をチップパッドへりフロー接合するための手
段を含むリードフレームの導電素子を境界面パッドに整
列させる工程と、リードフレームをチップへりフロー接
合する工程とを備える。換算プロセス高歩留りリードフ
レーム組立体をリフロー接合する方法は、導電素子に予
め形成されたはんだバンプをリフローする工程を含む。
第６図は従来のチップ製造方法の工程の例を示す略図で
ある。第６図に示すように、はんだづけ可能なバンプを
半導体チップすなわちウエーノ・にめっきする方法は、
チップ製造サイクルに統合された数多くの工程を含む。
それらの工程は、集積回路ウェーハを用意する工程と、
フィールド金属化部を最初に付着する工程とを通常含む
。次に、フォトレジスト技術を用い、フォトレジストで
穴をエツチングすることにより、金属化されたバンプの
ための場所を定める。次に、そのエツチング穴の中にイ
ンターフェイス金属の層を付着する。
それから、バンプを形成するために境界面金属にめっき
して金属化を行う。その付着金属の組成はすず一鉛とす
ることができる。次に、バンプ金属化部をリフローし、
その後でフィールド金属のエツチング工程を行う。最後
に、金属化部を再びリフローして、滑らかで、容易に接
合できる金属化バンプを設ける。次に、集積回路チップ
上の金属化されたバンプにタブを接合できる。本発明の
この低価格タブパッケージリードフレームは第６図に示
されている工程のほぼ全てをなくｔ、、ｔ、次がってチ
ップ製造サイクル時間を短縮し、チップに損傷を与える
危険を減少するものである。このことは、製造費用が高
くつくか、製造時間が長くかかる半導体チップにとくに
関連するものである。
実際に、製造サイクルを短縮し、並列製造技術の能力を
高くすることにより大きな商業的利益を実現できる。
本発明の予めバンプされたリードフレームは、裸の、す
なわち、バンプがつけられてい々いチップへ、用意がで
き念時に接合する取付けのための予めバンプされたリー
ドフレームを得ることにより、それらの目的を達成する
手段を提供するものである。これは従来の技術より非常
に有利である。
というのは、１００９６ではなくても非常に高い歩留り
を極めて容易に達成できるように、接合工程の前にチッ
プを独立に検査でき、かつバンプを独立して検査できる
からである。この方法は、一般的に行われている第６図
に示すような、チップの試験の前に、半導体チップにバ
ンプを形成することに含まれている無駄な工程をなくす
ことに注目され危い。それらの利点のために、本発明を
最高歩留り、バンプを予め形成された発明として説明す
ることができる。
予めバンプされたチップが望ましい場合には、九とえは
、従来の技術の無駄々製造工程を維持し、そうすると、
後で詳しく説明するように、−相はんだ組成に従って接
合の信頼度を依然として大幅に高くできる。
電子装置を接合するためにリフロー可能なはんだ材料を
供給する手段として蒸着と、めっきを使用することが一
般に周知であることがわかる。しかし、それらの方法は
、従来の方法に関連する多くの問題をとり出し、それら
の問題を解決することはしなかった。とくに、活性型ま
たはウエーノ飄にはんだ材料を蒸着する従来の技術は、
多数の穴を有するシャドウマスクを活性型またはウニノ
ー−の上に置くことを含む。次に、この組立体をチャン
バの中に入れる。そのチャンバの中ではんだ材料が蒸発
し、シャドウマスクの穴を通じて露出されているウェー
ハの湿ることができる部分に付着する。しかし、活性型
またはウエーノ・の部分に引っかき傷をつけるシャドウ
マスクに関して諸困難がしばしば起る。そのような引っ
かき傷の次めに、能動部品に悪影響を及ぼす信頼度の問
題と歩留りの問題が起ることがある。また、高密度装置
に対する要求が増加するにつれて、マスクはより多くの
穴を含まなければならない。穴の密度とマスクの平坦性
についての大きい問題が起る。たとえば、穴の間の間隔
が不十分であると、活性ウエーノへに部分的にだけバン
プが設けられることになる。
ある穴を過剰なはんだ材料が通ると、活性型またはウェ
ーハに電気的側路が生ずるという別の問題も起る。この
現象は「量現象」として知られている効果をもたらす結
果となる、ある種のマスキング作業によってもひき起さ
れることがある。その「量現象」は活性型に望ましくな
いしこりを残す。そのしこりは本発明により解消される
。更に、従来の技術で用いられている蒸着法では、活性
ウェーハま念は型が、従来の蒸着技術に伴う温度変化お
よび圧力変化にさらされる。実際に、蒸着作業中に発生
される熱があるマスクを活性ウエーノへ等へ付着させて
、その装置に損傷を加える。その損傷を無くすことが望
ましい。また、活性ウェーハまたは型にバンプが部分的
にだけ付着されたとすると、はんだづけできる材料を適
切にパターン化するために、活性部品を廃棄するか、更
に処理せねばならない。また、それらの作業のいずれも
望ましくなく、効率が低い。
蒸着法におけるそれらの問題の１つの解決法は、新規な
方法を用いて、高歩留りのはんだバンプ付き半導体ウェ
ハーを製造することを含む。第７Ａ図に示されているそ
のような方法の一例は、はんだ材料を受けるための移転
表面２２を有するはんだづけできない移転基板２０を用
意することを含む。次に、移転表面２２の上にはんだ材
料を付着して、第７Ａ図と第７Ｂ図に示すような所定の
パターンではんだバンプｔＳｔ−形成する。移転表面２
２へのはんだ材料の付着はめつき、蒸着、ま九は空所内
にベレットを入れることによって行うことである。それ
らについてはこの明細書の初めにおいて述べた。次に、
第７Ｂ図に示すように、この方法は、半導体ウェーハ７
２のはんだづけ可能な導電素子を移転表面２２上のパタ
ーン化されたはんだバンプに整させる工程と、次に、パ
ターン化されたはんだバンプを加熱し、リフローしてウ
ェーハ７２の導電素子７０に湿った状態で接触させる工
程とを含む。このようにして、本発明により、いまは不
必要であるとされた工程により処理される従来の装置の
信頼度を低くする前記諸問題をこの方法は解消する。
このＬうに、本発明のはんだバンブ移転により、シャド
ウマスクにより引っかき傷をつけることなく、かつ従来
の活性型に量を生ずるような残っているはんだ材料を移
転させることなしに、はんだバンプを形成され友高歩留
りの半導体ウエーノ・を製造できる。ま念、はんだをバ
ンプされた高歩留りの半導体ウェーハを製造する上記の
好適な方法は、はんだバンプで活性ウェーハおよび型を
めっきする従来のめつき法に伴う諸困難を避けるもので
ある。ま九、電圧急上昇、電流発生、および酸による腐
食は上記のように中間移転基板２０を用いることにより
解決される。更に、めっき法に見られるような、活性装
置が長いサイクル時間にさらされることも避けられる。
活性型の従来のめつき法に関連する更に別の問題は、第
８Ａ図に示すように、めっき法を用いて活性型に形成さ
れたはんだバンプの形が特徴的なキノコ形になることを
含む。その結果として、それらのはんだバンプの上部が
通常膨張するためにスペースが無駄になる。したがって
、活性型をめっきする従来の方法は密度が制限され、細
かいピッチ寸法の装置を製造しようと試みた時には小さ
い値になる。より狭いベースの上にキノコ形の上側部分
をはんだバジプが含んでいるこの現象によって、従来の
そのようなめつき法は約０．２０３ｗ（約８ミル）のピ
ッチ密度に対してのみ曳い結果となる。これとは対照的
に、本発明の上記移転法を用いることによりバンプの間
隔を少くとも約０．０２５〜０．０５１■（約１〜２ミ
ル）にできるから、第８Ｃ図に示されているように、ピ
ッチをより小さくするという目的を達成できる。実際に
、第８Ａ図と第８Ｂ図に示されているリフローの前の従
来のめつき技術と、リフローの後の従来のめつき技術を
用いてバンプ間隔を比較し、第８Ｃ図と第８Ｄ図に示さ
れている本発明の移転法による一層細かいピッチのバン
プ間隔を比較することにより、利点はまったく明らかで
ある。また、第８Ａ図と第８Ｂ図に示すように、従来の
めつき法は、前リフローキノコ形付着物が付着する可能
性が高くなるために、バンプの寸法が不均一にする可能
性を促進する。
後で行う詳しい説明ははんだ接合材料の好適な組成につ
いてのものであるが、高歩留りのはんだバンプされた半
導体ウェーハは、すすを３重量％より少く含むはんだ材
料を用いることが好ましい。
電子的パッケージングの分野においては、個々の電子部
品の性能特性を種々のやり方で向上させることができる
。１つのそのような技術は、第９図と第１４図に示すよ
うに、電子装置にｉける既存のスペースの使用を最適に
する。第９図と第１４図に示されている本発明の実施例
は、積重ねられたテープリードフレーム組立体５４の使
用により、部品におけるスペースを利用するための改良
した手段を表す。更に詳しくいえば、ｙ重ねられたテー
プリードフレーム組立体５４は、電子部品のより広い面
積と、垂直方向に隔てられている種々の線または程々の
層とに対して多層導電リードアクセスを配置する手段を
構成する。積重ねられたテープリードフレーム組立体５
４は集積回路チップに使用するために構成され、積重ね
られた関係で配置された多数のリードフレーム５４を有
する。
各リードフレーム５４は少くとも１つの導電素子６２を
有することが好ましい。はんだバンプ６６を含むはんだ
バンク手段が、リードフレーム５４の選択された導電素
子６２を電気的および機械的に連結するために設けられ
る。！ＪＸ１４図に更に示されているように、好適な積
重ねられているリートフｖ−ム５４ハ、隣接するリード
フレーム５４の間の分離を維持し、リードフレーム内の
多数の導電素子を誘電的に分離する念めの誘電体物質７
０を含む湿らせることができない表面を有する。また、
導電素子６２を集積回路チップ７２に接続する念めに、
好適な積重ねられたテープリードフレーム組立体５４と
はんだバンプ６６とが木造され、配置される。
第１４図は、導電素子６２Ｕｔ−含む第１の上側リード
フレームＵと、導電素子６２Ｌを含む第２の下側リード
フレームＬと、第１のリードフレームと第２のリードフ
レームの間に積重ねられた関係で位置させられて一層イ
ンピーダンスのストリップ線、ま念は一層インピーダン
スのマイクロストリップ構造を形成する信号線６２ｍを
形成する導電素子を含む第３の中間リードフレームＭと
を備える積重ねられたテープリードフレーム組立体の一
実施例を示す。リードフレーム５４の寸法と、それらの
リードフレームの導電素子の寸法とは形成された任意の
電気回路の電気的パラメータを定める。
実際に、導電素子６２は接地導体または接地面も構成す
る。あるいは、ある導電素子６２は電力導体も構成し、
それらの電力導体は電力面としても構成できる。前記の
ように、導電素子６２は信号線も構成できる。
ここで第９図を再び参照する。積重ねられ７’ＣＩＪ−
ドフレーム組立体５４は積重ねられた関係で配置される
。各リードフレームは直線状の導電素子６２を含む。ま
た、導電素子６２を電気的お工び機械的に接続するため
に、積重ねられたはんだバンプ６６を含むはんだバンプ
手段が設けられる。
第９図は、保護手段７６を有する積重ねられたリードフ
レーム組立体５４をとくに示す。好適な保護手段７４が
積重ねられたリードフレーム組立体５４の部分の周囲に
配置され、積重ねられたリードフレームの他の部分が保
護手段７６から突出できるようにして、他の装置へ接続
できるようにする。
本発明のこの積重ねられたリードフレーム組立体はこの
ように、積重ねられているリードフレームを用いて機械
的および電気的に接続される複数の個々のリードフレー
ムを含む。したがって、積重ねられたテープリードフレ
ーム組立体５４は、高速集積回路の信号処理に関連する
諸間頭、たとえば特性インピーダンス制御、インダクタ
ンス、容量、抵抗値、および漏話ノイズを解決する。積
重ねられたテープリードフレーム組立体５４は、はんだ
バンプ６６の高さを調整することにより、またはリード
フレーム５４の他の物理的特性を構成することにより、
制御されるインピーダンス構造として構成できる。この
ようにして、積重ねられたテープリードフレーム組立体
５４は、従来の多層セラミックプリント回路板よりコス
トを大幅に低減し、しかも性能を大幅に向上させる。
次に、低コストリードフレームパッケージ８４の側面図
が示されている第１０図を参照する。低コストリードフ
レームパッケージ８４はＨ造コストを大幅に低減し、か
つ動作の信頼度を大幅に向上する。第１０図に示すよう
に、低コストリードフレームパッケージ８４はリードフ
レーム８Ｂと、半導体チップ８８と、もともと予め形成
されている複数のはんだバンプ１６と、他の装置へ接続
する念めにリードフレーム８６の一部を保護子８０から
突出させながら、リードフレーム８６の他の部分と半導
体チップ８８の周囲を封止し、環境的に保困する保護手
段７６とを含むことが好ましい。
低コストリードフレームパッケージ半導体チップ８Ｂは
チップ正面９２とチップ裏面９３を有することが好まし
い。チップ正面９２はチップ８８との間で信号をやジと
ジするためのパッド９６を有する。リードフレーム８６
は電力用、接地用および信号用の導電素子１００の少く
とも１つを有することが好ましい。それらの導電素子１
００は、入力信号と出力信号をバッド９６へ送る九めの
第１の端部１０１と第２の端部１０２を有する。保護手
段Ｔ２は、半導体チップ８８の周囲に室を形成する第１
の囲み部材１１２と第２の囲み部材１１３を含むことが
好ましい。囲み部材１１２，１１３の内面は室の壁１１
４を構成する。チップ８８と囲み部材１１２．１１３が
独立に熱膨脹サイクルを行えるようにする九めに、室の
壁１１４は半導体チップ８８から離れていることが好ま
しい。保護手段７６は、チップ８８を被覆して、環境汚
染からチップ８Ｂを保護するためのバリヤシール手段１
１６と、囲み部材１１２と１１３の間ま九は保護手段Ｔ
６とパッケージングの次のレベルの間の境界面をシール
するためのパッケージシール手段１１７とを有すること
も好ましい。
保護手段７６は、熱サイクル中にチップ８８と、リード
フレーム８６と、保護手段７６とに加えられる熱応力に
よりひき起される機械的疲労を軽減するために、室の壁
１１４と半導体チップ８８の間に位置された応力逃し手
段１２０（第１０図、第１３Ａ図、第１３Ｂ図、第１３
Ｃ図）も有することができる。応力逃し手段１２０は、
熱サイクルによりひき起される応力とは独立にリードフ
レーム８６とチップ８８の間の信号の導通を維持する念
めに構成された導電素子１００の応力逃し手段１２０を
有することが好ましい。第１３Ａ図は、曲げられた応力
逃し手段１２０ａとして構成された応力逃し手段１２０
の平面図を示す。同様に、第１３Ｂ図は、チップ８８と
、リードフレーム８６と、保護手段７６とへ熱サイクル
中に加えられる熱応力にエフひき起される機械的疲労を
逃す之めに構成および配貨された曲ｐ〈ねりた応力逃し
手段１２０ｂの平面図を示す。第１３Ｃ図は、たわむこ
とができるアーチ状の応力逃し手段１２０ｃとして構成
された応力逃し手段１２０の側面図である。
したがって、本発明の好適な低コストリードフレームパ
ッケージは開かれている空所１２６の中に半導体チップ
を入れる。更に、空所１２６の中にあるリードフレーム
８６の部分は、熱応力によりひき起される疲労を最小に
する応力逃し手段１２０を有することが好ましい。した
がって、本発明は、導電性を失うことなしく、または装
置を疲労させることなしに、熱膨脹にニジひき起される
部品の動きを行わせるために、９所の中に入れられ次応
力逃し膨張手段１２ｄを含むことが好ましい。更に、相
互に許容できない熱膨脹の違いを生ずることがある種々
の部品材料を選択できるようにすることが重要である。
この特徴を表現する別のやｖ方は、この低コストパッケ
ージが、熱サイクルによりひき起される応力とは独立に
、リードフレームの間で信号をやりと９する九めの導電
性を維持することである。
低コストリードフレームパッケージ８４の囲み部材１１
２と１１３の少くとも１つがパンケージングの次のレベ
ルを構成する。ま念、導電素子１００の第２の端部１０
２が、中間パンケージングなしにパッケージ８４をプリ
ント回路板１３０へ接続する手段を有することができる
。これは、チップ８８がパンケージへどのようにして接
続されるかに関連する人動特徴を有する、本発明の低コ
ストパッケージの更に別の利点も示すものである。とく
に、半導体チップ８８の前面９２にはチップパッド９６
が構成され、裏面９３は保護手段９０の部分へ接合する
友めに構成される。この構造は、放熱させる友めにはん
だ接合と空気だけがある場合よりも、広い面積のチップ
を動作中に放熱器へ接触させて置くことによシ、裏側取
付けにおける熱抵抗の特徴を利用するものである。プリ
ント回路板または他のレベルのパッケージングへの取付
けを容易にするために、補強手段をパッケージ内に設け
ることもできる。像コストリードフレームパッケージ８
４のバリヤシール手段１１６はポリイミド材料で構成す
ることが好しく、接合手段ははんだバンプ材料で構成す
ることが好ましい。
低コストリードフレームパッケージ８４は、プリント回
路板または他のレベルのパンケージングへ直接接続する
ために構成された高密度低コストリードフレームパッケ
ージも有することができる。
この高密度低コストリードフレームパッケージは、約０
．５１Ｗ　　（０，０２インチ）より十分に小さい繰返
えしパターンの細かいピッチの接合パッドを含む接合パ
ッド９６を有する半導体チップ８８を含むことが好まし
い。同様に、リードフレーム８６は細かいピンチの導電
素子を含むことができ、接合手段は細かいピッチの導電
素子を細かいピッチのパッドへ接続する手段を含むこと
ができる。この高密度低コストリードフレームのこの実
施例は、半導体チップ８８の上に配置されるパッド９６
と、約０．０７６〜０．２０３１１１１（約０．００３
〜ｏ、ｏｏｓインチ）のピッチで隔てられるリードフレ
ーム導電素子１００とを含むことが好ましい。導電素子
１００のうち、保護手段９０の外側へ延長する部分は、
約０．１０２〜０．２５４ａｍのピッチで隔てることが
好ましい。
再び第１０図を参照して、低コストリードフレームパッ
ケージ８４を製造する方法について説明する。この方法
は、チップとの間の信号のやりと９をするためのパッド
９６を有する半導体チップ８８を用意する工程と、チッ
プ８８へ接続するリードフレーム８６を位置させる工程
とを含むことが好ましい。リードフレーム８６は、電力
用、接地用および信号用の導電素子１００の少くとも１
つを有することが好ましい。その導電素子は入力信号と
出力信号をパッド９６へ送る第１の端部１０１と第２の
端部１０２′ｔ−有する。次に、予め形成されているは
んだバンブ１６を用いて導電素子１００をチップパッド
９６へ接合することにより、チップおよびリードフレー
ムパッケージを形成する。次に、保護手段７６を置いて
半導体チップ８８とリードフレーム８６の部分との周囲
をシールし、かつ環境保護するとともに、他の装置へ接
続するために、リードフレーム８６の他の部分を保護手
段７６から突き出させる。好適な製造方法は、半導体チ
ップ８８の周囲に置かれて室を形成する第１の囲み部材
１１２と第２の囲み部材１１３を有する保護手段７６を
含む。各囲み部材は、チップ８８と囲み部材１１２，１
１３を独立に熱膨張サイクルさせるために、半導体チッ
プ８８から隔てられた室壁１１４を構成する内面を有す
ることが好ましい。更に、上記の装置を組立てる好適な
方法は、導電素子の第２の端部１０２を中間パンケージ
ングなしにプリント回路板１３０へ接続する工程を含む
。
以上述べた方法は、誘電体のようなテープ手段により分
離され、かつ保持される複数の導電素子を有するチープ
リニドフレームを含むリードフレームを用いることを含
む。保護手段７６ｔ−設けることに加えて応力逃し手段
ｔ２０を設けることもできる。更に具体的にいえば、低
コストリードフレームパッケージ８４の製造方法は、熱
サイクル中にチップ８８と、リードフレーム８６と、保
護手段７６とへ加えられ急熱応力によりひき起される機
械的疲労を逃すために、室の壁１１４と半導体チップ８
８の間に応力逃し手段１２０を位置させる工程も含むこ
とが好ましい。
パンケージング技術の分野においては、型または活性装
置をリードフレームへ接合するために十分な費用が費さ
れる。このコストは型当りの必要とする接合の数が増加
することにより増大する。
型’ｔ−リードフレームへ接合するために要する時間を
短くシ、エネルギーを減少する九めに種々の提案が行わ
れているが、この方法の工程の代表的なパターンが工業
上の実務として現われている。第１１図はタブ組立の従
来の方法の概略を示すものである。この図に示されてい
るように、第１のリードフレームを型に取付けねばなら
ない。次に、型は第１のリードフレームから切離され、
バツケージヘエボキシ樹脂により接合される。それから
、第１のリードフレームをパッケージへ取付け、その上
にふたを溶接せねば々らない。しかし、別の工程も必要
である。それらの工程には、型からパンケージを経て外
部装置へ至る導電路を設けるために、第２のリードフレ
ームをパッケージへ接合する工程が含まれる。そうする
と、組立てられたパッケージは機能テストを行えるよう
になる。タブ組立体当り　１０００個所をこオる接合を
行う必要があることは従来の技術においては普通であっ
た。
本発明の低コストタブパッケージは従来の数多くのタブ
組立工程を識別し、無くすものである。実際に、第１２
図に示すように、本発明の低コストタブパッケージの工
程はより少く、組立てられる型当りの接合数は大幅に減
少させられる。とくに、第１２図に示すように、本発明
の低コストタブパッケージはリードフレームを型に取付
ける必要がある。それからチップはエポキシ樹脂によジ
パッケージへ接合される。次に、ふ次がパッケージにシ
ールされる。これでパンケージは機能テストを行うこと
ができるようになった。第１０図に示すように、連続リ
ードフレームの周囲に保護手段を設けるという技術革新
により、従来の技術におけるようなほとんどの高性能チ
ップにおいて同頁個所もの接合を行う必要がなくなる。
本発明が大規模なチップ製造法について及ぼす大きな衝
撃について簡単に測定できる。たとえば、従来の技術に
おける同一の相互接続要求と比較して無くされた接合数
のチップ当りの節減率は５０％をらくにこえ、信頼度は
大幅に向上する。チップ尚ｐの接合数のこの大きな減少
のために、出願人は従来知られていない製造効率を達成
してそれらの装置を製造できた。
第１５Ｂ図は信号性能を向上させるために設計された別
のリードフレーム構造を示す。図示のように、高性能パ
ッケージングにおけるＳ／Ｎ比を高くするためにフィル
タリードフレーム組立体１６２が設けられた。好適なフ
ィルタリードフレーム組立体１６２は、半導体チップの
ような電子部品との間に、電力用、接地用および信号用
の導電路を少くとも１つ設けるための導電素子１６６を
有するリードフレーム１６４を含む。リードフレーム組
立体に対する電気的減結合を行うコンデンサ手段が設け
られる。リードフレーム１６４の電力導電素子と接地導
電素子の間に少くとも１つの減結合コンデンサ１６９を
コンデンサ手段が有することが好ましい。
典型的なリードフレーム装置における信号の忠実度は電
気的ノイズにより低下させられる。本発明のフィルタリ
ードフレームに従って構成された減結合コンデンサ１６
９の使用によりそのノイズをなくすか、最少にできる。
半導体チップの電力接続部と接地接続部のより近くに特
定の減結合コンデンサを設けることにより、そのコンデ
ンサのノイズ減少性能が高くなる。第１５Ａ図に示すよ
うに、従来の減結合コンデンサはプリント回路板とパッ
ケージに装着されるのが普通であった。しかし、第１５
Ｂ図に示す工うに減結合コンデンサ１６９をリードフレ
ーム１６４に直接取付けることにより、減結合コンデン
サは、減結合効果を最高にするためにそれぞれの電力接
続部と接地接続部にできるだけ近く配置される。はんだ
ペースト、はんだ予備形成、または導電性エポキシを使
用するというような、減結合コンデンサ１６９をリード
フレームの電力および接地用の導電素子１６６へ取付け
る種々の方法を利用できる。フィルタリードフレーム組
立体１６２は、導電素子１６６を分離する誘電体物質１
７３を有するテープリードフレームを含むことが好まし
い。導電素子１６６は鋼材料で構成することが好ましい
。
第１５Ｂ図に示すように、チップとの間で信号をやりと
シするためのインターフェイス領域１８０ｔ−有する半
導体チップ１７８を備える一体部品手段もフィルタリー
ドフレーム組立体１６２は含む。チップ１７８のインタ
ーフェイス領域１８０と減結合コンデンサ１６９の間の
間隔を最小にして信号の減結合を行うために、チップイ
ンターフェイス領域１８０の上に少くとも１個の減結合
コンデンサ１６９が位置させられるように、半導体チッ
プ１７８をリードフレーム１６４へ接続することが好ま
しい。
フィルタリードフレーム組立体１６２は保護手段７６を
更に含むことができる。テープリードフレームの一部を
保護手段１８５から突出させて他の装置へ接続できるよ
うにして、半導体チップ１７８とテープリードフレーム
１６４の他の部分との周囲に封止された環境保護部を設
けるために保護手段７６は構成され、配置される。第１
５Ｂ図は、中間パッケージングなしにプリント回路板１
９Ｇへ接続するために保護手段１８５から延長するリー
ドフレームの第２の端部を有するフィルタリードフレー
ム組立体１６２を更に示す。たわみを持たせ、組立体の
割れすなわち破壊を阻止するために、フィルタリードフ
レーム組立体１６２に開放領域を設けることができる。
次に説明する本発明のはんだの組成は、製造効率と性能
および信頼度を高くするために電子部品をパンケージン
グおよび接合する装置に関するものである。本発明に従
って軟かいはんだバンプ組成を用いることにＪ：り、電
子的パッケージの信頼度を大幅に向上できた。種々の組
成を利用できるが、広い温度範囲にわたって１つの固相
冶金学的状態を維持する組成物を使用することが好まし
い。
九とえば、非常に高い温度から室温より十分に低い温度
までの範囲の悪い動作環境に電子部品をさらすことは普
通である。そのような温度変化中に従来の多くの接合材
は固相と液相の間で相変化を行う。その相変化により金
属疲労が生ずる。これは明らかに望ましくない特性であ
って、そのような接合材を用いている装置と部品に信頼
度の大きな間物をひき起す。
本発明のはんだ組成は、電子的接合の分野において現在
用いられているはんだ接合材で経験されるよジも、はる
かに広い温度範囲において単一相の固体を維持する好適
なすず一部はんだ組成を示すものである。更に詳しくい
えば、すすを３重量−以下、鉛を９７重−ｔ％以上含む
組成を使用することにより、信頼度が十分に高い接合が
得られる。
たとえば、すすを１重量％含むはんだバンプを試験した
結果、すすを３〜６重量％というようにすすの含有率の
高いはんだバンプより信頼度が３倍であることが判明し
た。
次に、簡単にしたすず一部相図が示されている第１６図
を参照する。図示のすず一部組成は線ＡＢＣよｐ上の温
度においては全く液体であって、完全な溶液である。し
たがって、ＩｆｓＡＢＣはこの系の液相線と呼ばれる。
したがって、■で示されている全ての領域は完全に液体
である。図でそれぞれβおよびαと記されている領域■
と■は固体溶液の領域である。与えられた組成の合金と
与えられた温度とがαとβの領域に入ると、それは一相
である。それらの領域の上限を形成する線ＡＤとＣＦは
線ＤＦと同様に固相線と呼ばれる。固相線ＡＤ、ＤＦ、
ＦＣの下側の物質はいずれも完全な固体である。領域■
内の物質はαとβの種々の比の組合わせで構成される。
線ＦＧとＤＥの曲率は、領域亘と■における固溶体中の
溶質（主な元素）の量が冷却とともに減少すること、お
よびその領域■がαとβが種々の構成で共存する二重相
で構成することを示す。“図示のように、領域Ｖと■は
系の固相線と液相線の間にあり、したがってそれぞれβ
プラス液体およびαプラス液体で構成される。それらの
領域は通常はのり状の領域と呼ばれる。電子的接合の之
めに最もよく知られているはんだ組成はこののり状の範
囲にある。しかし、βまたはαの固体結晶がすすと鉛の
液体溶液内で分配され、温度が降下するにつれて、液体
は第２の相を天童に溶解することはもはやできず、共融
温度に達するか、物質の残１）　（ｂａｌａｎｃｅ）が
αとβの混合中で完全に凝固するまで、βとαのより多
くの結晶が形成される。
第１６図に示すように、破線Ｑは、鉛９０重量％、すず
１０重量％を含む合金を表す。この合金が高温の液体溶
液からより低い温度まで冷却する間に、その合金は種々
の冶金学的相を通る。最初の冷却時にその合金はのり状
の範囲にまず入り、その範囲において合金は領域■にお
いてαの結晶形成を開始する。更に冷却すると、領域ｍ
内で合金は固体α相の形で完全に凝固する。更に、合金
が線ＦＧを横切って一層低い温度まで冷却すると、固溶
体はもはやすすの全ては保持できず、β相が形成される
結果として、領域■におけるβとαの共存により示され
ている２つの相領域になる。
第１６図が更に示すように、線Ｒにより表されている組
成、鉛９８重貴チ、すず２重量％に類似する組成の場合
にだけ常温においてαの一相が存在する。実際Ｋ、その
ようにすすの含有率が低い組成により最も広い範囲の一
相固体はんだ組成が得られる。その結果、すず含有率が
非常に低い合金から製造された軟かいはんだ接合材料は
、広い動作範囲中に冶金学的相変化を経験せず、し友が
って接合材の信頼度を向上し、熱疲労に対する抵抗を高
める。
したがって、少くとも約−６５〜＋２００℃　というよ
うな広い温度範囲において一相固体状態を維持する導電
性電子部品高強度接合を行うために、軟かいけんだ接合
材料を利用することが好ましい。
好ましい軟質はんだ接合材料はすすと鉛の組成を有する
。したがって、−相固体α状態からほぼ０℃における二
相固体αプラスβ状態へ組成が変化するような値にすす
の重量パーセントがほぼ等しいか、またはその値より低
いような含有率のすすと鉛の組成であることが望ましい
。このような組成のすず一層はんだ接合材料は、電子部
品の間で予め形成されて置き、それからりフロー接合を
行う之めに構成されたはんだバンプを更に有する。
第１６図に示すように、はんだバンプ態様にできる好適
なはんだ接合材料は、熱サイクル安定範囲を最適にする
念めに、すすを３重量％以下、鉛を９７重量％以上含む
。更に詳しくいえば、電子部品を相互に接続する友め【
用いる好ましいはんだバンプ材料はすず約０．５〜２重
ｉ％、鉛約９８〜９９．５ｉｉ量チを含む。この好まし
いすず含有率内で製造された部品は、損傷を生ずること
なしに一６５℃から＋１５０℃まで１０００サイクル以
上熱サイクルを行つ念。これとは対照的に、すず含有率
が約３〜６重量％であるはんだ接合材料に対して以前に
行ったテストでは２００サイクルまたはそれ以下で損傷
を生じた。
本発明のはんだ組成に従った好適な軟質はんだ接合材料
の少くともいくつかの用途は米国国防総省軍用規格（Ｕ
、Ｓ、Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｄｅｆｅｎｓｅ　
ＭｉｌｉｔａｒｙＳｔａｎｄａｒｄ　）　８８３　に規
定されている環境において使用するのに適する。したが
って、予め形成されたバンプ構造とすることができるは
んだ接合側斜が、米国国防総省軍用規格８８３方法１０
１０　Ｋ↓ジ求められる、−６５〜＋１５０℃の温度で
最少１００熱サイクルより１桁多い熱サイクルに耐える
導電電子部品高強度接合の次めに得られる。このはんだ
接合材料の好適な成分含有率は、すず３重量％以下、鉛
９７重′ｊｌチ以上である。更に詳しくいえば、そのは
んだ接合材料は、すず約０．５〜２重量％、鉛約９８〜
９９．５１ｆ１％を含むことが好ましい。
本発明のはんだの組成を説明する別のやジ方は、米国国
防総省軍用規格８８３方法１０１０により求められてい
る、−６５〜＋１５０℃　の温度範囲にわ念って最低１
００熱サイクルより１桁多い熱サイクルに耐え、かつ−
相同体状態からほぼ０℃における二相固体αプラスβ状
態へ組成が変化するような値にすすの１ｉｉ％がほぼ等
しいか、またはその値より低いような含有率であるよう
なすすと鉛の組成を有する、導電性電子部品高強度接合
用のはんだ接合材料を得ることである。同様に、本発明
は、米国国防総省軍用規格８８３方法１０１０の一６５
〜＋１５０℃　の熱サイクル要求に従う温度範囲にわた
って一相固体状態を維持するための組成を有し、電子部
品を相互に接続するために使用するはんだバンプ材料を
開示するものである。
先に述べたように、本発明のこの組成のはんだの使用に
は、従来知られていない、すなわち、電子パンケージン
グ技術の分野において予測されなかつ九やり方で信頼度
の高い接合を行うために、半導体チップの上にはんだを
置くことを含む。
本発明のこの組成のはんだは、リードフレームを電子装
置へ接続するのに使用するために、高強度はんだバンプ
を予め形成された導電素子を有するリードフレーム組立
体を更に含む。このリードフレーム組立体は、電子装置
上の接合場所へ入力信号と出力信号を送るために、電力
導電素子と、接地導電素子と、信号導電素子−の少くと
も１つを有するリードフレーム手段を含むことが好まし
い。
このリードフレームは、電子装置の接合場所へ選択的に
接合する念めに導電素子に予め形成されたはんだバンプ
も有することが好ましい。はんだバンプは、０Ｎ１５０
℃の温度範囲にわたって１つの固相を保つ之めの組成を
有することが好ましい。
あるいは、このリードフレーム組立体のはんだバンプの
成分含有率は、すず約０．５〜２重量％、船釣９８〜９
９．５重量％とすることができる。更に、リードフレー
ム組立体のはんだバンプは、０〜１５０℃の温度範囲に
わたって１つの固相を維持するための組成と、すすを約
０．５〜２重量％、鉛を約９９．５〜９８重量％含む組
成とすることもできる。
上記はんだバンプ組成特性のいずれかを有するリードフ
レーム組立体は、導電素子を分離するための誘電体物質
を有するテープリードフレームも有することができる。
このはんだ組成は、電力導電素子と接地導電素子および
信号導電素子の少くとも１つを含むＩＪ　−ドフレーム
を用意する工程と、電子装置の接合場所に導電素子を選
択的に接合する友めの手段を得るためにはんだバンプを
導電素子に予め形成する工程とを備え、用意ができた時
に接合するバンプつきリードフレーム（ｂｏｎｄ　−ｗ
ｈ＠ｎ　−ｒ＠ａｄｙｂｕｍｐ＠ｄ　ｌｅａｄｆｒａｍ
ｅ　）　　を製造する方法を更に開示するものである。
あるいは、用意ができ念時に接合するバンプつきリード
フレームを製造する上記方法の一部として予め形成すべ
きはんだバンプのはんだバンプ組成は、すず約０．５〜
２重量％、船釣９８〜９９．５重貴チの組成を有するこ
とができる。実際に、用意ができ友時に接合するバンプ
っきリードフレームを製造する好適表方法は、０〜１５
０℃の温度範囲にわたって１つの固相を維持する組成と
、すすを約０．５〜２重量％、鉛を約９８〜９９．５重
量％含む組成と有するはんだバンプを含むことができる
。
本発明のはんだ組成に従って低コスト高強度リードフレ
ームおよび半導体チップ組立体も得られる。好適な低コ
スト高度リードフレームおよび半導体チップ組立体は、
チップとの間で信号をやりとシするための接合場所を有
するリードフレーム手段を更に含む。この組立体は、半
導体チップ上の接合場所へ入力信号と出力信号を送るた
めに、電力導電素子と、接地導電素子と、信号導電素子
の少くとも１つを含むリードフレーム手段を更に有する
。ま九、この低コスト高強度リードフレームおよび半導
体チップ組立体は、対応する導電素子と半導体テップ上
の接合場所の間でリフローされるはんだバッグを有する
はんだバンプ手段を含む。はんだバンプの組成は、０〜
１５０℃の温度範囲にわ友って１つの固相を維持するよ
うなものであることが好ましい。あるいは、はんだバン
プの組成は、すすを約０，５〜２重Ｉ％、鉛を約９８〜
９９４５　重景俤とすることもできる。しかし、本発明
のこのはんだ組成に従う更に別の低コスト高強度リード
フレームおよび半導体チップ組立体は、０〜１５０℃の
温度範囲にわたって１つの固相を維持する組成を有する
はんだバンプ手段を含む。その組成はすすを約０２５〜
２重量％と、鉛を約９８〜９９．５重Ｊｌチ含む。同様
に、低コスト高強度す−ドフレームおよび半導体チップ
組立体を製造する方法が得られる。この方法の好ましい
工程は、チップとの間で入力信号と出力信号をやりとり
するための接合場所を有する半導体チップを用意する工
程と、半導体チップ上の接合場所へ入力信号と出力信号
を送る几めに電力導電素子と接地導電素子および信号導
電素子の少くとも１つを有するリードフレーム手段を用
意する工程と、対応するリードフレーム導電素子と半導
体チップ接合場所の間に位置させられるはんだバンプで
あって、０〜１５０℃の温度範囲にわたって１つの固相
を維持する組成を有するはんだバンプを用意する工程と
、対応するリードフレーム導電素子を半導体チップ上の
接合場所へ接合する友めにはんだバンプをリフローする
工程とを備える。上記の好適な方法におけるはんだバン
プの組成は、０〜１５０℃の温度範囲のみにわたって１
つの固相を維持する特性を有することにより定められる
のではなくて、ナずを約０．５〜２重量％、鉛を約９８
〜９９．５重量％含むようにすることができる。しかし
、低コスト高強度リードフレームおよび半導体チップ組
立体を製造する更に別の好ましい方法は、すすを約０．
５〜２重量％、鉛を約９８〜９９．５重量％含む組成を
有するはんだバンプを含む。その組成は、０〜１５０℃
の温度範囲にわたって１つの固相を維持する。
このはんだ組成の発明は、半導体チップの間で信号のや
りとりを行う接合場所を有する半導体チップを用意する
工程に続いて、半導体チップ上の接合場所へ入力信号と
出力信号を送る穴めの電力導電素子と接地導電素子およ
び信号導電素子の少くとも１つを含むリードフレーム手
段を接合する工程と、０〜１５０℃の温度範囲で１つの
固相を維持する組成を有するはんだバンプを半導体チッ
プの接合場所に予め形成する工程と、半導体チップの接
合場所に予め形成されたはんだバンプを対応するリード
フレーム導電素子に整列させる工程と、はんだバンプを
リフローして対応するリードフレーム導電素子を半導体
チップの対応する場所に接合する工程とを有する、低コ
スト高強度リードフレームお工び半導体チップ組立体を
製造する方法を更に有する。この製造方法は、すすを約
０．５〜２重量％、鉛を約９８〜９９．５重量％含む組
成を有するはんだバンプも有することがある。
本発明のこのはんだ組成の更に別の好適な実施例は、半
導体チップとの間で信号をやりとりするための接合場所
を有する半導体チップと、チップの接合場所との間で信
号をやりとジするなめに電力導電素子と接地導電素子お
工び信号導電素子の少くとも１つを有するリードフレー
ムと、０〜１５０℃の温度範囲にわ友って１つの固相を
維持する次めの組成を有し、半導体チップ上の接合場所
へ選択的に接合するなめにリードフレーム導電素子へ予
め形成されるはんだバンプを含む接合手段とを備える低
コスト高強度半導体チップおよびリードフレーム組立体
キッドを有する。それらのはんだバンプは、すすを約０
．５〜２１ｉ１１％、鉛を約９８〜９９．５重量％含む
組成も有することができる。あるいは、この組立体キッ
トは、半導体チップ上の接合場所に選択的に接合する几
めにリードフレーム導電素子に予め形成されるはんだバ
ンプを有する接合手段を有することもできる。はんだバ
ンプは、すすを約０．５〜２重量％、鉛を約９８〜９９
．５重量％含むことができる。電子部品のパッケージン
グおよび接合の分野における一層の進歩は下記の改良し
之炉接合構造および方法を含む。
電子部品の接合の基本的な炉接合技術が良く知られてい
る。接合すべき装置が、導電素子の加熱および小さい力
にぶる接合のために、炉の中に入れられる。しかし、接
合される名種の導電素子へ不等な圧縮力が加えられると
いう問題がしばしば起る。この不均一な接合力が加えら
れた結果としである導電素子が過大に圧縮され、他の導
電素子が不十分に圧縮されることがしばしば起る。各場
合に、パンケージ全体の信頼度が低下する。し次がって
、本発明は、従来技術における圧縮の問題が起ること々
しに、半導体チップへリードフレームの導電素子を制御
しつつ圧縮炉接合する手段を提供するものである。とく
に、第１７図に示す接合装ｆ１２０Ｂが設けられる。こ
の接合装置は、半導体チップを支持するチップ支持面を
有する保持部材を含む保持手段と、半導体チップ上の接
合場所にリードフレームの導電素子を正確に位置させる
位置ぎめ手段と、導電素子を加熱し、その導電素子をチ
ップ接合場所にリフロー接合する次めの炉を含む炉加熱
手段とを有する。
第１７図に示すように、代表的な炉接合サイクルは炉手
段を有する。この炉手段は、保持部材２１２の内部に保
持されている導電素子と半導体チップを加熱するために
構成され九ベルト炉２１０を有することが好ましい。ベ
ルト炉２１０は、保持部材２１２をベルト炉２１０の中
を通って送るベルト部材２１５を有することが好ましい
。好適なベルト炉２１０は、導電素子を接合すべきチッ
プ上の場所を囲む中性１念は還元性の雰囲気を生ずる手
段を含む。それにエフその中性″１には還元性の雰囲気
は材料のフラックスなし接合を行えるようにする。
＠１８図に示すように、保持部材２１２の中に半導体チ
ップを位置させる手段が設けられる。半導体チップ２２
３を一時的に保持し、リードフレーム２２６の導電素子
２２５との精密位置合わせを容易にする九めの真空を生
ずる真空手段が室２２０の内部に設けられる。室２２０
により、保持部材２１２の熱保持部分にチップ２２３が
さらされることも最少限におさえる。位置ぎめ手段は、
炉２１０の中でチップを加熱する前に、位置させられて
いるデツプ２２３とリードフレーム２２６をきつく固定
する九めに、力の矢印Ｊで示されている固定ばね組立体
も有する。接合装置２０８を位置ぎめする手段は、リー
ドフレーム２２６に整列して係合するように構成および
配置された整列部材２３０も有する。また、図示のよう
に、整列穴２３３をあけられた表面２３２保持部材２１
２に設けられる。整列部材２３０を滑り可能状態で受け
るように整列穴２３３を構成し、配置することが好まし
い。第１８図に示すように、整列部材２３０と整列穴の
相互作用により、チップ２２３の接合場所に対する導電
素子２２５の粗整列が行われる。
第１７図に示されている保持部材２１２は、リードとバ
ンプの整列を維持し、かつはんだバンプ２３５と導電素
子２２５の間に求められている接触を行うための手段を
有する。はんだバンプ２３５と導電素子２２５の間の接
触は硬いインサートま念は形が一致するインサートを用
いて行われる。硬いインサート２４０は軟かいはんだバ
ンプを用いる用途に使用する念めに構成および配置され
る。チップ２２３の上方に垂直に配置されている導電素
子２２５の上にインサート２４０を置くことが好ましい
。し友がって、硬いインサート２４０は重力で生じた圧
縮力をリードフレームに加えて、全ての導電素子２２５
がチップの適切な接合場所に十分に接触するようにする
。導電素子２２５の上に硬いインサート２３０を置くこ
との制御される圧縮作用は、導電素子２２５が最初は平
でないこと、お工びチップ２２３に形成されているはん
だバンプ２３５の高さの違いとは独立に、各導電素子２
２５と半導体チップ２２３の−様な接合を促進する。好
ましいインサート材料には、優れ比熱絶縁性を有する石
英材料が含まれる。本発明の接合装置２０８を用いる時
は、チップ２２３に対する導電素子２２５の垂直高さを
維持する次めにスタンドオフ手段２４２を設けることが
望ましい。
あるいは、チップ表面２４４の上の導電素子の高さを維
持するために碩い接合材料を利用できる。
しかし、硬い材料を用いると、圧縮接合力が加えられ九
時にチップ２２３に割れその他の損傷が生ずることにな
る。し次がって、第１９図に示すように、形が一致する
インサート２４８を利用できる。
そのインサート２４８は、硬い材料で作られてチップ２
２３の上に設けられ次バンプの高さの違いを吸収するた
めに公称インサート圧縮を許すことを除き、硬いインサ
ート２４０と同様に機能するように構成、配置され、る
。この特徴により、製造中に部品が損傷を受ける１つの
原因がなくなり、したがって、本発明に従って製作され
た部品の信頼度が高くなる。リフロー可能なはんだバン
プが予め形成されている導電素子で接合装置２０８を利
用できる。予め形成されるリフロー可能なはんだバンプ
は、前記し、かつデツプ２２３の上に示されているもの
として構成することもできる。また、効率を良くシ、工
具の使用を減少するために、インサート２４０と２４８
を容易に互換できる。
接合作業中にはんだバンプ２３５を囲んでいる中性雰囲
気または還元性雰囲気内で本発明の炉接合を利用する時
に材料の節約と、部品をきれいくすることが強められる
。この方法が窒素雰囲気中で行われると、フラックスな
しで接合を行うことができる。
したがって、半導体チップをリードフレームの導電素子
へ制御しつつ圧縮炉接合する方法が得られる。この方法
は、チップ支持面２２２を有する保持部材２１２に複数
の接合場所を有する半導体チップ２２３を蓋く工程と、
リードフレーム２２６の導電素子２２５をチップ接合場
所へ接続する接合材料を予め形成する工程と、リードフ
レームの導電素子を半導体チップ上の接合場所に整列さ
せる工程と、リードフレームの導電素子をチップ接合場
所へ向って動かして、接合材料が導電素子とチップ接合
場所に接触するようにする工程と、接合材料をリフロー
温度まで加熱する工程と、接合材料を冷却して接合作業
を終る工程とを有する。この方法は、接合作業中に接合
材料を囲む中性または還元性の雰囲気を製造する工程も
有する。ま之、半導体チップを位置させる工程は、保持
部材の中に延長している室の上のチップ支持面の上にチ
ップを置く工程と、チップをリードフレームの導電素子
に整列させる間チップを一時的に保持する念めの真空′
ｔ−発生する工程と、組立体を加熱する前にリードフレ
ームの導電素子との整列状態にチップを固定する工程も
含むことが好ましい。予め形成された接合材料を位置さ
せる工程は、予め形成されたはんだバンブをリードフレ
ームの導電素子または半導体チップの接合場所の上に位
置させる工程を含むことができる。
フラックスなし炉接合を利用できない時は、本発明のフ
ラックス剤が更に別の手段で接合法を改良できる。たと
えば、このフラックス剤の好ましい成分が安価で、容易
に入手でき、かつ容易に混合できるから、こめフラック
ス剤はとくにコスト面で効果的である。更に、従来のフ
ラックス剤で接合された後でその接合され九表面をきれ
いにするための費用を大幅に低減できる。その理由は、
従来のフラックス剤では一般に起る炭化が、本発明の７
ラツクス剤では最少またはほとんどなくなるからである
。金を接合材料に用いるとフラックス剤の使用は一般に
不用である。しかし、通常の雰囲気中ではんだ接合を用
いると、接合側で接合するために酸化物のない表面を促
進するためにフラックスを使う必要がある。塩化アンモ
ニウム、塩化亜鉛、塩化水素のような活性化されたフラ
ックス、またはその他の周知の活性化剤は一般に極めて
酸性で、有毒なことがある。活性化されたフラックスの
使用後にしばしば残る残渣は部品を腐食したり、その他
の困難をひき起したりする。これとは対照的に、油とロ
ジンを含む好適なフラックス剤を用いると十分に不活性
な残渣が残る。その残渣は部品の表面に残つ九場合にも
、上記の活性化されたフランクス剤に伴う諸問題をひき
起すことはない。フラックスが炭化し、かつ腐食性の残
渣が残る問題に対する従来の解決法は、フラックスｔｅ
はフラックス成分に組合わされたアルコール成分を用い
ることを含んでいた。しかし、アルコールは蒸発しやす
く、その之めにそれの効果は低下する。水とホワイトロ
ジンを含んでいるフラックス剤にイソプロピルアルコー
ルが用いられると、タブ付着作業中にフラックスはしば
しば乾いて固着するから、それをきれいＫすることは不
可能では力いまでも困難である。炭化したフラックスは
イオン汚染の原因となることが判明しており、それでな
くとも審美上の問題が起る。本発明の７ラツクスは、接
合領域での炭化の量産を解決する友めにロジンと油の組
合わせを利用することが好ましい。
好適なフラックスは、安価で、入手が容易であり、通常
は危険でない材料を含むことが好ましい。
好ましいフラックスは容易に混合および使用でき、かつ
接合場ｒｉｆｒカら容易に除去できる。このフラックス
は、はんだを表面に接合するために必要な温度よｐなる
べく高い発火温度を有する油ま九は油の組合わせを含む
から、従来のフラックスでは燃焼の結果としてしばしば
生ずる炭化した残渣は大幅に減少するか、なくなる。好
ましい、フラックスは、油を約５〜９５重量％、好まし
くｔｉｌＯ〜９０重′１１％、よジ好ましくは２０〜８
０重量％、更に好ましくは３０〜７０重Ｉｌチ含み、ロ
ジンを約５〜９５１ｉ量チ、好ましくは１０〜９０重量
％、なお好ましくは２０〜８０重量％、更に好ましくは
３０〜７０重貴チ含む。ロジンに油を添加するとフラッ
クスの粘度が調節されることにより、取扱いと、出すこ
とが容易になる。しかし、油を添加すると、はんだづけ
中の酸化物の形成を減少させるロジンの効果を低下させ
ることは認められなかった。実際に、油を添加すると、
ロジンの効果が強くなり、とくに、細かい、幾何学的間
隔を有する構造に用いるとそれの効果は高くなる。更に
、接合作業における温度上昇中に、フラックス混合物中
の油とロジンのそれぞれの割合がほぼ同じである点で、
この成分の組合わせの安定性は重要である。
好ましい油戻は発火温度が少くとも約３７５℃のもので
ある。比較的高い発火温度を有する油を選択することに
より、接合中にフラックスが炭化する傾向は低く々る。
したがって、油ま次はそれの組合わせの発火温度がなる
べく少くとも約３７５℃である油またはそれの組合わせ
を利用できる。好ましい油は、食用油、魚油−動物油、
等またはそれの組合わせより成る群から選択できる。好
適な油またはそれの組合わせの発火温度は少くとも約３
９０℃が好ましく、より好ましくは約４００℃、もつと
好ましくは約４１５℃、−層好ましくは約４２５℃であ
る。使用するために上記の群から選択される油の発火温
度は少くとも約４３０℃であることが最も好ましい。食
用油を用いる時は、落花生油、ひまわり油、ナタネ油、
大豆油、コーン油、キャスター油等より成る群から選択
することが好ましい。高い発火点を示す他の周知の油も
利用できることがわかるであろう。最も好ましくは、食
用油は落花生油であって、それの発火点は少くとも約４
３０℃である。
好ましいフラックス剤中のロジンの重量比が５０％に近
づくにつれて、好ましいフラックス剤の利点が一層完全
に実現されると一般に信ぜられている。たとえば、ロジ
ンの含有率が５０％に近づくとフラックス剤の流動性が
高くなって、出すのと、使用が完易になる。更に、ロジ
ンの重量比が高くなるにつれて、接合中のフラックスの
耐炭化性が一層明らかとなり、生ずる炭の量が減少する
ものと信ぜられている。したがって、好ましいフラック
スはロジンを少くとも３０重’１％、好ましくは約４０
重量％、もつと好ましくは約５０重量％である。更に、
ロジンと油との重′１％の比は少くとも約０．１が好ま
しく、より好ましくは約０．５、もつと好ましくは０．
７５　、更に好ましくは０，９、−層好ましくは０．９
５　、最も好ましくは約１である。
好ましいフラックスに用いるロジンは十分に不活性で、
活性化されないロジンが好ましい。好ましいロジンは数
多くの出所から市販されているホロ（ｗａｔ＠ｒ　ｗｈ
口・）ロジンである。しかし、不活性化特性を示す他の
ロジンも使用できる。好ましい油とロジンの組合わせに
より、電子部品に使用するのに好ましく、かつそれに接
触する人に一般に有害で危い非腐食性で、有毒でないフ
ラックスが得られる。また、電子的な安全さおよびその
他の理由から、意図する用途が非活性化ロジンを必要と
しない時は、このフラックスは好、ましい油の組成に適
合する活性化ロジンを含むことができる。
このフラックス剤の好ましい例は炭化をＩＩとんどなく
シ、接合作業中の炭化残渣の発生がないから、はんだづ
け面の掃除ははるかに容易である。
それらの表面は、暖めたキシレン、ドライアセト７等の
ような比較的穏やかな洗剤を用いて容易に掃除できる。
導電素子をはんだで接合する方法も得られる。
この方法は、接合すべき表面にはんだとフラックスを置
く工程を含むことが好ましい。そのフラックスは、油を
約５〜９“５重量％、ロジンを約５〜９５重量％含むこ
とが好ましい。次の工程は、表面と、はんだと、フラッ
クスの少くとも一方を、フラックスの炭化が最少である
ような約２５０〜４００℃の温Ｒまで過熱することであ
る。接合は約２５０〜４００℃、好ましくは３００〜４
００℃の温度でほぼ起ると信ぜられ、かつ比較的高い発
火点を有する油を含ませる仁とによシそれらの温度にお
ける炭化が最少限に抑えられるものとすると、従来のフ
ラックスで見られた炭化作用は大幅に減少″またはなく
すことができる。
例１ 発火温度が４４３℃である市販の落花生油と、「アルフ
ァ（Ａｌｐｈａ）　５００２Ｊ　　という商品名で販売
されている水出ロジンとを同じ重量ずつ混合し、ガラス
混合機中で適度な速さで約２分間攪拌し次。
その結果得られ次フランクスは滑らかで、粘性があり、
容易に出すことができた。十のフラックスをリードフレ
ームの表面に塗布し、その近くではんだを３２５℃のり
フロー温度まで加熱したが炭化はほとんど起らなかった
。
【図面の簡単な説明】
第１図は代表的なリードフレーム組立体の斜視図、第２
図は導電素子にはんだバンプが予め形成されている代表
的なリードフレーム組立体の斜視図、第３図ははんだづ
けバンプされている移転基板の分解斜視図、第４Ａ図は
空所と、“それらの空所内のはんだベレットとともに示
す移転基板の平面図、第４Ｂ図ははんだペレットが移転
基板の空所内に入れられている様子を示す第４Ａ図の４
Ｂ−４８、ｉｌｌに沿う側面図、第５図は半導体チップ
の対応する接合パッドの上に位置させられている導電素
子にはんだバンプが予め形成されているリードフレーム
組立体の分解斜視図、第６図ははんだバンプ材料の付着
に関連する従来の半導体チップ装造サイクル工程を表す
流れ図、第７Ａ図ははんだ材料が付着されている移転基
板の斜視図、第７Ｂ図は代表的な半導体チップへのはん
だバンプの移転に続く、第７Ａ図に類似のはんだバンプ
され之移転基板の側面図、第８Ａ図はチップ表面の上に
置かれた従来の非リフローめっきされたバンプの側面図
、第８Ｂ図は不均一なバンプ寸法を示す従来のりフロー
めっきされたバンプの側面図、第８Ｃ図は好ましい高歩
留り、高密度はんだバンプのリフロー前の側面図、第８
Ｄ図は第８Ｃ図に示されているはんだバンプのリフロー
後の側面図、Ｍ９図は積重ねられたリードフレーム組立
体と保護手段の側面図、第１０図は低コストタブパッケ
ージおよび保護手段の側面図、第１１図は代表的な従来
のリードフレームとチップの組立法の流れ図、第１２図
は好ましい低コストタブパッケージリードフレームとチ
ップの組立法の流れ図、ＷＪ１３Ａ図は角ばって曲げら
れた応力逃し手段の平面図、第１３Ｂ図は曲９くねつ友
応力逃し手段の平面図、第１３Ｃ図はアーチ状応力逃し
手段の側面図、第１４図は積重ねられ几テープリードフ
レーム組立体の側面図、第１５Ａ図はリードフレームと
チップの組立体の外部でプリント回路板に取付けられて
いるコンデンサを示す従来の代表的なリードフレームと
チップの組立体の線図、第１５Ｂ図は部分的に保護手段
の中にあり、次のレベルのパッケージングに装着され九
フィルタリードフレーム組立体の側面図、第１６図はす
ず一部組成を示す相対温度図、第１７図は代表的なベル
ト炉接合機構の側面図、第１８図は軟かいはんだバンプ
接合を一様に行うｔめに硬いインサートを用いて構成さ
れ、？　１．１−ドフレームとチップ保持装置の側面図
、第１９図は硬いバンプ接合を一様に行う友めに形が一
致するインサートで構成され之リードフレームとチップ
保持装置を示す第１８図に全動的に対応する拡大側面図
でおる。 １０　、５４　、１６４・・・・リードフレーム、１２
　、６２　、２２５・・・・導電素子、１４・・・・誘
電体、１６・・・・はんだバンプ、２０・・・・移転基
板、２２・・・・移転面、６６・・・・はんだバンプ、
７６．９０・・・・保護手段、９６・・・・バッド、１
１２　、１１３・・・・囲み部材、　　１１６・・・・
バリヤシール手段、１２０・・・・応力逃し手段、２１
２・・・・保持部材、２０８・・・・接合装置、２３０
　、２４０・・・・インサート。 特許出願人　　ハネウェル・インコーボレーテンド復代
理人　　山　川　政　樹 ＦＩＧ、１ ＦＩＧ、２ ＦＩＧ、４Ａ ＦＩＧ、７Ｂ 庁」リフ〇− オ虻り７〇− ＦＩＧ、９ ＦＩＧ、ｌｏ ＦＩＧ、１３Ｇ ＦＩＧ、１１ 槌東孜往テ ＦＩＧ、　１２ ＦＩＧ、１５Ｂ ＦＩＧ、＋６

Claims (6)

    【特許請求の範囲】
  1. （１）ａ）おのおのまっすぐな導電素子を有し、積重ね
    られた関係で配置される多数のリードフレームと、 ｂ）リードフレームの選択的導電素子を電 気的かつ機械的に接続するためのはんだバンプを有する
    はんだバンプ手段と、 を備えることを特徴とする集積回路チップに使用する積
    重ねられたリードフレーム組立体。
  2. （２）ａ）接地プレーン導電素子と、電力プレーン導電
    素子と、信号線導電素子とのうちの少くとも１つをおの
    おのが有し、積重ねられた関係で配置されて、積重ねら
    れたリードフレーム組立体中のインピーダンスとノイズ
    を制御する手段を構成する多数のリードフレームと、 ｂ）リードフレームの選択された導電素子 を電気的かつ機械的に接続するはんだバンプを有するは
    んだバンプ手段と、 を備えることを特徴とする集積回路チップに使用する積
    重ねられたリードフレーム組立体。
  3. （３）ａ）導電素子をおのおの有し、積重ねられた関係
    で配置された多数のリードフレームと、ｂ）選択された
    リードフレーム導電素子を 電気的および機械的に接続するためのはんだバンプを有
    するはんだバンプ手段と、 を備えることを特徴とする集積回路に使用する積重ねら
    れたリードフレーム組立体。
  4. （４）ａ）導電素子を有する第１のリードフレームと、 ｂ）導電素子を有する第２のリードフレー ムと、 ｃ）埋込まれたストリップ線を形成するた めに第１のリードフレームと第２のリードフレームの間
    に積重ねられた関係で位置させられた信号線導電素子を
    有する第３のリードフレームと、ｄ）選択されたリード
    フレーム導電素子を 電気的および機械的に接続するためのはんだバンプを有
    するはんだバンプ手段と、 を備えることを特徴とする集積回路チップに使用する積
    重ねられたリードフレーム組立体。
  5. （５）ａ）導電素子を有する第１のリードフレームと、 ｂ）導電素子を有する第２のリードフレー ムと、 ｃ）マイクロストリップを形成するために 第１のリードフレームと第２のリードフレームの間に積
    重ねられた関係で位置させられた信号線導電素子を有す
    る第３のリードフレームと、 ｄ）選択されたリードフレームを電気的お よび機械的に接続するためのはんだバンプを有するはん
    だバンプ手段と、 を備えることを特徴とする集積回路チップに使用する積
    重ねられたリードフレーム組立体。
  6. （６）ａ）まっすぐな導電素子をおのおのが有し、積重
    ねられた関係で配置された多数のリードフレームと、 ｂ）リードフレームの選択的導電素子を電 気的および機械的に接続するためのはんだバンプを有す
    るはんだバンプ手段と、 ｃ）信号性能を向上させるために積重ねら れたリードフレーム組立体に装置された部品手段と、 を備えることを特徴とする集積回路に使用する積重ねら
    れたリードフレーム組立体。
JP1300934A 1988-11-21 1989-11-21 集積回路チツプに使用する積重ねられたリードフレーム組立体 Expired - Fee Related JP2835859B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27442788A 1988-11-21 1988-11-21
US274,427 1988-11-21

Publications (2)

Publication Number Publication Date
JPH02187044A true JPH02187044A (ja) 1990-07-23
JP2835859B2 JP2835859B2 (ja) 1998-12-14

Family

ID=23048151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1300934A Expired - Fee Related JP2835859B2 (ja) 1988-11-21 1989-11-21 集積回路チツプに使用する積重ねられたリードフレーム組立体

Country Status (4)

Country Link
EP (1) EP0370742A1 (ja)
JP (1) JP2835859B2 (ja)
KR (1) KR0163708B1 (ja)
CA (1) CA1315021C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306947A (ja) * 1996-05-10 1997-11-28 Nec Corp 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542351U (ja) * 1978-09-13 1980-03-18
JPS5998543A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置
JPS6419737A (en) * 1987-07-15 1989-01-23 Hitachi Ltd Multilayer interconnection tape carrier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0039160A3 (en) * 1980-04-29 1982-08-25 Minnesota Mining And Manufacturing Company Methods for bonding conductive bumps to electronic circuitry
JPS63131561A (ja) * 1986-11-18 1988-06-03 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 電子パツケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542351U (ja) * 1978-09-13 1980-03-18
JPS5998543A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置
JPS6419737A (en) * 1987-07-15 1989-01-23 Hitachi Ltd Multilayer interconnection tape carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306947A (ja) * 1996-05-10 1997-11-28 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR0163708B1 (ko) 1998-12-01
JP2835859B2 (ja) 1998-12-14
CA1315021C (en) 1993-03-23
KR900008655A (ko) 1990-06-03
EP0370742A1 (en) 1990-05-30

Similar Documents

Publication Publication Date Title
US5066614A (en) Method of manufacturing a leadframe having conductive elements preformed with solder bumps
US4898320A (en) Method of manufacturing a high-yield solder bumped semiconductor wafer
US4892245A (en) Controlled compression furnace bonding
JP2566471B2 (ja) 半導体チップ組立体
US4034468A (en) Method for making conduction-cooled circuit package
US5099306A (en) Stacked tab leadframe assembly
US5234149A (en) Debondable metallic bonding method
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
KR100294968B1 (ko) 반도체기판용다층땜납밀봉밴드및그제조방법
US6574859B2 (en) Interconnection process for module assembly and rework
JP3127151B2 (ja) 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
JP4051893B2 (ja) 電子機器
US7098072B2 (en) Fluxless assembly of chip size semiconductor packages
JPH04273453A (ja) 直接チップ取り付け方法
JPH10308465A (ja) 半導体基板用の鋳造金属シール
JPH0831835A (ja) 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JPH098451A (ja) チップ実装回路カードを作製する方法
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
TWI402951B (zh) 無鉛半導體封裝件
US7452750B2 (en) Capacitor attachment method
US4948032A (en) Fluxing agent
US5161729A (en) Package to semiconductor chip active interconnect site method
US5010387A (en) Solder bonding material
JPH02184062A (ja) 減結合フイルタリードフレーム組立体
JP3715438B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees