JPH0218635B2 - - Google Patents
Info
- Publication number
- JPH0218635B2 JPH0218635B2 JP57088506A JP8850682A JPH0218635B2 JP H0218635 B2 JPH0218635 B2 JP H0218635B2 JP 57088506 A JP57088506 A JP 57088506A JP 8850682 A JP8850682 A JP 8850682A JP H0218635 B2 JPH0218635 B2 JP H0218635B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- composite video
- transistor
- component
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 28
- 230000008929 regeneration Effects 0.000 claims description 19
- 238000011069 regeneration method Methods 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 13
- 238000007493 shaping process Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Description
【発明の詳細な説明】
本発明は、オシロスコープ等に於いて複合ビデ
オ信号から同期信号を分離するための同期信号分
離回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a synchronization signal separation circuit for separating a synchronization signal from a composite video signal in an oscilloscope or the like.
オシロスコープ等で複合ビデオ信号を扱う場合
に必要になる同期分離回路は、簡単な回路構成で
あることが望ましい。第１図はこの種の同期分離
回路を示すものである。この回路は、トランジス
タQ1，Q2、コンデンサC1等から成る交流増幅回
路と、コンデンサC2、ダイオードD1、抵抗R1、
トランジスタQ3等から成る同期信号の先端部で
クランプして同期信号を分離する回路と、トラン
ジスタQ4，Q5等から成る波形整形回路とを具備
し、複合ビデオ信号から同期信号を分離して出力
する。ところがトランジスタQ1，Q2等から成る
交流増幅回路のダイナミツクレンジ以上の大振幅
の複合ビデオ信号が入力すると、同期信号が消失
し、同期信号を分離することが不可能になる場合
があつた。 It is desirable that the synchronization separation circuit required when handling composite video signals with an oscilloscope or the like has a simple circuit configuration. FIG. 1 shows this type of synchronous separation circuit. This circuit consists of an AC amplifier circuit consisting of transistors Q 1 , Q 2 , capacitor C 1 , etc., capacitor C 2 , diode D 1 , resistor R 1 ,
It is equipped with a circuit that separates the synchronizing signal by clamping it at the tip of the synchronizing signal, consisting of transistor Q3 , etc., and a waveform shaping circuit, consisting of transistors Q4 , Q5, etc., to separate the synchronizing signal from the composite video signal. Output. However, when a composite video signal with a large amplitude exceeding the dynamic range of the AC amplifier circuit consisting of transistors Q1 , Q2, etc. was input, the synchronization signal disappeared and it was sometimes impossible to separate the synchronization signal. .
また、米国特許第3699256号明細書に開示され
ている同期分離回路は、オシロスコープで使用す
る回路としては回路構成が複雑すぎる。 Furthermore, the synchronous separation circuit disclosed in US Pat. No. 3,699,256 has a circuit configuration that is too complex for use in an oscilloscope.
そこで、本発明の目的は振幅が広範囲に変化し
ても同期信号を安定した状態で分離することが可
能であり且つ回路構成が簡単である同期信号分離
回路を提供することにある。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a synchronization signal separation circuit that can stably separate a synchronization signal even if the amplitude varies over a wide range and has a simple circuit configuration.
上記目的を達成するための本発明は、複合ビデ
オ信号を増幅する増幅回路と、前記増幅回路の出
力に結合され、前記複合ビデオ信号に於ける同期
信号の先端部でクランプして直流分を再生する直
流分再生回路と、前記直流分再生回路の出力と前
記増幅回路の入力との間に接続され、前記直流分
再生回路の出力振幅が予め設定された振幅値より
も大きくなつたときのみ前記増幅回路に負帰還を
かけて前記複合ビデオ信号が前記予め設定された
振幅値以上になることを制限する帰還リミツタ回
路と、前記直流分再生回路の出力を波形整形して
同期信号を分離して出力する波形整形回路とから
成る複合ビデオ信号から同期信号を分離するため
の同期信号分離回路に係わるものである。 In order to achieve the above object, the present invention includes an amplifier circuit for amplifying a composite video signal, and an amplifier circuit that is coupled to the output of the amplifier circuit, clamps at the leading end of a synchronization signal in the composite video signal, and reproduces a DC component. a DC component regeneration circuit connected between the output of the DC component regeneration circuit and the input of the amplifier circuit, the DC component regeneration circuit being connected between the output of the DC component regeneration circuit and the input of the amplification circuit, and only when the output amplitude of the DC component regeneration circuit becomes larger than a preset amplitude value. a feedback limiter circuit that applies negative feedback to the amplifier circuit to limit the composite video signal from exceeding the preset amplitude value; and a feedback limiter circuit that applies negative feedback to the amplifier circuit to limit the amplitude of the composite video signal to exceed the preset amplitude value; The present invention relates to a synchronization signal separation circuit for separating a synchronization signal from a composite video signal comprising an output waveform shaping circuit.
なお、前記増幅回路は所定のダイナミツクレン
ジを有するものであり、また前記帰還リミツタ回
路における予め設定された振幅値に対応するリミ
ツタレベルは同期信号の先端部を基準にして決定
されている。 The amplifier circuit has a predetermined dynamic range, and the limiter level corresponding to a preset amplitude value in the feedback limiter circuit is determined with reference to the leading edge of the synchronizing signal.
上記発明によれば、直流分再生回路の出力と増
幅回路の入力との間に帰還リミツタ回路が設けら
れているので、同期信号の先端を基準にして複合
ビデオ信号が一定振幅以下になるように振幅制限
される。従つて、大振幅の複合ビデオ信号が入力
しても同期信号を確実に分離することが可能にな
る。また、簡単な回路構成で同期信号を確実に分
離することが可能になる。 According to the above invention, since the feedback limiter circuit is provided between the output of the DC component regeneration circuit and the input of the amplifier circuit, the amplitude of the composite video signal is kept below a certain level with respect to the leading edge of the synchronization signal. Amplitude limited. Therefore, even if a large-amplitude composite video signal is input, it is possible to reliably separate the synchronization signal. Furthermore, it becomes possible to reliably separate synchronization signals with a simple circuit configuration.
次に、第２図〜第４図を参照して本発明の実施
例に係わるオシロスコープに於ける複合ビデオ信
号の同期信号分離回路について述べる。 Next, a synchronization signal separation circuit for a composite video signal in an oscilloscope according to an embodiment of the present invention will be described with reference to FIGS. 2 to 4.
同期信号分離回路をブロツクで示す第２図に於
いて、１は例えばNTSC方式の複合ビデオ信号が
入力する入力端子であり、複合ビデオ信号を増幅
するための交流増幅回路２の反転入力端子に結合
されている。増幅回路２の出力端子は直流分再生
回路３を介して波形整形回路４に結合されてい
る。５は帰還リミツタ回路であつて、直流分再生
回路３の出力と増幅回路２の非反転入力端子との
間に接続されている。６は同期信号の出力端子で
ある。 In Fig. 2, which shows the synchronization signal separation circuit as a block, 1 is an input terminal into which, for example, an NTSC system composite video signal is input, and is coupled to an inverting input terminal of an AC amplifier circuit 2 for amplifying the composite video signal. has been done. An output terminal of the amplifier circuit 2 is coupled to a waveform shaping circuit 4 via a DC component regeneration circuit 3. Reference numeral 5 denotes a feedback limiter circuit, which is connected between the output of the DC component regeneration circuit 3 and the non-inverting input terminal of the amplifier circuit 2. 6 is a synchronization signal output terminal.
第３図は第２図を詳しく示す回路図である。交
流増幅回路２は、トランジスタ７，８と、抵抗
９，１０，１１，１２，１３と、コンデンサ１４
とで構成されている。この増幅回路２のPNP型
トランジスタ７のベースが反転入力となつてビデ
オ入力端子１に接続され、またバイアス抵抗９を
介して接地されている。このトランジスタ７のコ
レクタは負荷抵抗１１を介して−12Vの負電源に
接続され且つ次段のNPN型トランジスタ８のベ
ースに接続されている。またトランジスタ７のエ
ミツタはエミツタバイアス抵抗１０を介して＋
12Vの正電源に接続され、更にエミツタ抵抗１２
とバイパスコンデンサ１４との直列回路に接続さ
れている。尚エミツタ抵抗１２とバイパスコンデ
ンサ１４との交点は増幅回路２の非反転入力とし
て働く。トランジスタ８のコレクタは接地されこ
のエミツタはバイアス抵抗１３を介して−12Vの
負電源に接続されている。従つて、このトランジ
スタ８はインピーダンス変換器として動作する。 FIG. 3 is a circuit diagram showing FIG. 2 in detail. The AC amplifier circuit 2 includes transistors 7 and 8, resistors 9, 10, 11, 12, and 13, and a capacitor 14.
It is made up of. The base of the PNP type transistor 7 of this amplifier circuit 2 serves as an inverting input and is connected to the video input terminal 1, and is also grounded via a bias resistor 9. The collector of this transistor 7 is connected to a negative power supply of -12V via a load resistor 11, and is also connected to the base of an NPN type transistor 8 in the next stage. Further, the emitter of the transistor 7 is connected to +
Connected to the 12V positive power supply, and further connected to the emitter resistor 12
and a bypass capacitor 14 in a series circuit. Note that the intersection between the emitter resistor 12 and the bypass capacitor 14 serves as a non-inverting input of the amplifier circuit 2. The collector of transistor 8 is grounded, and its emitter is connected to a -12V negative power supply via bias resistor 13. Therefore, this transistor 8 operates as an impedance converter.
直流分再生回路３はトランジスタ８のエミツタ
に接続されたカツプリングコンデンサ１５を含
み、波形整形回路４のトランジスタ１６を共用し
て直流分を再生するように構成されている。即ち
コンデンサ１５の右端がトランジスタ１６のベー
スに接続され、トランジスタ１６のベース・エミ
ツタ間のダイオード特性を利用して同期信号の先
端部が約＋0.7Vになるようにクランプして直流
分を再生するように構成されている。 The DC component regeneration circuit 3 includes a coupling capacitor 15 connected to the emitter of the transistor 8, and is configured to share the transistor 16 of the waveform shaping circuit 4 to regenerate the DC component. That is, the right end of the capacitor 15 is connected to the base of the transistor 16, and the diode characteristics between the base and emitter of the transistor 16 are used to clamp the tip of the synchronizing signal to about +0.7V and regenerate the DC component. It is configured as follows.
波形整形回路４即ち同期分離出力回路はトラン
ジスタ１６のベースが入力となるように構成さ
れ、トランジスタ１６のベースはベースバイアス
抵抗１７を介して接地され、またベースバイアス
抵抗１８を介して＋5Vの正電源に接続されてい
る。トランジスタ１６のエミツタは接地され、コ
レクタは負荷抵抗１９を介して＋５の正電源に接
続され且つ同期信号出力端子６に接続されてい
る。 The waveform shaping circuit 4, ie, the synchronous separation output circuit, is configured such that the base of the transistor 16 serves as an input, and the base of the transistor 16 is grounded via a base bias resistor 17, and is also connected to a +5V positive power supply via a base bias resistor 18. It is connected to the. The emitter of the transistor 16 is grounded, and the collector is connected to a +5 positive power supply via a load resistor 19 and to the synchronizing signal output terminal 6.
帰還リミツタ回路５は、NPN型トランジスタ
２０とリミツタダイオードとしてのツエナーダイ
オード２１と、抵抗２２とを含み、直流分再生回
路３の出力としてのトランジスタ１６のベースと
増幅回路２の非反転入力としてのコンデンサ１４
の一端との間に接続されている。尚、トランジス
タ２０のベースはトランジスタ１６のベースに接
続され、コレクタは＋5Vの正電源に接続され、
エミツタはバイアス抵抗２２を介して−12Vの負
電源に接続されている。従つてトランジスタ２０
はインピーダンス変換器として動作する。ツエナ
ーダイオード２１のアノードはトランジスタ２０
のエミツタに接続され、カソードはコンデンサ１
４と抵抗１２との交点に接続されている。 The feedback limiter circuit 5 includes an NPN transistor 20, a Zener diode 21 as a limiter diode, and a resistor 22, and includes a base of a transistor 16 as an output of the DC component regeneration circuit 3 and a non-inverting input of the amplifier circuit 2. capacitor 14
is connected between one end of the Note that the base of the transistor 20 is connected to the base of the transistor 16, and the collector is connected to the +5V positive power supply.
The emitter is connected to a -12V negative power supply via a bias resistor 22. Therefore the transistor 20
operates as an impedance converter. The anode of the Zener diode 21 is the transistor 20
The cathode is connected to the emitter of capacitor 1.
4 and the intersection of resistor 12.
次に、第３図の回路の動作を第４図を参照して
説明する。入力端子１に第４図Ａに示す複合ビデ
オ信号を供給すれば、トランジスタ７で反転増幅
され、トランジスタ８のエミツタから出力され
る。トランジスタ８から得られる出力信号はコン
デンサ１５とトランジスタ１６のベース・エミツ
タ間のダイオード特性によりその直流分が再生さ
れ、第４図Ｂに示す如く同期信号２３の先端部が
＋0.7Vにクランプされた状態となる。トランジ
スタ１６による波形整形回路４の動作点は第４図
Ｂのe1に設定されているので、トランジスタ１６
のベース電位がe1より高い期間には出力端子６が
第４図Ｃに示す如く低レベルになり、ベース電位
がe1に達しない期間には高レベルとなる。これに
より、第４図Ｃに示すように同期信号が分離さ
れ、出力端子６から送出される。このような同期
信号分離に於いて、複合ビデオ信号の振幅が小さ
い場合には、ツエナーダイオード２１がオフに保
たれるので、増幅回路２の出力から入力への帰還
作用は生じない。一方、複合ビデオ信号の振幅が
大きくなり、第４図Ｂのリミツタレベルe2以上に
なると、ツエナーダイオード２１がオン状態とな
り、コンデンサ１４はツエナーダイオード２１の
ブレークダウン電圧を保持し、トランジスタ７の
動作点を正常に保つ。従つて、第４図Ｂに示す如
くビデオ信号２４はe2で制限されるが、同期信号
２３は制限されない。 Next, the operation of the circuit shown in FIG. 3 will be explained with reference to FIG. When the composite video signal shown in FIG. 4A is supplied to the input terminal 1, it is inverted and amplified by the transistor 7 and output from the emitter of the transistor 8. The DC component of the output signal obtained from the transistor 8 is regenerated by the diode characteristics between the base and emitter of the capacitor 15 and the transistor 16, and the tip of the synchronizing signal 23 is clamped to +0.7V as shown in FIG. 4B. state. Since the operating point of the waveform shaping circuit 4 using the transistor 16 is set to e 1 in FIG. 4B, the transistor 16
During a period when the base potential of is higher than e1 , the output terminal 6 becomes low level as shown in FIG. 4C, and becomes high level during a period when the base potential does not reach e1 . As a result, the synchronizing signal is separated as shown in FIG. 4C and sent out from the output terminal 6. In such synchronization signal separation, when the amplitude of the composite video signal is small, the Zener diode 21 is kept off, so that no feedback effect from the output of the amplifier circuit 2 to the input occurs. On the other hand, when the amplitude of the composite video signal increases and exceeds the limiter level e 2 in FIG. keep it normal. Therefore, as shown in FIG. 4B, video signal 24 is limited by e2 , but synchronization signal 23 is not.
帰還リミツタ回路５の動作を更に詳しく説明す
ると、複合ビデオ信号の振幅がリミツタレベルe2
より小さい場合には、トランジスタ７のカツトオ
フレベルを越えることがなく、ツエナーダイオー
ド２１がオフになり、帰還リミツタ回路５はオフ
に保たれる。即ち、複合ビデオ信号の振幅がリミ
ツタレベルe2より小さいと、第３図のＢ点のトラ
ンジスタ１６のベース電位はエミツタホロワとし
て動作するトランジスタ２０を介してツエナーダ
オード２１のアノード側に加えられ、そのアノー
ド電位はツエナーダイオード２１をオンにするに
充分なほど低くならない。これにより、複合ビデ
オ信号の振幅がリミツタレベルe2よりも小さいと
きには、帰還リミツタ回路５は増幅回路２の動作
に関与しない。ここで、バイパスコンデンサ１４
は帰還リミツタ回路５がオフの時、エミツタ抵抗
１２と直列接続され、トランジスタ７の増幅度を
決めるエミツタインピーダンスを構成する。一
方、複合ビデオ信号の振幅がリミツタレベルe2に
達すると、トランジスタ２０のエミツタ電圧は、
ツエナーダイオード２１のブレークダウンを発生
させ、ツエナーダイオード２１がオンに転換す
る。ツエナーダイオード２１がオンになると、帰
還リミツタ回路５はオンになり、負帰還回路が増
幅回路２に作用する。帰還リミツタ回路５がオン
になつている間は、トランジスタ７の増幅度は、
負帰還作用のため、（１／ωC）（１／Ｒ）（ここで
ωは角周波数、Ｃはコンデンサ１４の容量値、Ｒ
は抵抗１２の抵抗値）でもとまり、ほとんど零に
近くなる。つまり、第４図のＢで示されるように
出力電圧はリミツタレベルe2でクランプされる。
リミツタレベルe2はトランジスタ７のカツトオフ
レベルよりも低く設定されているので、トランジ
スタ７にダイナミツクレンジ以上の信号が印加さ
れない。従つて複合ビデオ信号の大小に無関係に
トランジスタ７は常にオン状態に保たれる。この
結果、同期信号成分が消失する可能性がない。も
し、帰還リミツタ回路５が設けられていないと、
第１図でも説明したように、複合ビデオ信号の振
幅が大きい時にトランジスタ７がカツトオフ状態
となり、直流分再生回路の動作点が変化し、同期
信号を分離することが不可能になる場合がある
が、本発明に従う帰還リミツタ回路５を設けると
このような問題が発生しない。 To explain the operation of the feedback limiter circuit 5 in more detail, the amplitude of the composite video signal is at the limiter level e 2
If it is smaller, the cut-off level of the transistor 7 will not be exceeded, the Zener diode 21 will be turned off, and the feedback limiter circuit 5 will be kept off. That is, when the amplitude of the composite video signal is smaller than the limiter level e2 , the base potential of the transistor 16 at point B in FIG. The potential does not fall low enough to turn on the Zener diode 21. As a result, when the amplitude of the composite video signal is smaller than the limiter level e2 , the feedback limiter circuit 5 does not participate in the operation of the amplifier circuit 2. Here, bypass capacitor 14
is connected in series with the emitter resistor 12 when the feedback limiter circuit 5 is off, and constitutes an emitter impedance that determines the amplification degree of the transistor 7. On the other hand, when the amplitude of the composite video signal reaches the limiter level e2 , the emitter voltage of transistor 20 becomes
Breakdown of the Zener diode 21 occurs, and the Zener diode 21 turns on. When the Zener diode 21 is turned on, the feedback limiter circuit 5 is turned on, and a negative feedback circuit acts on the amplifier circuit 2. While the feedback limiter circuit 5 is on, the amplification degree of the transistor 7 is
Due to the negative feedback effect, (1/ωC) (1/R) (where ω is the angular frequency, C is the capacitance value of the capacitor 14, and R
stops at the resistance value of resistor 12) and becomes almost zero. That is, the output voltage is clamped at the limiter level e2 , as shown by B in FIG.
Since the limiter level e2 is set lower than the cutoff level of transistor 7, a signal exceeding the dynamic range is not applied to transistor 7. Therefore, transistor 7 is always kept on regardless of the magnitude of the composite video signal. As a result, there is no possibility that the synchronization signal component will disappear. If the feedback limiter circuit 5 is not provided,
As explained in Fig. 1, when the amplitude of the composite video signal is large, transistor 7 is cut off, the operating point of the DC component regeneration circuit changes, and it may become impossible to separate the synchronization signal. If the feedback limiter circuit 5 according to the present invention is provided, such a problem will not occur.
上述から明らかなように本実施例によれば、同
期信号の先端部が＋0.7Vにクランプされるよう
に直流分を再生し、この直流分再生出力を帰還リ
ミツタ回路５に入力させ、同期信号２３の先端部
を基準にして信号の振幅をe2で制限するので、増
幅回路２のダイナミツクレンジが狭い場合であつ
ても、同期信号が消失しない。従つて、オシロス
コープに入力する複合ビデオ信号の振幅が広範囲
に変化しても、同期信号を確実に分離することが
できる。 As is clear from the above, according to this embodiment, the DC component is regenerated so that the leading end of the synchronization signal is clamped to +0.7V, and this DC component regeneration output is input to the feedback limiter circuit 5, and the synchronization signal is Since the amplitude of the signal is limited by e 2 with respect to the tip of the amplifier circuit 23, the synchronization signal will not be lost even if the dynamic range of the amplifier circuit 2 is narrow. Therefore, even if the amplitude of the composite video signal input to the oscilloscope varies over a wide range, the synchronization signal can be reliably separated.
また、増幅回路２と直流分再生回路３と波形整
形回路４と、帰還リミツタ回路５とを組み合せた
簡単且つ安価な回路で同期信号を分離することが
可能になる。 Further, it becomes possible to separate the synchronization signal using a simple and inexpensive circuit that combines the amplifier circuit 2, the DC component regeneration circuit 3, the waveform shaping circuit 4, and the feedback limiter circuit 5.
以上、本発明の実施例について述べたが本発明
はこれに限定されるものでなく、更に変形可能な
ものである。例えば、ツエナーダイオード２１の
代りに、シリコン整流ダイオード等を利用しても
よい。またトランジスタ１６を直流分再生と波形
整形とで共用せずに、各部を独立に設けてもよ
い。 Although the embodiments of the present invention have been described above, the present invention is not limited thereto and can be further modified. For example, instead of the Zener diode 21, a silicon rectifier diode or the like may be used. Further, instead of using the transistor 16 for DC component regeneration and waveform shaping, each part may be provided independently.
第１図は従来の同期信号分離回路を示す回路
図、第２図は本発明の実施例に係わるオシロスコ
ープの同期信号分離回路を示すブロツク図、第３
図は第２図を更に詳しく示す回路図、第４図は第
２図及び第３図のＡ〜Ｃ点の状態を示す波形図で
ある。
尚図面に用いられている符号に於いて、１は入
力端子、２は増幅回路、３は直流分再生回路、４
は波形整形回路、５は帰還リミツタ回路である。
FIG. 1 is a circuit diagram showing a conventional synchronous signal separation circuit, FIG. 2 is a block diagram showing an oscilloscope synchronous signal separation circuit according to an embodiment of the present invention, and FIG.
This figure is a circuit diagram showing FIG. 2 in more detail, and FIG. 4 is a waveform diagram showing the states of points A to C in FIGS. 2 and 3. In the symbols used in the drawings, 1 is the input terminal, 2 is the amplifier circuit, 3 is the DC regeneration circuit, and 4 is the input terminal.
5 is a waveform shaping circuit, and 5 is a feedback limiter circuit.
Claims (1)
オ信号を増幅する増幅回路と、 前記増幅回路の出力に結合され、前記複合ビデ
オ信号に於ける同期信号の先端部でクランプして
直流分を再生する直流分再生回路と、 前記直流分再生回路の出力と前記増幅回路の入
力との間に接続され、前記直流分再生回路の出力
振幅が前記同期信号の先端部を基準にして予め設
定された振幅値よりも大きくなつたときのみに前
記増幅回路に負帰還をかけて前記複合ビデオ信号
が前記予め設定された振幅値以上になることを制
限する帰還リミツタ回路と、 前記直流分再生回路の出力を波形整形して同期
信号を分離して出力する波形整形回路と から成る複合ビデオ信号から同期信号を分離する
ための同期信号分離回路。[Claims] 1. An amplifier circuit that amplifies a composite video signal with a predetermined dynamic range; and an amplifier circuit that is coupled to the output of the amplifier circuit and clamps at the leading end of a synchronization signal in the composite video signal. a DC component regeneration circuit that regenerates a DC component by using a DC component; and a DC component regeneration circuit connected between an output of the DC component regeneration circuit and an input of the amplifier circuit, the output amplitude of the DC component regeneration circuit being based on the leading edge of the synchronization signal. a feedback limiter circuit that applies negative feedback to the amplifier circuit to limit the composite video signal from exceeding the preset amplitude value only when the amplitude value exceeds the preset amplitude value; A sync signal separation circuit for separating a sync signal from a composite video signal, comprising a waveform shaping circuit that shapes the output of a component reproduction circuit and separates and outputs a sync signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8850682A JPS58205378A (en) | 1982-05-25 | 1982-05-25 | Synchronizing signal separating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8850682A JPS58205378A (en) | 1982-05-25 | 1982-05-25 | Synchronizing signal separating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205378A JPS58205378A (en) | 1983-11-30 |
| JPH0218635B2 true JPH0218635B2 (en) | 1990-04-26 |
Family
ID=13944705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8850682A Granted JPS58205378A (en) | 1982-05-25 | 1982-05-25 | Synchronizing signal separating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205378A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0200611A3 (en) * | 1985-04-09 | 1989-12-13 | Oce Graphics Usa Inc | Color image processor |
| US4672450A (en) * | 1985-04-09 | 1987-06-09 | Benson, Inc. | Composite video synchronization pulse separator for color image processor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3699256A (en) * | 1970-12-28 | 1972-10-17 | Tektronix Inc | Circuit for accurately detecting the time of occurrence of a waveform |
| JPS5062517A (en) * | 1973-10-04 | 1975-05-28 | ||
| JPS5092634A (en) * | 1973-12-13 | 1975-07-24 | ||
| JPS56169969A (en) * | 1980-06-03 | 1981-12-26 | Fujitsu Ltd | Synchronisum separation circuit |
-
1982
- 1982-05-25 JP JP8850682A patent/JPS58205378A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3699256A (en) * | 1970-12-28 | 1972-10-17 | Tektronix Inc | Circuit for accurately detecting the time of occurrence of a waveform |
| JPS5062517A (en) * | 1973-10-04 | 1975-05-28 | ||
| JPS5092634A (en) * | 1973-12-13 | 1975-07-24 | ||
| JPS56169969A (en) * | 1980-06-03 | 1981-12-26 | Fujitsu Ltd | Synchronisum separation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58205378A (en) | 1983-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509022A (en) | Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit | |
| JPH0218635B2 (en) | ||
| US4658297A (en) | Automatic gain control circuit | |
| US5225791A (en) | Non-saturating complementary type unity gain amplifier | |
| JPS61144905A (en) | Sprious signal reducing circuit | |
| JPH0132412Y2 (en) | ||
| JP3188034B2 (en) | Amplifier circuit | |
| JPH0453065Y2 (en) | ||
| JPS6145633Y2 (en) | ||
| JP2531789B2 (en) | White dark clip circuit | |
| KR900003542Y1 (en) | Noise minimising circuit of reproduce white signal | |
| JPH0582783B2 (en) | ||
| JP2531622B2 (en) | Clamp circuit | |
| JP2572758B2 (en) | DC regeneration circuit | |
| JPS61174881A (en) | Clamping circuit | |
| JPS5916421A (en) | Switching circuit | |
| JPS6029222Y2 (en) | amplifier | |
| JPS6336568B2 (en) | ||
| JP2732672B2 (en) | Amplifier circuit | |
| JPS641820Y2 (en) | ||
| KR950006344Y1 (en) | Hi-pass limiter circuit | |
| JPS5896473A (en) | Noise eliminating device | |
| JPS59158614A (en) | Phase delay circuit | |
| JPH0159787B2 (en) | ||
| JPH0631219U (en) | Clamp circuit |