JP3188034B2 - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JP3188034B2 JP3188034B2 JP10106493A JP10106493A JP3188034B2 JP 3188034 B2 JP3188034 B2 JP 3188034B2 JP 10106493 A JP10106493 A JP 10106493A JP 10106493 A JP10106493 A JP 10106493A JP 3188034 B2 JP3188034 B2 JP 3188034B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- amplifying
- amplifier
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は増幅回路及び偏向回路の
位置補正回路に関し、更に詳しく言えば、投射型テレビ
などの位置補正回路（コンバージェンス補正回路）それ
に用いられる増幅回路の改善に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a position correction circuit for an amplifier circuit and a deflection circuit, and more particularly to an improvement in a position correction circuit (convergence correction circuit) for a projection television or the like.
【０００２】[0002]
【従来の技術】以下で、従来例に係る投射型テレビなど
の偏向回路の位置補正回路について図面を参照しながら
説明する。一般の３管式投射型テレビの偏向回路には、
赤、緑、青の３色についてそれぞれ水平、垂直の２個ず
つ、計６個の位置補正回路が設けられており、その位置
補正回路は、偏向コイルと同軸に設けられた小型の調整
コイルによって、電子の偏向位置を微調整する回路であ
る。2. Description of the Related Art A position correcting circuit for a deflection circuit of a conventional projection type television or the like will be described below with reference to the drawings. The deflection circuit of a general three-tube projection television includes:
A total of six position correction circuits are provided for each of the three colors of red, green and blue, two each for horizontal and vertical, and the position correction circuit is provided by a small adjustment coil provided coaxially with the deflection coil. , A circuit for finely adjusting the electron deflection position.
【０００３】従来例に係る位置補正回路は、図５に示す
ように、差動増幅器（１Ａ）、プリドライブ（１Ｂ）、
第１の出力増幅器（２）、第２の出力増幅器（３）及び
熱補償器（ＨＣ）からなり、いわゆるセミコンプリメン
タリ構成をとっている。なお、図５において、一点鎖線
内の領域はＩＣであって、（Ｐ６，Ｐ７，Ｐ１４，Ｐ１
７，Ｐ１８，Ｐ２０）はＩＣのピン番号を示し、６番、
７番、１４番、１７番、１８番、２０番ピンにそれぞれ
対応している。As shown in FIG. 5, a conventional position correction circuit includes a differential amplifier (1A), a predrive (1B),
It comprises a first output amplifier (2), a second output amplifier (3) and a heat compensator (HC), and has a so-called semi-complementary configuration. In FIG. 5, the area within the dashed line is IC, and (P6, P7, P14, P1
7, P18, P20) indicate the pin numbers of the IC.
Pins 7, 14, 17, 18, and 20 respectively correspond to the pins.
【０００４】差動増幅器（１Ａ）は、トランジスタ（Ｑ
１，Ｑ２）と、定電源（Ｓ１）と抵抗（Ｒ１）からな
り、入力端子（ＩＮ）から６番ピン（Ｐ６）を介して入
力されるノコギリ状の入力信号（ＳＩ）と、７番ピン
（Ｐ７）からの入力との差分をとって増幅し、プリドラ
イブ（１Ｂ）に出力するものである。プリドライブ（１
Ｂ）は、トランジスタ（Ｑ７）とコンデンサ（Ｃ１）と
からなり、差動増幅器（１Ａ）からの増幅信号を増幅し
て第１の出力増幅器（２）に出力するものである。[0004] The differential amplifier (1A) includes a transistor (Q
1, Q2), a constant power supply (S1) and a resistor (R1), and a sawtooth-shaped input signal (SI) input from an input terminal (IN) via a sixth pin (P6); The difference from the input from (P7) is amplified and amplified and output to the pre-drive (1B). Predrive (1
B) includes a transistor (Q7) and a capacitor (C1), and amplifies an amplified signal from the differential amplifier (1A) and outputs the amplified signal to the first output amplifier (2).
【０００５】第１の出力増幅器（２）は、２つのＮＰＮ
トランジスタ（Ｑ１，Ｑ２）がダーリントン接続されて
なり、プリドライブ（１Ｂ）からの出力を、調整コイル
（Ｌ１）を駆動するに十分な電流に増幅し、２０番ピン
（Ｐ２０）を介して調整コイル（Ｌ１）に出力するもの
である。第２の出力増幅器（３）は、ＰＮＰトランジス
タ（Ｑ５）、ＮＰＮトランジスタ（Ｑ６）がインバーテ
ッド・ダーリントン接続されてなり、プリドライブ（１
Ｂ）からの出力を、調整コイル（Ｌ１）を駆動するに十
分な電流に増幅して２０番ピン（Ｐ２０）を介して調整
コイル（Ｌ１）に出力するものである。また、熱補償器
（ＨＣ）は、マイドリング電流が温度に関わらず一定に
なるように、図５の電位Ｖa、Ｖb間の電位差（Ｖa、
Ｖb）をコントロールするものである。[0005] The first output amplifier (2) comprises two NPNs.
The transistors (Q1, Q2) are Darlington-connected, and the output from the pre-drive (1B) is amplified to a current sufficient to drive the adjustment coil (L1), and the adjustment coil is set via the 20th pin (P20). (L1). The second output amplifier (3) includes a PNP transistor (Q5) and an NPN transistor (Q6) connected in an inverted Darlington connection.
The output from B) is amplified to a current sufficient to drive the adjustment coil (L1) and output to the adjustment coil (L1) via the 20th pin (P20). Further, the heat compensator (HC) controls the potential difference (V a , V a) between the potentials V a and V b in FIG. 5 so that the idling current becomes constant regardless of the temperature.
V b ).
【０００６】当該回路の動作は、まず入力信号（ＳＩ）
が６番ピン（Ｐ６）を介して差動増幅器（１Ａ）に入力
されると、増幅されてプリドライブ（１Ｂ）に出力さ
れ、プリドライブ（１Ｂ）によって更に増幅されて出力
され、それによって第１の出力増幅器（２）のＮＰＮト
ランジスタ（Ｑ１）のベース電位（Ｖａ）と、第２の出
力増幅器（３）のＰＮＰトランジスタ（Ｑ５）のベース
電位（Ｖｂ）とが変動する。[0006] The operation of the circuit is as follows.
Is input to the differential amplifier (1A) via the 6th pin (P6), the signal is amplified and output to the pre-drive (1B), and further amplified and output by the pre-drive (1B). The base potential (Va) of the NPN transistor (Q1) of the first output amplifier (2) and the base potential (Vb) of the PNP transistor (Q5) of the second output amplifier (3) fluctuate.
【０００７】それらのベース電位（Ｖａ、Ｖｂ）の変動
に応じて、第１の出力増幅器（２）及び第２の出力増幅
器（３）から増幅された出力信号（ＳＯ）が出力端子で
ある２０番ピン（Ｐ２０）から出力され、調整コイル
（Ｌ１）に電流が供給される。このとき、熱補償器（Ｈ
Ｃ）によって、常にＶａ、Ｖｂの間の電位差（Ｖａ−Ｖ
ｂ）が略一定にされるように動作される。The output signal (SO) amplified from the first output amplifier (2) and the second output amplifier (3) according to the fluctuation of the base potentials (Va, Vb) is the output terminal. The current is output from the number pin (P20), and the current is supplied to the adjustment coil (L1). At this time, the heat compensator (H
C), the potential difference between Va and Vb (Va−V)
b) is operated so as to be substantially constant.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、従来例
に係る偏向回路の位置補正回路（コンバージュンス補正
出力回路）によると、図５に示すようにセミコンプリメ
ンタリ構成をとっており、第１の出力増幅器（２）が２
つのＮＰＮトランジスタ（Ｑ１，Ｑ２）がダーリントン
接続されてなるのに対して、第２の出力増幅器（３）
は、ＰＮＰトランジスタ（Ｑ５）、ＮＰＮトランジスタ
（Ｑ６）がインバーテッド・ダーリントン接続されてな
るので、第１の出力増幅器（２）の増幅特性と、第２の
出力増幅器（３）の増幅特性とに若干の差異が生じる。However, according to the position correction circuit (convergence correction output circuit) of the deflection circuit according to the conventional example, a semi-complementary configuration is adopted as shown in FIG. (2) is 2
While two NPN transistors (Q1, Q2) are Darlington connected, the second output amplifier (3)
Since the PNP transistor (Q5) and the NPN transistor (Q6) are connected in inverted Darlington, the amplification characteristics of the first output amplifier (2) and the amplification characteristics of the second output amplifier (3) are different. Some differences will occur.
【０００９】従って、入力信号（ＳＩ）が急峻に立ち上
がったり、立ち下がったりすると、図５のＮＰＮトラン
ジスタ（Ｑ１）のベース電位（Ｖａ）と、ＰＮＰトラン
ジスタ（Ｑ５）のベース電位（Ｖｂ）もまた急峻に大き
く変化する。これらのベース電位（Ｖａ，Ｖｂ）の電位
差（Ｖａ−Ｖｂ）は、常に一定になるように設定されて
いるが、これらのベース電位（Ｖａ，Ｖｂ）が急峻に大
きく変化すると、第１の出力増幅器（２）の増幅特性
と、第２の出力増幅器（３）の増幅特性とに差異がある
ことにより、ベース電位（Ｖｂ）の位相がベース電位
（Ｖａ）の位相に比して遅れ、電位差（Ｖａ−Ｖｂ）が
設定された一定値よりも大きくなる。Therefore, when the input signal (SI) sharply rises or falls, the base potential (Va) of the NPN transistor (Q1) and the base potential (Vb) of the PNP transistor (Q5) in FIG. 5 also change. It changes sharply and sharply. The potential difference (Va−Vb) between these base potentials (Va, Vb) is set to be always constant. However, when these base potentials (Va, Vb) sharply and largely change, the first output is output. Due to the difference between the amplification characteristic of the amplifier (2) and the amplification characteristic of the second output amplifier (3), the phase of the base potential (Vb) lags behind the phase of the base potential (Va), and the potential difference (Va−Vb) becomes larger than the set constant value.
【００１０】このため、ＮＰＮトランジスタ（Ｑ１）
と、ＰＮＰトランジスタ（Ｑ５）のベース電流がともに
増大するので、そのそれぞれに接続されるＮＰＮトラン
ジスタ（Ｑ４，Ｑ６）がほぼＯＮ動作になり、正電源
（＋Ｖｃｃ）→１８番ピン（Ｐ１８）→ＮＰＮトランジ
スタ（Ｑ４）→ＮＰＮトランジスタ（Ｑ６）→１７番ピ
ン（Ｐ１７）→負電源（−Ｖｃｃ）と、増幅電流に関係
しない大電流（以下この電流を貫通電流と称する）が流
れてしまっていた。そのため、出力増幅器の消費電力が
増大し、位置補正の信頼性が低下するという問題が生じ
ていた。なお、その波形は図６，図７に示すとおりであ
る。Therefore, the NPN transistor (Q1)
And the base current of the PNP transistor (Q5) increases, so that the NPN transistors (Q4, Q6) connected to each of them substantially turn on, and the positive power supply (+ Vcc) → the 18th pin (P18) → NPN A large current (hereinafter, this current is referred to as a through current), which is not related to the amplification current, flows from the transistor (Q4) → the NPN transistor (Q6) → the 17th pin (P17) → the negative power supply (−Vcc). Therefore, there has been a problem that the power consumption of the output amplifier increases and the reliability of the position correction decreases. The waveforms are as shown in FIGS.
【００１１】図６と図７は、それぞれ互いに反転した位
相の入力信号（ＳＩ）が入力されたときの各波形を示す
グラフであって、＋Ｖｃｃ＝−Ｖｃｃ＝３５Ｖ，コイル
（Ｌ１）のインダクタンスが２８μＨ，抵抗（ＲD ）＝
６８Ω，入力信号（ＳＩ）はノコギリ波であって、その
周波数は８５kHz 、立ち上がり／立ち下がり時間は１μ
ｓｅｃの条件下での実験結果である。FIG. 6 and FIG. 7 are graphs showing waveforms when input signals (SI) having phases inverted from each other are input, where + Vcc = -Vcc = 35 V and the inductance of the coil (L1) is 28 μH, resistance (R D ) =
68Ω, the input signal (SI) is a sawtooth wave, the frequency is 85 kHz, and the rise / fall time is 1 μm.
It is an experimental result under the conditions of sec.
【００１２】当該回路によると、図６に示す負電源（−
Ｖｃｃ）からの貫通電流（−Ｉｃ）は約３．５Ａであっ
て、図７に示す正電源（＋Ｖｃｃ）からの貫通電流（＋
Ｉｃ）は約３．２Ａである。According to this circuit, the negative power supply (-
Vcc) is about 3.5 A, and the through current (+ Icc) from the positive power supply (+ Vcc) shown in FIG.
Ic) is about 3.2A.
【００１３】[0013]
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、入力信号
（ＳＩ）を増幅して第１、第２の内部増幅信号（ＳＮ
１，ＳＮ２）を出力する入力増幅部（１１）と、前記第
１の内部増幅信号（ＳＮ１）を増幅して出力する第１の
出力増幅部（１２）と、前記第２の内部増幅信号（ＳＮ
２）を増幅して出力し、かつ前記第１の出力増幅部（１
２）とその増幅特性が異なる第２の出力増幅部（１３）
と、容量成分（１４）とを有し、前記入力増幅部（１
１）に前記第１の出力増幅部（１２）と前記第２の出力
増幅部（１３）とが並列に接続され、前記入力増幅部
（１１）と前記第１の出力増幅部（１２）の接続部及び
前記入力増幅部（１１）と前記第２の出力増幅部（１
３）の接続部の間に、前記容量成分（１４）が接続され
たことにより、貫通電流を極力抑止することが可能とな
る増幅回路及び信頼性の高い位置補正をすることができ
る偏向回路の位置補正回路を提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional disadvantages. As shown in FIG. 1, an input signal (SI) is amplified to a first and a second internal amplified signal (SI). SN
1, SN2), a first output amplifier (12) for amplifying and outputting the first internal amplified signal (SN1), and a second internal amplified signal (11). SN
2) is amplified and output, and the first output amplifying unit (1)
2) and a second output amplifier (13) having a different amplification characteristic.
And a capacitance component (14), and the input amplification unit (1
1) the first output amplifying section (12) and the second output amplifying section (13) are connected in parallel, and the input amplifying section (11) and the first output amplifying section (12) are connected to each other. A connection unit, the input amplification unit (11), and the second output amplification unit (1
Since the capacitance component (14) is connected between the connection portions of (3), an amplification circuit capable of suppressing a through current as much as possible and a deflection circuit capable of performing highly reliable position correction. A position correction circuit is provided.
【００１４】[0014]
【作 用】本発明に係る増幅回路によれば、図１に示す
ように、入力増幅部（１１）に第１の出力増幅部（１
２）と第２の出力増幅部（１３）とが並列に接続され、
入力増幅部（１１）と第１の出力増幅部（１２）の接続
部及び入力増幅部（１１）と第２の出力増幅部（１３）
の接続部の間に、容量成分（１４）が接続されている。According to the amplifier circuit of the present invention, as shown in FIG. 1, the input amplifier (11) is connected to the first output amplifier (1).
2) and the second output amplifying unit (13) are connected in parallel,
Connection between input amplifier (11) and first output amplifier (12), input amplifier (11) and second output amplifier (13)
Is connected to the capacitance component (14).
【００１５】このため、入力信号（ＳＩ）が急峻に立ち
上がったり、立ち下がったりして第１、第２ の内部増
幅信号（ＳＮ１，ＳＮ２）が急峻に変化しても、第１、
第２の内部増幅信号（ＳＮ１，ＳＮ２）の差、例えば位
相のずれが容量成分（１４）によって緩和されているの
で、第１の出力増幅器（１２）の増幅特性と、第２の出
力増幅器（１３）の増幅特性とに差異があったとして
も、それが原因で従来生じていた貫通電流が流れること
を抑止することが可能となる。Therefore, even if the first and second internal amplified signals (SN1, SN2) change sharply due to the input signal (SI) rising or falling sharply, the first and second internal amplified signals (SN1, SN2) change sharply.
Since the difference between the second internal amplified signals (SN1, SN2), for example, the phase shift, is mitigated by the capacitance component (14), the amplification characteristics of the first output amplifier (12) and the second output amplifier ( Even if there is a difference from the amplification characteristic of 13), it is possible to suppress the flow of the through current which has conventionally occurred due to the difference.
【００１６】また、本発明に係る偏向回路の位置補正回
路によれば、本発明に係る増幅回路を具備しているの
で、従来生じていた貫通電流が流れることを抑止でき、
位置補正の信頼性が向上する。Further, according to the position correction circuit of the deflection circuit according to the present invention, since the amplifier circuit according to the present invention is provided, it is possible to suppress the flow of the through current which has conventionally occurred,
The reliability of the position correction is improved.
【００１７】[0017]
【実施例】以下に本発明の実施例に係る投射型テレビな
どの偏向回路の位置補正回路（コンバ−ジョント補正出
力回路）がについて図面を参照しながら説明する。一般
の３管式投射型テレビの偏向回路には、赤、緑、青の３
色についてそれぞれ水平、垂直の２個ずつ、計６個の位
置補正回路が設けられている。この位置補正回路は、偏
向コイルと同軸に設けられた小乗の調整コイルによっ
て、電子の偏向位置を微調整する回路である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a deflection correction circuit (conversion correction output circuit) of a projection television according to the present invention. The deflection circuit of a general three-tube projection television has three red, green and blue deflection circuits.
A total of six position correction circuits are provided, two for each color, horizontal and vertical. This position correction circuit is a circuit that finely adjusts the electron deflection position by a small power adjustment coil provided coaxially with the deflection coil.
【００１８】本発明の実施例に係る位置補正回路は、図
２に示すように、差動増幅器（１Ａ，プリドライブ（１
Ｂ）、第１の出力増幅器（２）、第２の出力増幅器
（３）及び熱補償器（ＨＣ）からなり、いわゆるセミコ
ンプリメンタリ構成をとっている。なお、図２におい
て、点線内の領域はＩＣとなっており、（Ｐ６，Ｐ７，
Ｐ１４，Ｐ１７，Ｐ１８，Ｐ２０）はＩＣのピン番号を
示し、６番、７番、１４番、１７番、１８番、２０番ピ
ンにそれぞれ対応している。As shown in FIG. 2, the position correction circuit according to the embodiment of the present invention includes a differential amplifier (1A, a pre-drive (1
B), a first output amplifier (2), a second output amplifier (3), and a heat compensator (HC), and have a so-called semi-complementary configuration. In FIG. 2, the area within the dotted line is an IC, and (P6, P7,
P14, P17, P18, and P20) indicate the pin numbers of the IC, and correspond to the sixth, seventh, fourteenth, seventeenth, eighteenth, and twentieth pins, respectively.
【００１９】差動増幅器（１１Ａ）は、入力増幅部（１
１）の一実施例を構成するものであって、トランジスタ
（Ｑ１１，Ｑ１２）と、定電源（Ｓ１１）と抵抗（Ｒ１
１）からなり、入力端子（ＩＮ）から６番ピン（Ｐ６）
を介して入力される鋸状の入力信号（ＳＩ）と、７番ピ
ン（Ｐ７）からの入力との差分をとって、増幅し、プリ
ドライブ（１Ｂ）に出力するものである。The differential amplifier (11A) has an input amplifier (1
1) An embodiment of the present invention, which comprises a transistor (Q11, Q12), a constant power supply (S11), and a resistor (R1
1), from input terminal (IN) to 6th pin (P6)
The difference between the saw-like input signal (SI) input through the input terminal and the input from the seventh pin (P7) is obtained, amplified, and output to the pre-drive (1B).
【００２０】プリドライブ（１１Ｂ）は、入力増幅部
（１１）の一実施例を構成するものであって、トランジ
スタ（Ｑ１７）とコンデンサ（Ｃ１）とからなり、差動
増幅器（１１Ａ）からの増幅信号を増幅して第１の出力
増幅器（１２）に出力するものである。第１の出力増幅
器（１２）は、２つのＮＰＮトランジスタ（Ｑ１１，Ｑ
１２）がダーリントン接続されてなり、プリドライブ
（１１Ｂ）からの出力を、調整コイル（Ｌ１）を駆動す
るに十分な電流に増幅し、２０番ピン（Ｐ２０）を介し
て調整コイル（Ｌ１）に出力するものである。The pre-drive (11B) constitutes an embodiment of the input amplifying section (11), and includes a transistor (Q17) and a capacitor (C1), and amplifies from the differential amplifier (11A). The signal is amplified and output to the first output amplifier (12). The first output amplifier (12) includes two NPN transistors (Q11, Q11).
12) is Darlington-connected, amplifies the output from the pre-drive (11B) to a current sufficient to drive the adjustment coil (L1), and amplifies the output to the adjustment coil (L1) via the 20th pin (P20). Output.
【００２１】第２の出力増幅器（１３）は、ＰＮＰトラ
ンジスタ（Ｑ１５）、ＮＰＮトランジスタ（Ｑ１６）が
インバーテッド・ダーリントン接続されてなり、プリド
ライブ（１１Ｂ）からの出力を、調整コイル（Ｌ１）を
駆動するに十分な電流に増幅して２０番ピン（Ｐ２０）
を介して調整コイル（Ｌ１）に出力するものであって、
熱補償器（ＨＣ）は、アドリング電流が温度に関わらず
一定になるように、図２の電圧Ｖa、Ｖbの電位差（Ｖa
−Ｖb）をコントロールするものである。The second output amplifier (13) has a PNP transistor (Q15) and an NPN transistor (Q16) connected in inverted Darlington, and outputs the output from the predrive (11B) to the adjustment coil (L1). Amplify current enough to drive and pin 20 (P20)
Output to the adjustment coil (L1) through
Heat compensator (HC), such that the Adoringu current is constant irrespective of the temperature, the voltage V a in FIG. 2, the potential difference V b (V a
−V b ).
【００２２】コンデンサ（１４）は、容量成分の一実施
例であって、増幅特性の異なる第１，第２の出力増幅器
（１２，１３）の入力部に接続され、これらの入力部の
電位差（Ｖａ−Ｖｂ）の急峻な変動を緩和するものであ
る。当該回路の動作は、まず入力信号（ＳＩ）が６番ピ
ン（Ｐ６）を介して差動増幅器（１１Ａ）に入力される
と、増幅されてプリドライブ（１１Ｂ）に出力され、プ
リドライブ（１１Ｂ）によって更に増幅されて出力さ
れ、それによって第１の出力増幅器（１２）のＮＰＮト
ランジスタ（Ｑ１１）のベース電位（Ｖａ）と、第２の
出力増幅器（１３）のＰＮＰトランジスタ（Ｑ１５）の
ベース電位（Ｖｂ）とが変動する。The capacitor (14) is an embodiment of a capacitance component, and is connected to the input sections of the first and second output amplifiers (12, 13) having different amplification characteristics, and the potential difference between the input sections (12, 13). Va-Vb) is to be reduced. First, when the input signal (SI) is input to the differential amplifier (11A) via the sixth pin (P6), the circuit is amplified and output to the predrive (11B), and the predrive (11B) ) Is further amplified and output, whereby the base potential (Va) of the NPN transistor (Q11) of the first output amplifier (12) and the base potential of the PNP transistor (Q15) of the second output amplifier (13) are output. (Vb).
【００２３】それらのベース電位（Ｖａ、Ｖｂ）の変動
に応じて、第１の出力増幅器（１２）及び第２の出力増
幅器（１３）から増幅された出力信号（ＳＯ）が出力端
子である２０番ピン（Ｐ２０）から出力され、調整コイ
ル（Ｌ１）に電流が供給される。このとき、当該回路は
熱補償器（ＨＣ）によって、常にＶａ、Ｖｂの間の電位
差（Ｖａ−Ｖｂ）が略一定にされるように動作してい
る。The output signal (SO) amplified from the first output amplifier (12) and the second output amplifier (13) according to the fluctuation of the base potentials (Va, Vb) is the output terminal. The current is output from the number pin (P20), and the current is supplied to the adjustment coil (L1). At this time, the circuit operates so that the potential difference (Va-Vb) between Va and Vb is always substantially constant by the heat compensator (HC).
【００２４】当該回路において、入力信号（ＳＩ）の波
形が急峻に変化したような場合に、ＮＰＮトランジスタ
（Ｑ１１）のベース電位（Ｖａ）と、ＰＮＰトランジス
タ（Ｑ１５）のベース電位（Ｖｂ）とは急峻に変化する
が、このとき従来では、第１の出力増幅器（１２）と、
第２の出力増幅器（１３）との増幅特性が僅かに異なる
ので、ベース電位（Ｖｂ）の位相がベース電位（Ｖａ）
の位相に比して遅れ、本来一定であるＶａと、Ｖｂとの
電位差（Ｖａ−Ｖｂ）が変動し、それが原因で貫通電流
（＋Ｉｃ，−Ｉｃ）が生じていたが、本実施例の回路に
よると、ＮＰＮトランジスタ（Ｑ１１）のベースと、Ｐ
ＮＰトランジスタ（Ｑ１５）のベースとの間にコンデン
サ（１４）が接続されているので、電位差（Ｖａ−Ｖ
ｂ）の変動を緩和することができる。よって、電位差
（Ｖａ−Ｖｂ）の急峻な変動が原因で生じる貫通電流
（＋Ｉｃ，−Ｉｃ）を抑止する事が可能となる。In this circuit, when the waveform of the input signal (SI) changes sharply, the base potential (Va) of the NPN transistor (Q11) and the base potential (Vb) of the PNP transistor (Q15) are Although it changes sharply, at this time, conventionally, the first output amplifier (12)
Since the amplification characteristics with the second output amplifier (13) are slightly different, the phase of the base potential (Vb) is changed to the base potential (Va).
The potential difference (Va−Vb) between Va and Vb, which is originally constant, fluctuates and the through current (+ Ic, −Ic) is caused by the fluctuation. According to the circuit, the base of the NPN transistor (Q11) and P
Since the capacitor (14) is connected between the base of the NP transistor (Q15) and the potential difference (Va-V
The fluctuation of b) can be reduced. Therefore, it is possible to suppress a through current (+ Ic, -Ic) caused by a sharp change in the potential difference (Va-Vb).
【００２５】その作用効果は、図３，図４に示す通りで
ある。図３と図４は、図６，図７と同様にそれぞれ互い
に反転した位相の入力信号（ＳＩ）が入力されたときの
各波形を示すグラフであって、図３は図６と同様の入力
信号（ＳＩ）が入力されたときのグラフであって、図４
は図７と同様の入力信号（ＳＩ）が入力されたときのグ
ラフである。The operation and effect are as shown in FIGS. FIGS. 3 and 4 are graphs showing waveforms when input signals (SI) having phases inverted from each other are input as in FIGS. 6 and 7, and FIG. 3 shows input waveforms similar to those in FIG. FIG. 4 is a graph when a signal (SI) is input, and FIG.
FIG. 8 is a graph when the same input signal (SI) as in FIG. 7 is input.
【００２６】なお、図３，図４の実験において、０．１
μＦのコンデンサ（１４）を追加した他は、従来例の実
験と条件は，全く同じであって、＋Ｖｃｃ＝−Ｖｃｃ＝
３５Ｖ，偏向コイル（Ｌ１）のインダクタンスが２８μ
Ｈ，抵抗（ＲD ）＝６８Ω，入力信号（ＳＩ）はノコギ
リ波であって、その周波数は８５kHz 、立ち上がり／立
ち下がり時間は１μｓｅｃである。In the experiments of FIGS. 3 and 4, 0.1
Except for the addition of the μF capacitor (14), the conditions of the experiment of the prior art were exactly the same as those of the conventional example, and + Vcc = −Vcc =
35V, the inductance of the deflection coil (L1) is 28μ
H, resistance (R D ) = 68Ω, the input signal (SI) is a sawtooth wave, the frequency of which is 85 kHz, and the rise / fall time is 1 μsec.
【００２７】当該回路によると、図３に示す負電源（−
Ｖｃｃ）からの貫通電流（−Ｉｃ）及び図４に示す正電
源（＋Ｖｃｃ）からの貫通電流（＋Ｉｃ）はいずれも約
０．５Ａであって、従来の負電源（−Ｖｃｃ）からの貫
通電流（−Ｉｃ）の約３．５Ａや、正電源（＋Ｖｃｃ）
からの貫通電流（＋Ｉｃ）の約３．２Ａに比して、大幅
に減少されていることが確認できる。According to this circuit, the negative power supply (-
Vcc) and the through current (+ Ic) from the positive power supply (+ Vcc) shown in FIG. 4 are both about 0.5 A, and the through current from the conventional negative power supply (-Vcc). (-Ic) of about 3.5A or positive power supply (+ Vcc)
It can be confirmed that the through current (+ Ic) is significantly reduced as compared with about 3.2 A.
【００２８】以上説明したように、本発明の実施例に係
る位置補正回路によれば、図１に示すように、プリドラ
イブ（１１Ｂ）に第１の出力増幅器（１２）のＮＰＮト
ランジスタ（Ｑ１１）のベースと、第２の出力増幅器
（１３）のＰＮＰトランジスタ（Ｑ１５）のベースとが
接続され、その間にコンデンサ（１４）が接続されてい
るので、ベース電位（Ｖｂ）やベース電位（Ｖａ）が急
峻に変化しても、コンデンサ（１４）によって、電位差
（Ｖａ−Ｖｂ）の変動が抑止され、ベース電位（Ｖｂ）
やベース電位（Ｖａ）の位相のずれが緩和されているの
で、従来生じていた貫通電流が流れることを抑止するこ
とが可能となる。As described above, according to the position correction circuit according to the embodiment of the present invention, as shown in FIG. 1, the NPN transistor (Q11) of the first output amplifier (12) is connected to the predrive (11B). Is connected to the base of the PNP transistor (Q15) of the second output amplifier (13), and the capacitor (14) is connected therebetween, so that the base potential (Vb) and the base potential (Va) are reduced. Even if it changes steeply, the fluctuation of the potential difference (Va-Vb) is suppressed by the capacitor (14), and the base potential (Vb)
And the phase shift of the base potential (Va) is mitigated, so that it is possible to suppress the flow of the through current which has conventionally occurred.
【００２９】従って、位置補正の信頼性が向上する。Therefore, the reliability of the position correction is improved.
【００３０】[0030]
【発明の効果】本発明の増幅回路は入力信号を増幅して
第１、第２の内部増幅信号を出力する入力増幅部に前記
第１の内部増幅信号を増幅する第１の出力増幅部を接続
し、該第１の出力増幅部と並列に前記入力増幅部に第２
の内部増幅信号を増幅する第２の出力増幅部を接続し、
前記入力増幅部と前記第１の出力増幅部の接続部及び前
記入力増幅部と前記第２の出力増幅部の接続部の間に貫
通電流防止用の容量成分が接続したので、入力信号が急
峻に変化しても貫通電流防止が防止できる。特に第１の
出力増幅部をダーリントン接続し、第２の出力増幅部を
第２の出力増幅部インバーテッド・ダーリントン接続す
ることにより、第１の出力増幅部と第２の出力増幅部と
の増幅特性に差異があっても、前記ダーリントン接続さ
れた前段のトランジスタのベース電位Ｖａとインバーテ
ッド・ダーリントン接続された前段のトランジスタのベ
ース電位Ｖｂとの電位差（Ｖａ−Ｖｂ）が急峻に変化す
るのを防止し、貫通電流防止ができる。According to the amplifier circuit of the present invention, a first output amplifying section for amplifying the first internal amplified signal is provided to an input amplifying section for amplifying an input signal and outputting first and second internal amplified signals. Connected to the input amplifier in parallel with the first output amplifier.
A second output amplifying unit for amplifying the internal amplified signal of
Since a capacitive component for preventing a through current is connected between a connection part between the input amplification part and the first output amplification part and a connection part between the input amplification part and the second output amplification part, the input signal is sharp. Can be prevented. In particular, by connecting the first output amplifying section to Darlington connection and connecting the second output amplifying section to the second output amplifying section inverted Darlington, the first output amplifying section and the second output amplifying section are amplified. Even if there is a difference in the characteristics, it is assumed that the potential difference (Va−Vb) between the base potential Va of the preceding Darlington-connected transistor and the base potential Vb of the inverted Darlington connected preceding transistor changes sharply. And through current can be prevented.
【００３１】また、本発明に係る偏向回路の位置補正回
路によれば、本発明に係る増幅回路を具備しているの
で、従来生じていた貫通電流が流れることを抑止でき、
位置補正の信頼性が向上する。Further, according to the position correction circuit of the deflection circuit according to the present invention, since the amplifier circuit according to the present invention is provided, it is possible to suppress the flow of the through current which has conventionally occurred,
The reliability of the position correction is improved.
【図１】本発明の実施例に係る増幅回路の原理図であ
る。FIG. 1 is a principle diagram of an amplifier circuit according to an embodiment of the present invention.
【図２】本発明の実施例に係る位置補正回路の回路図で
ある。FIG. 2 is a circuit diagram of a position correction circuit according to an embodiment of the present invention.
【図３】本発明の実施例に係る位置補正回路の作用効果
を説明する第１のグラフである。FIG. 3 is a first graph illustrating the operation and effect of the position correction circuit according to the embodiment of the present invention.
【図４】本発明の実施例に係る位置補正回路の作用効果
を説明する第２のグラフである。FIG. 4 is a second graph illustrating the operation and effect of the position correction circuit according to the embodiment of the present invention.
【図５】従来例に係る位置補正回路の回路図である。FIG. 5 is a circuit diagram of a position correction circuit according to a conventional example.
【図６】従来例に係る位置補正回路の問題点を説明する
第１のグラフである。FIG. 6 is a first graph illustrating a problem of the position correction circuit according to the conventional example.
【図７】従来例に係る位置補正回路の問題点を説明する
第２のグラフである。FIG. 7 is a second graph illustrating a problem of the position correction circuit according to the conventional example.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 3/16 H04N 9/28 H03F 1/00 - 1/56 H03F 3/00 - 3/72 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 3/16 H04N 9/28 H03F 1/00-1/56 H03F 3/00-3/72
Claims (3)
内部増幅信号（ＳＮ１、ＳＮ２）を出力する入力増幅部
（１１）と、該入力増幅部に接続され前記第１の内部増
幅信号（ＳＮ１）を増幅して出力する第１の出力増幅部
（１２）と、該第１の出力増幅部（１２）と並列に前記
入力増幅部に接続され前記第２の内部増幅信号（ＳＮ
２）を増幅して出力する第２の出力増幅部（１３）と、
前記入力増幅部（１１）と前記第１の出力増幅部（１
２）の接続部及び前記入力増幅部（１１）と前記第２の
出力増幅部（１３）の接続部の間に接続された貫通電流
防止用の容量成分（１４）とよりなることを特徴とする
増幅回路。 1. A first by amplifying the input signal (SI), a second internal amplification signals (SN1, SN2) input amplifier for outputting (11), is connected to the input amplifier unit the first A first output amplifying section (12) for amplifying and outputting the internal amplified signal (SN1), and the first output amplifying section (12) in parallel with the first output amplifying section (12).
It is connected to an input amplifier portion and the second internal amplification signal (SN
A second output amplifying unit (13) for amplifying and outputting 2);
The input amplification section (11) and the first output amplification section (1
2) the connection section, the input amplification section (11), and the second
Through current connected between the connection parts of the output amplification unit (13)
And a capacitance component for prevention (14).
Amplifier circuit.
幅して第１、第２の内部増幅信号（ＳＮ１、ＳＮ２）を
出力する入力増幅部（１１）と、該入力増幅部に接続さ
れ前記第１の内部増幅信号（ＳＮ１）を増幅して出力す
る２個のトランジスタがダーリントン接続された第１の
出力増幅部（１２）と、該第１の出力増幅部（１２）と
並列に前記入力増幅部に接続され前記第２の内部増幅信
号（ＳＮ２）増幅して出力する２個のトランジスタがイ
ンバーテッド・ダーリントン接続された第２の出力増幅
部（１３）と、前記入力増幅部（１１）と前記第１の出
力増幅部（１２）の接続部及び前記入力増幅部（１１）
と前記第２の出力増幅部（１３）の接続部の間に接続さ
れた貫通電流防止用の容量成分とよりなることを特徴と
する増幅回路。 2. An input amplifier (11) comprising a differential amplifier for amplifying an input signal (SI) and outputting first and second internal amplified signals (SN1, SN2), and connected to the input amplifier. Sa
A first output amplifying unit (12) in which two transistors for amplifying and outputting the first internal amplified signal (SN1) are Darlington-connected, and the first output amplifying unit (12)
Two transistors connected in parallel to the input amplifier and amplifying and outputting the second internal amplified signal (SN2) are
An inverted Darlington-connected second output amplifier (13), the input amplifier (11), and the first output;
Connection part of force amplification part (12) and said input amplification part (11)
And the connection portion of the second output amplification portion (13).
Characterized by a capacitance component for preventing through current
Amplifier circuit.
幅して第１、第２の内部増幅信号（ＳＮ１、ＳＮ２）を
出力する入力増幅部（１１）と、該入力増幅部に接続さ
れ前記第１の内部増幅信号（ＳＮ１）を増幅する２個の
トランジスタがダーリントン接続された前記第１の出力
増幅部（１２）と、該第１の出力増幅部（１２）と並列
に前記入力増幅部に接続され第２の内部増幅信号（ＳＮ
２）を増幅する２個のトランジスタがインバーテッド・
ダーリントン接続された第２の出力増幅部（１３）と、
前記入力増幅部（１１）と前記第１の出力増幅部（１
２）の接続部及び前記入力増幅部（１１）と前記第２の
出力増幅部（１３）の接続部の間に接続された貫通電流
防止用の容量成分（１４）とよりなり、一定になるよう
に設定された前記ダーリントン接続された前段のトラン
ジスタのベース電位 Ｖａとインバーテッド・ダーリント
ン接続された前段のトランジスタのベース電位Ｖｂとの
電位差（Ｖａ−Ｖｂ）が貫通電流防止用の容量成分によ
り急峻に変化するのを防止したことを特徴とする増幅回
路。 3. An input amplifier (11) comprising a differential amplifier for amplifying an input signal (SI) and outputting first and second internal amplified signals (SN1, SN2), and connected to the input amplifier. Sa
Are two amplifying said first internal amplification signal (SN1)
A first output amplifying unit (12) in which a transistor is Darlington-connected, and a transistor connected in parallel with the first output amplifying unit (12)
Is connected to the input amplifying section and a second internal amplified signal (SN
The two transistors that amplify 2) are inverted
A second output amplification unit (13) connected in Darlington ,
The input amplification section (11) and the first output amplification section (1
2) the connection section, the input amplification section (11), and the second
Through current connected between the connection parts of the output amplification unit (13)
Consisting of a capacitive component (14) for prevention, so as to be constant
Of the previous stage connected to the Darlington
Base potential Va and inverted Darling of the transistor
Between the base potential Vb of the transistor connected at the
The potential difference (Va-Vb) depends on the capacitance component for preventing a through current.
Amplifying circuit characterized by preventing abrupt changes
Road.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10106493A JP3188034B2 (en) | 1993-04-27 | 1993-04-27 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10106493A JP3188034B2 (en) | 1993-04-27 | 1993-04-27 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06311381A JPH06311381A (en) | 1994-11-04 |
| JP3188034B2 true JP3188034B2 (en) | 2001-07-16 |
Family
ID=14290683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10106493A Expired - Fee Related JP3188034B2 (en) | 1993-04-27 | 1993-04-27 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3188034B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798668A (en) * | 1995-11-28 | 1998-08-25 | Thomson Consumer Electronics, Inc. | Low-power transconductance driver amplifier |
| US5814953A (en) * | 1995-12-18 | 1998-09-29 | Thomson Consumer Electronics, Inc. | Power amplifier predriver stage |
| DE19548401A1 (en) * | 1995-12-22 | 1997-07-03 | Pelikan Produktions Ag | Thermal transfer ribbon |
-
1993
- 1993-04-27 JP JP10106493A patent/JP3188034B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06311381A (en) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648923B2 (en) | ||
| JP3188034B2 (en) | Amplifier circuit | |
| US4743861A (en) | Frequency response compensation circuit | |
| JP2698201B2 (en) | Video head amplifier | |
| JP3253573B2 (en) | BTL amplifier circuit | |
| EP1250754B1 (en) | Non-linear signal processor | |
| JPH0254629A (en) | Transistor power amplifier | |
| JP2007019850A (en) | Dc offset canceling circuit and display device using this | |
| JPS628571Y2 (en) | ||
| JPS6161568B2 (en) | ||
| JPH08256024A (en) | Amplifier circuit, cathode ray tube driving device and display device | |
| JP3363687B2 (en) | Amplifier circuit for deflection circuit | |
| JP3016942B2 (en) | Gain switching circuit | |
| JPS6029222Y2 (en) | amplifier | |
| JPH0527737A (en) | Synchronization separating circuit | |
| JPH09238035A (en) | Output circuit | |
| JPH0117849Y2 (en) | ||
| JPS5921109A (en) | Power amplifier having constant output characteristic | |
| JPS61158205A (en) | Amplifier circuit of speaker | |
| JP3360911B2 (en) | Differential amplifier circuit | |
| JPH01243713A (en) | Phase correcting circuit | |
| JPS6115477A (en) | Automatic gain control circuit | |
| JPH09321558A (en) | Differential amplifier | |
| JPH02137510A (en) | Current controlled gain variable amplifier | |
| JPS5836843B2 (en) | Single-ended push-pull power amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |