JPS6161568B2 - - Google Patents
Info
- Publication number
- JPS6161568B2 JPS6161568B2 JP8528479A JP8528479A JPS6161568B2 JP S6161568 B2 JPS6161568 B2 JP S6161568B2 JP 8528479 A JP8528479 A JP 8528479A JP 8528479 A JP8528479 A JP 8528479A JP S6161568 B2 JPS6161568 B2 JP S6161568B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- base
- gain control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Description
【発明の詳細な説明】
本発明は出力信号への歪の発生を抑制すること
のできる利得制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gain control circuit that can suppress the occurrence of distortion in an output signal.
例えば、テレビジヨン受像機のコントラスト調
整あるいは音量調整などはテレビジヨン受像機の
前面にとりつけたつまみによつて利得制御回路中
の可変素子の値を変化させて行われるが、シヤー
シ上に配置される利得制御回路部とテレビジヨン
受像機の前面にとりつけられる可変素子とはかな
りの離間間隔をもつている。ところで、この利得
制御回路が、可変素子に交流信号の流れる交流制
御方式であると、利得制御回路部と可変素子との
間を接続する配線への周辺回路部からの雑音誘導
あるいは配線からの防害波の輻射などの不都合が
生じるおそれがあり、シールド線の採用、冗長な
ど配線の回避が必要となる。したがつて、このよ
うな交流制御方式にかえて、直流制御によつて間
接的に利得制御を行う直流制御式の利得制御回路
が近年多用されるに至つている。 For example, the contrast or volume of a television receiver is adjusted by changing the value of a variable element in the gain control circuit using a knob attached to the front of the television receiver. There is a considerable distance between the gain control circuit and the variable element mounted on the front of the television receiver. By the way, if this gain control circuit is an AC control method in which an AC signal flows through the variable element, noise may be induced from the peripheral circuitry into the wiring connecting between the gain control circuit and the variable element, or the wiring may be prevented. There is a risk of inconveniences such as the radiation of harmful waves, and it is necessary to avoid wiring such as using shielded wires and redundant wiring. Therefore, instead of such an AC control system, a DC control type gain control circuit that indirectly performs gain control through DC control has come into widespread use in recent years.
第1図は、既知の直流制御式利得制御回路の構
成を示す回路図であり、図示するように差動増幅
器を構成するトランジスタ1と2のエミツタ回路
にベースへ信号が印加される信号増幅用トランジ
スタ3を接続した回路構成を採り、差動ベース入
力を変化させることにより利得制御が実行され
る。なお、図中4は固定直流電源、5は可変直流
電源、6は出力負荷抵抗、7は出力端子、8は信
号印加端子、9は結合コンデンサ、10はベース
電源、11はベース抵抗、12はエミツタ抵抗、
そして13はコレクタ電源端子である。 FIG. 1 is a circuit diagram showing the configuration of a known DC-controlled gain control circuit. As shown in the figure, a signal is applied to the base of the emitter circuit of transistors 1 and 2 that constitute a differential amplifier. A circuit configuration in which transistors 3 are connected is adopted, and gain control is performed by changing the differential base input. In the figure, 4 is a fixed DC power supply, 5 is a variable DC power supply, 6 is an output load resistance, 7 is an output terminal, 8 is a signal application terminal, 9 is a coupling capacitor, 10 is a base power supply, 11 is a base resistor, and 12 is a Emitsuta resistance,
And 13 is a collector power supply terminal.
以上の構成からなる利得制御回路において、入
力端子8に信号が印加されると、この信号は結合
コンデンサ9を介してトランジスタ3のベースに
加わり、トランジスタ3で増幅され、そのコレク
タ電流が利得制御用差動増幅器の信号源電流とな
る。この信号源電流は、可変直流電源5の電圧を
変化させることによる差動ベース入力に応じてト
ランジスタ1と2に分流し、トランジスタ2に分
流した電流が出力端子7から利得制御回路の出力
としてとりだされる。かかる利得制御回路では、
上記のように可変直流電源5の電圧を変化させる
ことによつて利得制御がなされるため、交流制御
方式で問題となつた不都合はことごとく排除され
る。ところで、トランジスタ1と2のベースに
は、周知のようにベース拡がり抵抗rbb′として
知られる直列抵抗が存在し、このために出力電流
に歪の発生することが明らかにされ、この不都合
を排除するべく第2図で示すように、差動増幅器
を構成するトランジスタ1のコレクタにも抵抗1
4を接続するとともに、トランジスタ1のコレク
タとトランジスタ2のベースならびにトランジス
タ2のコレクタとトランジスタ1のベースとの間
を抵抗15,16で接続して帰還ループを形成
し、さらにトランジスタ1と2のベースに帰還回
路成用の抵抗17と18を接続した構成の利得制
御回路が提案されるに至つている。なお、19は
エミツタバイアス電源である。かかる利得制御回
路ではトランジスタ1と2のベース電流によつて
発生する電圧と等しい電圧が帰還され、この帰還
によつてベース拡がり抵抗による影響が軽減され
る。 In the gain control circuit configured as described above, when a signal is applied to the input terminal 8, this signal is applied to the base of the transistor 3 via the coupling capacitor 9, is amplified by the transistor 3, and its collector current is used for gain control. This becomes the signal source current for the differential amplifier. This signal source current is divided into transistors 1 and 2 according to the differential base input by changing the voltage of the variable DC power supply 5, and the current divided into transistor 2 is taken from the output terminal 7 as the output of the gain control circuit. issued. In such a gain control circuit,
Since the gain is controlled by changing the voltage of the variable DC power supply 5 as described above, all of the inconveniences that occur in the AC control system are completely eliminated. By the way, as is well known, there is a series resistance known as a base spread resistance r bb ' at the bases of transistors 1 and 2, and it has been revealed that this causes distortion in the output current, and this inconvenience can be eliminated. As shown in FIG.
4 is connected, and the collector of transistor 1 and the base of transistor 2 as well as the collector of transistor 2 and the base of transistor 1 are connected by resistors 15 and 16 to form a feedback loop, and the bases of transistors 1 and 2 are also connected. A gain control circuit has been proposed in which resistors 17 and 18 are connected to form a feedback circuit. Note that 19 is an emitter bias power supply. In such a gain control circuit, a voltage equal to the voltage generated by the base currents of transistors 1 and 2 is fed back, and this feedback reduces the effect of the base spread resistance.
かかる利得制御回路は第1図の回路にくらべて
すぐれているが、帰還量がトランジスタ1と2の
電流増幅率によつて変化するため、トランジスタ
1と2の電流増幅率を揃える必要があること、帰
還する信号がコレクタ電流信号に基くものである
ため、トランジスタ1と2のベース電流とは性質
が異なり、補正効果が必ずしも十分でないこと、
さらに、トランジスタ1のコレクタに負荷抵抗1
4を接続することが不可欠となり、このため、直
流バイアス条件の設計が容易でないことなどの問
題があつた。 This gain control circuit is superior to the circuit shown in FIG. 1, but since the amount of feedback changes depending on the current amplification factors of transistors 1 and 2, it is necessary to make the current amplification factors of transistors 1 and 2 the same. , since the feedback signal is based on the collector current signal, its properties are different from the base currents of transistors 1 and 2, and the correction effect is not necessarily sufficient;
Furthermore, a load resistor 1 is connected to the collector of transistor 1.
Therefore, it became necessary to connect 4, which caused problems such as difficulty in designing DC bias conditions.
本発明は以上説明してきた従来の利得制御回路
の問題点に鑑みてなされたもので、利得制御用差
動増幅器を構成するトランジスタ1と2のそれぞ
れにトランジスタを縦続接続するとともに、これ
らの縦続接続されたトランジスタのベース回路に
そのベース電流に応じた帰還信号を増幅する回路
を設け、この回路の出力信号を差動増幅器構成用
のトランジスタのベースへ帰還する構成とされて
いる。 The present invention has been made in view of the problems of the conventional gain control circuit described above, and includes connecting transistors in cascade to each of transistors 1 and 2 constituting the gain control differential amplifier, and The base circuit of the transistor is provided with a circuit for amplifying a feedback signal corresponding to the base current, and the output signal of this circuit is fed back to the base of the transistor forming the differential amplifier.
以下に図面を参照して本発明の利得制御回路に
ついて詳しく説明する。 The gain control circuit of the present invention will be explained in detail below with reference to the drawings.
第3図は本発明の利得制御回路の第1の実施例
を示す回路図であり、図示するように利得制御用
差動増幅器を構成するトランジスタ1と2のそれ
ぞれにトランジスタ20と21が縦続接続され、
さらに、これらのトランジスタのベース回路に
は、トランジスタ22、ダイオード23、抵抗2
4、ならびにトランジスタ25、ダイオード2
6、抵抗27で構成されるカレントミラー回路が
接続され、トランジスタ22と25のコレクタ電
流が帰還用ベース抵抗17と18へ帰還されるよ
う構成されている。なお、28はトランジスタ2
0と21のベースバイアス電源であり、さらに第
2図の回路と同一番号を付与した回路要素ならび
に回路部分は第2図のそれと同じである。 FIG. 3 is a circuit diagram showing a first embodiment of the gain control circuit of the present invention, and as shown in the figure, transistors 20 and 21 are connected in cascade to transistors 1 and 2, respectively, which constitute a gain control differential amplifier. is,
Furthermore, the base circuit of these transistors includes a transistor 22, a diode 23, and a resistor 2.
4, as well as transistor 25 and diode 2
6. A current mirror circuit composed of a resistor 27 is connected so that the collector currents of the transistors 22 and 25 are fed back to the feedback base resistors 17 and 18. Note that 28 is the transistor 2
0 and 21, and circuit elements and circuit portions given the same numbers as the circuit of FIG. 2 are the same as those of FIG.
以上の構成からなる本発明の利得制御回路にお
いて、入力端子8に信号が印加されると、この信
号は結合コンデンサ9を介してトランジスタ3の
ベースに加わり、トランジスタ3で増幅され、そ
のコレクタ電流が利得制御用差動増幅器の信号源
電流となる。この信号源電流は可変直流電源5の
電圧変化に基く差動ベース入力に応じてトランジ
スタ1と2に分流し、トランジスタ2に分流した
電流がトランジスタ21ならびに抵抗6に流れ、
トランジスタ21のコレクタに付設した出力端子
7から利得制御回路の出力として取りだされる。 In the gain control circuit of the present invention having the above configuration, when a signal is applied to the input terminal 8, this signal is applied to the base of the transistor 3 via the coupling capacitor 9, is amplified by the transistor 3, and its collector current is This becomes the signal source current for the gain control differential amplifier. This signal source current is divided into transistors 1 and 2 according to the differential base input based on the voltage change of the variable DC power supply 5, and the current divided into transistor 2 flows through the transistor 21 and resistor 6.
The signal is taken out from the output terminal 7 attached to the collector of the transistor 21 as the output of the gain control circuit.
以上の基本動作は第1図ならびに第2図で示し
た従来の回路と同じである。ところで、本発明の
回路では、トランジスタ1と2のそれぞれにトラ
ンジスタ20と21が縦続接続されており、これ
らのトランジスタにはトランジスタ1と2のコレ
クタ電流が流れる。ところで、トランジスタ1と
20ならびに2と21のそれぞれの順方向電流増
幅率の間にhFE1≒hFE20、hFE≒hFE21の関係
を成立させると、トランジスタ1,2,20およ
び21のコレクタ電流Ic1,Ic2,Ic20および
Ic21の間には、Ic1≒Ic20ならびにIc2≒Ic
21の関係が成立する。一方、トランジスタ20の
ベース電流Ib20とトランジスタ21のベース電
流Ib21は、トランジスタ20と21の順方向電
流増幅率をhFE20,hFE21として、Ib20=Ic20/
hFE20ならびにIb21=Ic21/hFE21の大きさとな
る。ところでトランジスタ20と21のベース回
路にはそれぞれカレントミラー回路が接続されて
おり、したがつて、カレントミラー回路の出力電
流となるトランジスタ22と25のコレクタ電流
Ic22とIc25はトランジスタ20と21のベース
電流Ib20とIb21に等しくなる。また、トランジ
スタ1と2のベース電流Ib1とIb2はそれぞれ
Ib1=Ic1/hFE1、Ib2=Ic2/hFE2と
なる。したがつて、上記のようにhFE1≒hFE20
ならびにhFE2≒hFE21の関係が成立するように
トランジスタ1と20、2と21を選定するなら
ば、トランジスタ1と2のベース電流Ib1,Ib
2、トランジスタ20と21のベース電流Ib
20,Ib21ならびにトランジスタ22と25のコレ
クタ電流Ic22,Ic25の間には
Ib1≒Ib20=Ic22 ………(1)
Ib2≒Ib21=Ic25 ………(2)
の関係が成立する。 The basic operation described above is the same as the conventional circuit shown in FIGS. 1 and 2. By the way, in the circuit of the present invention, transistors 20 and 21 are cascade-connected to transistors 1 and 2, respectively, and the collector currents of transistors 1 and 2 flow through these transistors. By the way, if we establish the relationships h FE1 ≒ h FE20 and h FE ≒ h FE21 between the forward current amplification factors of transistors 1 and 20 and 2 and 21, then the collector currents of transistors 1, 2, 20, and 21 will be Between I c1 , I c2 , I c20 and I c21 , I c1 ≒ I c20 and I c2 ≒ I c
21 relationships hold. On the other hand, the base current I b20 of the transistor 20 and the base current I b21 of the transistor 21 are expressed as I b20 = I c20 / where the forward current amplification factors of the transistors 20 and 21 are h FE20 and h FE21 .
The magnitude of h FE20 and I b21 =I c21 /h FE21 . By the way, current mirror circuits are connected to the base circuits of transistors 20 and 21, respectively, and therefore, the collector currents I c22 and I c25 of transistors 22 and 25, which are the output currents of the current mirror circuits, are the same as those of transistors 20 and 21. The base currents I b20 and I b21 become equal. Further, the base currents I b1 and I b2 of transistors 1 and 2 are respectively I b1 = I c1 /h FE1 and I b2 = I c2 /h FE2 . Therefore, as above, h FE1 ≒ h FE20
If transistors 1 and 20 and 2 and 21 are selected so that the relationship h FE2 ≒ h FE21 is established, the base currents I b1 and I b of transistors 1 and 2 are
2. Base current I b of transistors 20 and 21
20 , I b21 and the collector currents I c22 and I c25 of transistors 22 and 25 as follows: I b1 ≒ I b20 = I c22 ......(1) I b2 ≒ I b21 = I c25 ......(2) A relationship is established.
この第(1)式、第(2)式で示されるIc22とIc25が
トランジスタ1と2のベースの接続された帰還用
ベース抵抗17と18に帰還され、この帰還によ
つて直列抵抗による影響が排除されるところとな
り、出力に歪の発生することのない利得制御動作
が実行される。なお、図面の抵抗24と27はト
ランジスタ22と25の動作電流がトランジスタ
1と2のベース電流のみでは直流的に小さすぎ、
十分な周波数特性を発揮することができない場合
に直流動作電流のみを増大させる目的で挿入した
回路要素であり、この必要のないときには抵抗2
4と27は除去してもよい。 I c22 and I c25 shown by the equations (1) and (2) are fed back to the feedback base resistors 17 and 18 connected to the bases of transistors 1 and 2, and by this feedback, The influence is almost eliminated, and a gain control operation is performed without causing distortion in the output. Note that the resistors 24 and 27 in the drawings are used because the operating currents of the transistors 22 and 25 are too small in terms of direct current with only the base currents of transistors 1 and 2.
This is a circuit element inserted for the purpose of increasing only the DC operating current when sufficient frequency characteristics cannot be exhibited, and when this is not necessary, the resistor 2 is inserted.
4 and 27 may be removed.
第4図は本発明の利得制御回路の他の実施例を
示す図であり、ベース帰還をトランジスタ1のベ
ースにのみ施すようにした回路例である。この回
路では、ダイオード29とトランジスタ30で構
成される電流増幅器を介してトランジスタ25の
コレクタ電流はトランジスタ1のベースに帰還さ
れており、第3図の回路では抵抗24と27によ
つてトランジスタ1と2のベース電位が上昇する
が、第4図の構成とした場合、直流電流源31と
32の大きさがトランジスタ1のベースにおいて
打ち消されるところとなる。なお、この回路によ
る利得制御動作は第3図で示す回路のそれと同一
である。 FIG. 4 is a diagram showing another embodiment of the gain control circuit of the present invention, and is an example of a circuit in which base feedback is applied only to the base of transistor 1. In this circuit, the collector current of transistor 25 is fed back to the base of transistor 1 via a current amplifier composed of diode 29 and transistor 30, and in the circuit of FIG. However, in the case of the configuration shown in FIG. 4, the magnitudes of the DC current sources 31 and 32 are almost canceled out at the base of the transistor 1. Note that the gain control operation by this circuit is the same as that of the circuit shown in FIG.
以上説明したところから明らかなように、本発
明の利得制御回路は、利得制御用差動増幅器を構
成するトランジスタのベースにそのベース電流と
同質の信号を考慮し、直列抵抗による影響を排除
したものであつて、良好な利得制御動作が遂行さ
れる。またエミツタが共通接続される一方のトラ
ンジスタのコレクタ回路に負荷抵抗を接続する必
要もないため、回路設計に際してバイアス条件の
設計が困難になるおそれもない。 As is clear from the above explanation, the gain control circuit of the present invention considers a signal having the same quality as the base current at the base of the transistor constituting the gain control differential amplifier, and eliminates the influence of series resistance. and good gain control operation is achieved. Furthermore, since there is no need to connect a load resistor to the collector circuit of one of the transistors whose emitters are commonly connected, there is no risk of difficulty in designing bias conditions when designing the circuit.
第1図および第2図は従来の利得制御回路を示
す回路図、第3図および第4図は本発明の利得制
御回路を示す図である。
1,2……利得制御用差動増幅器を形成するト
ランジスタ、3……信号増幅用トランジスタ、4
……差動増幅器用固定電源、5……差動増幅器用
可変電源、6,14……負荷抵抗、7……出力端
子、8……入力端子、9……結合コンデンサ、1
0,28……ベース電源、11……ベース抵抗、
12……エミツタ抵抗、13……コレクタ電源端
子、15,16……帰還ループ形成用の抵抗、1
7,18……帰還用ベース抵抗、19……エミツ
タバイアス電源、20,21……帰還回路形成用
のトランジスタ、22,25……カレントミラー
回路形成用トランジスタ、23,26……カレン
トミラー回路形成用ダイオード、24,27……
直流動作電流増大用の抵抗、29,30……電流
増幅器形成用のダイオードならびにトランジス
タ、31,32……直流電流源。
1 and 2 are circuit diagrams showing conventional gain control circuits, and FIGS. 3 and 4 are diagrams showing gain control circuits of the present invention. 1, 2...Transistor forming a differential amplifier for gain control, 3...Transistor for signal amplification, 4
... Fixed power supply for differential amplifier, 5 ... Variable power supply for differential amplifier, 6, 14 ... Load resistance, 7 ... Output terminal, 8 ... Input terminal, 9 ... Coupling capacitor, 1
0, 28...Base power supply, 11...Base resistance,
12... Emitter resistance, 13... Collector power supply terminal, 15, 16... Resistor for forming feedback loop, 1
7, 18... Base resistor for feedback, 19... Emitter bias power supply, 20, 21... Transistor for forming feedback circuit, 22, 25... Transistor for forming current mirror circuit, 23, 26... Current mirror circuit Forming diodes, 24, 27...
Resistor for increasing DC operating current, 29, 30... Diode and transistor for forming current amplifier, 31, 32... DC current source.
Claims (1)
共通接続されるとともに、前記エミツタ共通接続
点に信号電流源が接続され、さらに、前記第1お
よび第2のトランジスタのベース間に差動ベース
バイアスが印加され、前記差動ベースバイアスの
変化で前記信号源電流の前記第1および第2のト
ランジスタへの分流比を制御する利得制御回路に
おいて、前記第1のトランジスタに第3のトラン
ジスタを、前記第2のトランジスタに第4のトラ
ンジスタを縦続接続し、さらに前記第3および第
4のトランジスタのベース回路にこれらのベース
電流に応じた帰還信号を増幅する第1および第2
の信号増幅回路を設け、前記第1および第2の信
号増幅回路の出力の少くとも一方を同信号増幅回
路がベースに繋がる前記第1および第2のトラン
ジスタの少くとも一方のベースに供給することを
特徴とする利得制御回路。 2 信号増幅回路がカレントミラー回路であるこ
とを特徴とする特許請求の範囲第1項に記載の利
得制御回路。 3 第1の信号増幅回路の出力が直接に、第2の
信号増幅回路の出力が電流増幅器を介して第1の
トランジスタのベースに供給されることを特徴と
する特許請求の範囲第1項に記載の利得制御回
路。[Claims] 1. The emitters of the first and second transistors are commonly connected, a signal current source is connected to the emitter common connection point, and a signal current source is connected between the bases of the first and second transistors. A gain control circuit to which a differential base bias is applied and controls a division ratio of the signal source current to the first and second transistors by changing the differential base bias, the gain control circuit having a third transistor applied to the first transistor. first and second transistors in which a fourth transistor is cascade-connected to the second transistor, and feedback signals corresponding to base currents of the third and fourth transistors are amplified in the base circuits of the third and fourth transistors;
a signal amplifying circuit, and supplying at least one of the outputs of the first and second signal amplifying circuits to the bases of at least one of the first and second transistors connected to the bases of the signal amplifying circuits. A gain control circuit featuring: 2. The gain control circuit according to claim 1, wherein the signal amplification circuit is a current mirror circuit. 3. Claim 1, characterized in that the output of the first signal amplification circuit is directly supplied to the base of the first transistor, and the output of the second signal amplification circuit is supplied to the base of the first transistor via a current amplifier. Gain control circuit as described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8528479A JPS568912A (en) | 1979-07-05 | 1979-07-05 | Gain control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8528479A JPS568912A (en) | 1979-07-05 | 1979-07-05 | Gain control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS568912A JPS568912A (en) | 1981-01-29 |
JPS6161568B2 true JPS6161568B2 (en) | 1986-12-26 |
Family
ID=13854265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8528479A Granted JPS568912A (en) | 1979-07-05 | 1979-07-05 | Gain control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS568912A (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7908411A (en) * | 1979-11-19 | 1981-06-16 | Philips Nv | ELECTRONIC DIFFERENTIAL CONTROLLER. |
JPS5845816A (en) * | 1981-09-04 | 1983-03-17 | Tanaka Kikinzoku Kogyo Kk | Reamer tool for finishing discharge hole of spinneret |
JPS58154906A (en) * | 1982-03-09 | 1983-09-14 | Matsushita Electric Ind Co Ltd | Differential circuit |
JPH05102765A (en) * | 1991-10-09 | 1993-04-23 | Matsushita Electric Ind Co Ltd | Gain control circuit |
-
1979
- 1979-07-05 JP JP8528479A patent/JPS568912A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS568912A (en) | 1981-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0414525B2 (en) | ||
EP0114731B1 (en) | Differential amplifier with high common-mode rejection | |
JP2677570B2 (en) | Amplifier circuit layout | |
JPS6155288B2 (en) | ||
JPS6161568B2 (en) | ||
US5327097A (en) | Gain control circuit | |
US4342005A (en) | Television intermediate frequency amplifier with feedback stabilization | |
GB2070870A (en) | Gain control amplifier arrangement | |
US5541550A (en) | Electronic load resistor circuit | |
JPS6228087Y2 (en) | ||
EP0473165B1 (en) | Push-pull power amplifying circuit | |
JPH07176004A (en) | Low-noise preamplifier stage especially for magnetic head | |
JPH0145766B2 (en) | ||
JPS6325768Y2 (en) | ||
JPH073691Y2 (en) | Shunt circuit | |
KR840001120B1 (en) | Amplifier | |
JPS6119535Y2 (en) | ||
JP2716560B2 (en) | Semiconductor integrated circuit | |
JPH0653747A (en) | Noise reduction circuit | |
JPS6252489B2 (en) | ||
JPH0294805A (en) | Differential amplifier | |
JPH0628325B2 (en) | Automatic gain control amplifier | |
JPH04215315A (en) | Level shift circuit | |
JPS624885B2 (en) | ||
JPH0545088B2 (en) |