JPH0218483B2 - - Google Patents
Info
- Publication number
- JPH0218483B2 JPH0218483B2 JP56005834A JP583481A JPH0218483B2 JP H0218483 B2 JPH0218483 B2 JP H0218483B2 JP 56005834 A JP56005834 A JP 56005834A JP 583481 A JP583481 A JP 583481A JP H0218483 B2 JPH0218483 B2 JP H0218483B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- input terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 claims description 15
- 230000000630 rising effect Effects 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 abstract description 5
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 abstract 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Manipulation Of Pulses (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Color Television Systems (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Safety Devices In Control Systems (AREA)
- Circuits Of Receivers In General (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は周波数が異なる三つの周期的信号列の
平均周波数をデイジタル的に選択する装置に関す
るものであり、実際上すべての周波数範囲で直接
的にすなわち時間のかかる等価中間量への変換を
行なわずに、三つの周期的信号列から平均周波数
を有する信号列を得ることを目的としている。計
測・論理制御および調節技術分野における種々の
応用とならんで、本発明はパルス列の周波数が測
定値として伝送され、かつ安全技術上の理由から
この情報処理が多重冗長チヤネルで行なわれる場
合に特に重要である。この場合にたとえば電気的
または電磁的干渉により不規則的または周期的に
生ずるノイズパルスが測定結果を誤まらせる可能
性があるので、ノイズを含むチヤネルとノイズを
含まないチヤネルとを迅速に識別することができ
れば非常に有利である。
平均周波数をデイジタル的に選択する装置に関す
るものであり、実際上すべての周波数範囲で直接
的にすなわち時間のかかる等価中間量への変換を
行なわずに、三つの周期的信号列から平均周波数
を有する信号列を得ることを目的としている。計
測・論理制御および調節技術分野における種々の
応用とならんで、本発明はパルス列の周波数が測
定値として伝送され、かつ安全技術上の理由から
この情報処理が多重冗長チヤネルで行なわれる場
合に特に重要である。この場合にたとえば電気的
または電磁的干渉により不規則的または周期的に
生ずるノイズパルスが測定結果を誤まらせる可能
性があるので、ノイズを含むチヤネルとノイズを
含まないチヤネルとを迅速に識別することができ
れば非常に有利である。
上記の目的は本発明によれば特許請求の範囲第
１項から第３項に記載の装置により達成される。
１項から第３項に記載の装置により達成される。
以下、図面により本発明を詳細に説明する。
第１図には本発明の好ましい応用例が示されて
いる。この例では、電力系統に給電する発電機２
と結合されたタービン１の回転数をデイジタル的
に検出し、ノイズパネルを消去してタービン回転
数に比例する周波数のパルス列で表わす必要があ
る。そのために、周縁に一定間隔で埋込まれた永
久磁石を有するパルス円板３がタービン軸と結合
されている。パルス円板３の周縁付近の固定位置
に三つのパルス発生器４〜６が配置されており、
これらのパルス発生器はたとえばホール発電器を
含んでおり、パルス円板３の回転に伴いタービン
回転数に比例する周波数の方形波信号列K1，K2
およびK3を発する。方形パルス列K1〜K3は約１
の継続・休止時間比を有し、これはパルス発生器
４〜６に内蔵されているそれ自体は公知のパルス
整形回路により実現され得る。これらの方形パル
ス列は限界値監視回路７および選択回路８に与え
られており、さらに限界値監視回路７の出力信号
S1，S2およびS3が選択回路８に与えられている。
すべての３つの方形信号列K1〜K3が存在する場
合、またはこれらの３つの方形パルス列のいずれ
の周波数も他の二つのパルス列の一方の周波数に
くらべて予め設定可能な比率を下廻らない場合に
は、信号S1〜S3は持続信号であり、３チヤネルの
冗長測定処理を可能にするが、しからざる場合に
はこれらの信号の１つは零になりうる。それによ
り障害のある信号チヤネルが識別され、その後の
測定値処理は二つの健全な信号チヤネルの一方に
より１チヤネル作動で行なわれる。
いる。この例では、電力系統に給電する発電機２
と結合されたタービン１の回転数をデイジタル的
に検出し、ノイズパネルを消去してタービン回転
数に比例する周波数のパルス列で表わす必要があ
る。そのために、周縁に一定間隔で埋込まれた永
久磁石を有するパルス円板３がタービン軸と結合
されている。パルス円板３の周縁付近の固定位置
に三つのパルス発生器４〜６が配置されており、
これらのパルス発生器はたとえばホール発電器を
含んでおり、パルス円板３の回転に伴いタービン
回転数に比例する周波数の方形波信号列K1，K2
およびK3を発する。方形パルス列K1〜K3は約１
の継続・休止時間比を有し、これはパルス発生器
４〜６に内蔵されているそれ自体は公知のパルス
整形回路により実現され得る。これらの方形パル
ス列は限界値監視回路７および選択回路８に与え
られており、さらに限界値監視回路７の出力信号
S1，S2およびS3が選択回路８に与えられている。
すべての３つの方形信号列K1〜K3が存在する場
合、またはこれらの３つの方形パルス列のいずれ
の周波数も他の二つのパルス列の一方の周波数に
くらべて予め設定可能な比率を下廻らない場合に
は、信号S1〜S3は持続信号であり、３チヤネルの
冗長測定処理を可能にするが、しからざる場合に
はこれらの信号の１つは零になりうる。それによ
り障害のある信号チヤネルが識別され、その後の
測定値処理は二つの健全な信号チヤネルの一方に
より１チヤネル作動で行なわれる。
第２図には、上記の応用例で個々のチヤネルに
生ずるノイズパルスを抑制するための周波数選択
回路８の簡単な実施例が示されている。参照記号
K1を付されている方形パルス列は２つのアンド
ゲート９および１０のダイナミツク入力端に与え
られており、これらアンドゲート９および１０の
他方の入力端は出力跳躍回路１５の出力信号Ａを
与えられている。アンドゲート１０の出力信号は
出力信号Ａとともにオアゲート１１の各入力端に
与えられており、その出力が別の双安定跳躍回路
１２のリセツト入力端Ｒに与えられる。この跳躍
回路１２のセツト入力端Ｓにはアンドゲート９の
出力信号が与えられる。方形パルス列K2および
K3に対応づけられている情報チヤネル内の参照
数字１３および１４を付されているブロツクシン
ボルは回路要素９〜１２と同一の回路構成を有す
る。双安定跳躍回路１２〜１４のセツト入力端に
対応づけられている出力端は各跳躍回路に与えら
れた方形パルス列K1〜K3とともに一群の第１ア
ンドゲート１６〜１８に与えられており、第１ア
ンドゲート１６〜１８の出力は第２群のアンドゲ
ート１９〜２１の入力端に与えられており、第２
アンドゲート１９〜２１の第２の入力端にはそれ
ぞれオアゲート２２〜２４を介して他の１つの情
報チヤネルに対応づけられている第１群のアンド
ゲートの出力が与えられている。第２群のアンド
ゲート１９〜２１の出力はオアゲート２５を介し
て出力跳躍回路１５のセツト入力端Ｓに作用す
る。アンドゲート１６〜１８には監視回路７の出
力信号S1〜S3が直接に与えられ、またオアゲート
２２〜２４には反転して与えられている。第２図
の右半に示されている回路ブロツク２６は上記の
選択回路部分と完全に同一に構成されているが、
入力信号の与え方が次の点で相違している。すな
わち、回路ブロツク２６には方形パルス信号K1
〜K3が反転して与えられており、また出力跳躍
回路１５の出力信号Ａのかわりにそれに相補性の
信号が与えられている。信号S1〜S3が値１を有
し、すなわちいずれのチヤネルにも故障がなくあ
るいは低過ぎる周波数を有していないという前提
条件のもとでは、第２図の回路（その表示法は
1976年７月制定のDIN規格40700，第14部に準拠
している）は以下に記載のように作動する。双安
定跳躍回路１５の出力信号Ａの値が１であり、そ
れによつて双安定跳躍回路１２〜１４がリセツト
された状態から出発して出力信号Ａが０に変化す
ると、双安定跳躍回路１２〜１４は方形パルス列
K1〜K3のパルスによるセツトに対して準備状態
になる。最初に到来するパルスの立ち上がりがそ
のパルスに対応づけられているチヤネル内の双安
定跳躍回路１２または１３または１４をそのセツ
ト入力端に対応する出力端に１−信号が現われる
状態にし、それに続いて他の二つの情報チヤネル
の一方で１つのパルスの立ち上がりが生起する
と、先に到来したパルスが引き続き継続している
かぎり、アンドゲート１９〜２１の一つおよびオ
アゲート２５を経てセツト信号が出力跳躍回路１
５に到達し、それにより出力跳躍回路の状態がそ
の出力信号Ａの値を１とする状態に切換わるの
で、選択回路８の左半では方形パルス信号K1〜
K3はもはや有効でなくなる。その後はこれらの
方形信号パルス列の反転された値が選択回路８の
右半（回路ブロツク２６）に作用し、同様に出力
信号が、相次ぐ二つの立ち下がりが方形パルス
列K1〜K3に生起するまで、すなわち時間的に先
に立ち下がつたパルスが引き続き休止している状
態で第２のパルスが立ち下がる時点まで、出力信
号の値を０に保つように作用する。
生ずるノイズパルスを抑制するための周波数選択
回路８の簡単な実施例が示されている。参照記号
K1を付されている方形パルス列は２つのアンド
ゲート９および１０のダイナミツク入力端に与え
られており、これらアンドゲート９および１０の
他方の入力端は出力跳躍回路１５の出力信号Ａを
与えられている。アンドゲート１０の出力信号は
出力信号Ａとともにオアゲート１１の各入力端に
与えられており、その出力が別の双安定跳躍回路
１２のリセツト入力端Ｒに与えられる。この跳躍
回路１２のセツト入力端Ｓにはアンドゲート９の
出力信号が与えられる。方形パルス列K2および
K3に対応づけられている情報チヤネル内の参照
数字１３および１４を付されているブロツクシン
ボルは回路要素９〜１２と同一の回路構成を有す
る。双安定跳躍回路１２〜１４のセツト入力端に
対応づけられている出力端は各跳躍回路に与えら
れた方形パルス列K1〜K3とともに一群の第１ア
ンドゲート１６〜１８に与えられており、第１ア
ンドゲート１６〜１８の出力は第２群のアンドゲ
ート１９〜２１の入力端に与えられており、第２
アンドゲート１９〜２１の第２の入力端にはそれ
ぞれオアゲート２２〜２４を介して他の１つの情
報チヤネルに対応づけられている第１群のアンド
ゲートの出力が与えられている。第２群のアンド
ゲート１９〜２１の出力はオアゲート２５を介し
て出力跳躍回路１５のセツト入力端Ｓに作用す
る。アンドゲート１６〜１８には監視回路７の出
力信号S1〜S3が直接に与えられ、またオアゲート
２２〜２４には反転して与えられている。第２図
の右半に示されている回路ブロツク２６は上記の
選択回路部分と完全に同一に構成されているが、
入力信号の与え方が次の点で相違している。すな
わち、回路ブロツク２６には方形パルス信号K1
〜K3が反転して与えられており、また出力跳躍
回路１５の出力信号Ａのかわりにそれに相補性の
信号が与えられている。信号S1〜S3が値１を有
し、すなわちいずれのチヤネルにも故障がなくあ
るいは低過ぎる周波数を有していないという前提
条件のもとでは、第２図の回路（その表示法は
1976年７月制定のDIN規格40700，第14部に準拠
している）は以下に記載のように作動する。双安
定跳躍回路１５の出力信号Ａの値が１であり、そ
れによつて双安定跳躍回路１２〜１４がリセツト
された状態から出発して出力信号Ａが０に変化す
ると、双安定跳躍回路１２〜１４は方形パルス列
K1〜K3のパルスによるセツトに対して準備状態
になる。最初に到来するパルスの立ち上がりがそ
のパルスに対応づけられているチヤネル内の双安
定跳躍回路１２または１３または１４をそのセツ
ト入力端に対応する出力端に１−信号が現われる
状態にし、それに続いて他の二つの情報チヤネル
の一方で１つのパルスの立ち上がりが生起する
と、先に到来したパルスが引き続き継続している
かぎり、アンドゲート１９〜２１の一つおよびオ
アゲート２５を経てセツト信号が出力跳躍回路１
５に到達し、それにより出力跳躍回路の状態がそ
の出力信号Ａの値を１とする状態に切換わるの
で、選択回路８の左半では方形パルス信号K1〜
K3はもはや有効でなくなる。その後はこれらの
方形信号パルス列の反転された値が選択回路８の
右半（回路ブロツク２６）に作用し、同様に出力
信号が、相次ぐ二つの立ち下がりが方形パルス
列K1〜K3に生起するまで、すなわち時間的に先
に立ち下がつたパルスが引き続き休止している状
態で第２のパルスが立ち下がる時点まで、出力信
号の値を０に保つように作用する。
信号S1〜S3の１つが値１を有していない場合、
すなわち一つのチヤネルが故障と判定された場合
には、第２図からわかるようにアンドゲート１６
〜１８の一つが阻止され、またオアゲート２２〜
２４の一つが連続的に導通するので、信号K1〜
K3の一つしか出力跳躍回路１５のセツトを行な
い得ない（選択回路８の右半では信号K1〜K3の
相補性信号の一つしか出力跳躍回路１５のリセツ
トを行ない得ない）。たとえば方形パルス列K3の
チヤネルが故障したとすると、S3は０−信号にS1
およびS2は１−信号になる。その結果、アンドゲ
ート１８，２０および２１は阻止状態にオアゲー
ト２２は連続的に導通状態になるので、パルス列
K1における立ち上がりのみがアンドゲート１９
を経て跳躍回路１５のセツトを行ない得る（選択
回路８の右半では、パルス列K1における立ち下
がりのみが跳躍回路１５のリセツトを行ない得
る）。それによつて、上記の故障の際には出力信
号Ａは方形パルス列K1に従う。
すなわち一つのチヤネルが故障と判定された場合
には、第２図からわかるようにアンドゲート１６
〜１８の一つが阻止され、またオアゲート２２〜
２４の一つが連続的に導通するので、信号K1〜
K3の一つしか出力跳躍回路１５のセツトを行な
い得ない（選択回路８の右半では信号K1〜K3の
相補性信号の一つしか出力跳躍回路１５のリセツ
トを行ない得ない）。たとえば方形パルス列K3の
チヤネルが故障したとすると、S3は０−信号にS1
およびS2は１−信号になる。その結果、アンドゲ
ート１８，２０および２１は阻止状態にオアゲー
ト２２は連続的に導通状態になるので、パルス列
K1における立ち上がりのみがアンドゲート１９
を経て跳躍回路１５のセツトを行ない得る（選択
回路８の右半では、パルス列K1における立ち下
がりのみが跳躍回路１５のリセツトを行ない得
る）。それによつて、上記の故障の際には出力信
号Ａは方形パルス列K1に従う。
第２図の回路は基本的に周波数が異なる３つの
パルス列から平均周波数を有するパルス列を選択
することを可能とし、第１図に示したように応用
例の場合に情報に誤りを惹起し得る侵入ノイズパ
ルスを確実に抑制する効果が得られる。
パルス列から平均周波数を有するパルス列を選択
することを可能とし、第１図に示したように応用
例の場合に情報に誤りを惹起し得る侵入ノイズパ
ルスを確実に抑制する効果が得られる。
第３図にその一例が示されている。図には個々
の方形パルス列K1，K2およびK3の信号の時間的
経過と、ノイズパルスが生じていない場合の双安
定跳躍回路１５の出力信号Ａの時間的経過とが示
されている。参照記号Ｉを付されているノイズパ
ルスが方形パルス列K2に生じている場合の双安
定跳躍回路１５の出力信号はAIで、また参照記
号を付されているノイズパルスが生じている場
合の出力信号はA〓で示されている。第３図から
わかるように、ノイズパルスはパルスの計数にと
つて問題とならない継続・休止時間比の変化を出
力信号に生ずるのみであり、周波数を高める作用
はしない。この例ではノイズパルスが生じていな
い場合の出力信号は信号K2に従うものであつた
が、ノイズパルスの発生後は信号K3が出力信号
の位相および周波数を定める。
の方形パルス列K1，K2およびK3の信号の時間的
経過と、ノイズパルスが生じていない場合の双安
定跳躍回路１５の出力信号Ａの時間的経過とが示
されている。参照記号Ｉを付されているノイズパ
ルスが方形パルス列K2に生じている場合の双安
定跳躍回路１５の出力信号はAIで、また参照記
号を付されているノイズパルスが生じている場
合の出力信号はA〓で示されている。第３図から
わかるように、ノイズパルスはパルスの計数にと
つて問題とならない継続・休止時間比の変化を出
力信号に生ずるのみであり、周波数を高める作用
はしない。この例ではノイズパルスが生じていな
い場合の出力信号は信号K2に従うものであつた
が、ノイズパルスの発生後は信号K3が出力信号
の位相および周波数を定める。
第４図には第１図で参照数字７を付されている
限界値監視回路の実施例が示されている。パルス
列K1に対応づけられているチヤネルに対して２
値回路要素が詳細に示されており（同じく1976年
７月制定のDIN規格40700、第14部に準拠して表
示されている）、他の二つのチヤネルに対しても
同様に設けられている回路要素はここではブロツ
ク２８，２９として簡略に示されている。各パル
ス列は２つのＴ−跳躍回路たとえば２７ａおよび
２７ｂからなる２ビツトカウンタに加わり、その
セツト入力端に対応づけられている出力端はそれ
ぞれ一つのアンドゲート３０および一つのオアゲ
ート３１の入力端と接続されている。三つのアン
ドゲートの出力端は参照記号a1，a2およびa3を、
また三つのオアゲートの出力端は参照記号b1，b2
およびb3を付されている。アンドゲートの出力端
は一つの共通のオアゲート３２の入力端と接続さ
れており、その出力信号Ｎは一方ではカウンタの
後に接続されているオアゲート（たとえばチヤネ
ルK1におけるオアゲート３１）の出力信号をＤ
−（データ）跳躍回路３３〜３５により受入れさ
せ、他方では遅延回路３６により生ずる短い遅延
時間ｔの後にその出力N′によりすべてのカウン
タの各段をリセツトさせる。各パルス列の連続す
る３個のパルスの後にそれぞれ出力端a1，a2また
はa3に１−信号が現われ、他方オアゲートの出力
端b1，b2またはb3にはカウンタのリセツトに続く
各チヤネルの第１のパルスの後に１−信号が現わ
れる。従つて跳躍回路３３〜３５の出力端には方
形パルス列K1〜K3の周波数がいずれも２つの他
の方形パルス列の周波数の1/3よりも小さくない
ときに限つて１−信号が生ずる。一つの方形パル
ス列の周波数がたとえば情報チヤネルの断線のた
めに上記の限度以上に偏差すると、それに対応づ
けられている跳躍回路３３または３４または３５
の出力端に０−信号が現われ、それによつて障害
チヤネルが識別される。
限界値監視回路の実施例が示されている。パルス
列K1に対応づけられているチヤネルに対して２
値回路要素が詳細に示されており（同じく1976年
７月制定のDIN規格40700、第14部に準拠して表
示されている）、他の二つのチヤネルに対しても
同様に設けられている回路要素はここではブロツ
ク２８，２９として簡略に示されている。各パル
ス列は２つのＴ−跳躍回路たとえば２７ａおよび
２７ｂからなる２ビツトカウンタに加わり、その
セツト入力端に対応づけられている出力端はそれ
ぞれ一つのアンドゲート３０および一つのオアゲ
ート３１の入力端と接続されている。三つのアン
ドゲートの出力端は参照記号a1，a2およびa3を、
また三つのオアゲートの出力端は参照記号b1，b2
およびb3を付されている。アンドゲートの出力端
は一つの共通のオアゲート３２の入力端と接続さ
れており、その出力信号Ｎは一方ではカウンタの
後に接続されているオアゲート（たとえばチヤネ
ルK1におけるオアゲート３１）の出力信号をＤ
−（データ）跳躍回路３３〜３５により受入れさ
せ、他方では遅延回路３６により生ずる短い遅延
時間ｔの後にその出力N′によりすべてのカウン
タの各段をリセツトさせる。各パルス列の連続す
る３個のパルスの後にそれぞれ出力端a1，a2また
はa3に１−信号が現われ、他方オアゲートの出力
端b1，b2またはb3にはカウンタのリセツトに続く
各チヤネルの第１のパルスの後に１−信号が現わ
れる。従つて跳躍回路３３〜３５の出力端には方
形パルス列K1〜K3の周波数がいずれも２つの他
の方形パルス列の周波数の1/3よりも小さくない
ときに限つて１−信号が生ずる。一つの方形パル
ス列の周波数がたとえば情報チヤネルの断線のた
めに上記の限度以上に偏差すると、それに対応づ
けられている跳躍回路３３または３４または３５
の出力端に０−信号が現われ、それによつて障害
チヤネルが識別される。
第５図には、第４図の限界値監視回路７の作動
の仕方を説明するため、信号K1〜K3，a1〜a3，
b1〜b3，s1〜s3および出力跳躍回路１５の出力信
号Ａの時間的経過が示されており、信号K3が喪
失しているものと仮定されている。信号K3の喪
失に続く信号K1の第３のパルスの終了後にこの
故障状態が識別されて信号s3は零となり、それが
故障警報として用いられ得る。この信号変化は前
記のように１チヤネル作動への監視回路８の切換
に通じ、その後跳躍回路１５の出力信号Ａは信号
K1に従う。
の仕方を説明するため、信号K1〜K3，a1〜a3，
b1〜b3，s1〜s3および出力跳躍回路１５の出力信
号Ａの時間的経過が示されており、信号K3が喪
失しているものと仮定されている。信号K3の喪
失に続く信号K1の第３のパルスの終了後にこの
故障状態が識別されて信号s3は零となり、それが
故障警報として用いられ得る。この信号変化は前
記のように１チヤネル作動への監視回路８の切換
に通じ、その後跳躍回路１５の出力信号Ａは信号
K1に従う。
一つのチヤネル内の特定の数ｎのパルスの間に
その他のチヤネル内に少なくとも数ｍのパルスが
生じているかどうかに関して個々のチヤネルを監
視する監視回路の原理は、第４図に示されている
ｎ＝３かつｍ＝１の場合に制限されるものではな
く、ｎ＞ｍである限りｍおよびｎは任意に選定さ
れ得る。ｍおよびｎに対して他の値が選定され、
従つて他の応動比率ｎ／ｍが設定される場合に
は、第４図の回路で２進カウンタの段数およびそ
のカウント状態を検出するゲートのみを相応に変
更すればよい。
その他のチヤネル内に少なくとも数ｍのパルスが
生じているかどうかに関して個々のチヤネルを監
視する監視回路の原理は、第４図に示されている
ｎ＝３かつｍ＝１の場合に制限されるものではな
く、ｎ＞ｍである限りｍおよびｎは任意に選定さ
れ得る。ｍおよびｎに対して他の値が選定され、
従つて他の応動比率ｎ／ｍが設定される場合に
は、第４図の回路で２進カウンタの段数およびそ
のカウント状態を検出するゲートのみを相応に変
更すればよい。
以上を要約すると、本発明によればチヤネル内
の大きな周波数偏差に際しては最低の周波数を有
するチヤネルが識別されて警報され、その後は障
害チヤネルが除かれて自動的に１チヤネル作動に
切換えられ、他方ノイズパルスにより生ずる小さ
な周波数変化は平均周波数のの選択により抑制さ
れることによつて、監視すべきチヤネルの大きな
アベイラビリテイを保証する高速かつ高信頼性の
監視および選択回路が得られる。
の大きな周波数偏差に際しては最低の周波数を有
するチヤネルが識別されて警報され、その後は障
害チヤネルが除かれて自動的に１チヤネル作動に
切換えられ、他方ノイズパルスにより生ずる小さ
な周波数変化は平均周波数のの選択により抑制さ
れることによつて、監視すべきチヤネルの大きな
アベイラビリテイを保証する高速かつ高信頼性の
監視および選択回路が得られる。
第１図は本発明の応用例を示す図、第２図は本
発明による周波数選択回路の実施例の回路図、第
３図は第２図の回路によるノイズパルス抑制効果
を説明するためのパルス波形図、第４図は本発明
による限界値監視回路の実施例の回路図、第５図
は第４図の回路の作動を説明するためのパルス波
形図である。 １……タービン、２……発電機、３……パルス
円板、４〜６……パルス発生器、７……限界値監
視回路、８……周波数選択回路、９，１０……ア
ンドゲート、１１……オアゲート、１２〜１４…
…双安定跳躍回路、１５……出力双安定跳躍回
路、１６〜１８……第１群アンドゲート、１９〜
２１……第２群アンドゲート、２２〜２４……オ
アゲート、２５……共通オアゲート、２６……周
波数選択回路の右半部、２７〜２９……２ビツ
ト・カウンタ、３０……アンドゲート、３１……
オアゲート、３２……共通オアゲート、３３〜３
５……Ｄ−跳躍回路、３６……遅延回路、Ａ……
出力信号、K1〜K3……各チヤネルのパルス列、
S1〜S3……限界値監視回路の出力信号。
発明による周波数選択回路の実施例の回路図、第
３図は第２図の回路によるノイズパルス抑制効果
を説明するためのパルス波形図、第４図は本発明
による限界値監視回路の実施例の回路図、第５図
は第４図の回路の作動を説明するためのパルス波
形図である。 １……タービン、２……発電機、３……パルス
円板、４〜６……パルス発生器、７……限界値監
視回路、８……周波数選択回路、９，１０……ア
ンドゲート、１１……オアゲート、１２〜１４…
…双安定跳躍回路、１５……出力双安定跳躍回
路、１６〜１８……第１群アンドゲート、１９〜
２１……第２群アンドゲート、２２〜２４……オ
アゲート、２５……共通オアゲート、２６……周
波数選択回路の右半部、２７〜２９……２ビツ
ト・カウンタ、３０……アンドゲート、３１……
オアゲート、３２……共通オアゲート、３３〜３
５……Ｄ−跳躍回路、３６……遅延回路、Ａ……
出力信号、K1〜K3……各チヤネルのパルス列、
S1〜S3……限界値監視回路の出力信号。
Claims (1)
- 【特許請求の範囲】 １ タービン軸によつて駆動される三重冗長パル
ス発信器より出力されそれぞれ異なる周波数を有
する三つの方形パルス列の平均周波数をデイジタ
ル的に選択する装置において、 前記方形パルス列に対応して設けられた１個の
オア回路２５の出力が入力されるセツト入力端
と、前記方形パルス列の反転パルス列に対応して
設けられた他の１個のオア回路の出力が入力され
るリセツト入力端と、を有する出力パルス発生用
の双安定出力跳躍回路１５と、 前記方形パルス列毎に設けられ、前記出力跳躍
回路１５の前記セツト入力端に対応する出力信号
Ａが入力されるリセツト入力端を有し、対応する
一つの前記方形パルス列の立ち上がりによつての
み切換わる双安定跳躍回路１２，１３，１４と、 立ち上がりにより切換可能な前記双安定跳躍回
路１２，１３，１４に対応して設けられ、対応す
る前記双安定跳躍回路の出力が入力される第１の
入力端と、対応する前記方形パルス列が入力され
る第２の入力端と、を有する第１のアンドゲート
１６，１７，１８と、 一つの前記方形パルス列に対応する前記第１ア
ンドゲートの出力が入力される入力端と、他の一
つの前記方形パルス列に対応する前記第１アンド
ゲートの出力端に接続された入力端と、前記オア
回路２５に接続された出力端と、を有する第２の
アンドゲート１９，２０，２１と、 前記方形パルス列の反転パルス列毎に設けら
れ、前記出力跳躍回路１５の前記リセツト入力端
に対応する出力信号Ａが入力されるリセツト入力
端を有し、対応する一つの前記方形パルス列の立
ち下がりによつてのみ切換わる他の双安定跳躍回
路と、 立ち上がりにより切換可能な前記他の双安定跳
躍回路に対応して設けられ、対応する前記他の双
安定跳躍回路の出力が入力される第１の入力端
と、対応する前記反転パルス列が入力される第２
の入力端と、を有する他の第１のアンドゲート
と、 一つの前記反転パルス列に対応する前記他の第
１アンドゲートの出力が入力される入力端と、他
の１つの前記反転パルス列に対応する前記第１ア
ンドゲートの出力端に接続された入力端と、前記
他のオア回路に接続された出力端と、を有する他
の第２のアンドゲートと、 を備えたことを特徴とするデイジタル周波数選択
装置。 ２ 特許請求の範囲第１項記載の装置において、 前記三重冗長パルス発信器より出力されそれぞ
れ異なる周波数を有する三つの方形パルス列が入
力され、個々の前記方形パルスの間の周波数差を
監視する限界値監視回路７を備え、 該限界値監視回路７は、前記方形パルス列のそ
れぞれに対応する出力信号Ｓ１，Ｓ２，Ｓ３の各
１つを、 各１つの前記方形パルス列に対応する前記第１
アンドゲートの第３の入力端と、 各１つの前記方形パルス列の反転パルス列に対
応する前記他の第１アンドゲートの第３の入力端
と、 他の１つの前記方形パルス列に対応する前記第
２アンドゲートの入力端に接続されたオア回路の
反転入力端と、 他の１つの前記方形パルス列の反転パルス列に
対応する前記他の第２アンドゲートの入力端に接
続されたオア回路の反転入力端とに、 出力するものである、 ことを特徴とするデイジタル周波数選択装置。 ３ 特許請求の範囲第２項記載の装置において、 前記限界値監視回路７は、 前記方形パルス列毎に設けられた２ビツト・カ
ウンタ２７，２８，２９と、 前記方形パルス列に対応して設けられた双安定
跳躍回路３３，３４，３５と、 前記２ビツト・カウンタに対して共通に設けら
れたオア回路３２と、 該オア回路３２と全ての前記２ビツト・カウン
タとの間に共通に設けられた遅延回路３６と、 を備え、 一つの前記方形パルス列の連続する３個のパル
スの後に、前記双安定跳躍回路３３，３４，３５
の一つが前記オア回路３２の出力信号を受入れ、 かつ、前記遅延回路３６が、前記オア回路３２
の前記出力信号に応じて、リセツト信号N′を全
ての前記２ビツト・カウンタに出力し、該２ビツ
ト・カウンタをリセツトする、 ことを特徴とするデイジタル周波数選択装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3002018A DE3002018C2 (de) | 1980-01-21 | 1980-01-21 | Verfahren und Einrichtung zur digitalen Frequenzselektion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56110102A JPS56110102A (en) | 1981-09-01 |
| JPH0218483B2 true JPH0218483B2 (ja) | 1990-04-25 |
Family
ID=6092552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP583481A Granted JPS56110102A (en) | 1980-01-21 | 1981-01-17 | Method of and apparatus for selecting digital frequency |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4369408A (ja) |
| EP (1) | EP0032692B1 (ja) |
| JP (1) | JPS56110102A (ja) |
| AT (1) | ATE4613T1 (ja) |
| AU (1) | AU540220B2 (ja) |
| DE (2) | DE3002018C2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134303A (ja) * | 1982-02-05 | 1983-08-10 | Toshiba Corp | 監視装置 |
| JPS58134302A (ja) * | 1982-02-05 | 1983-08-10 | Toshiba Corp | 監視装置 |
| JPS58134304A (ja) * | 1982-02-05 | 1983-08-10 | Toshiba Corp | 監視装置 |
| FR2563668B1 (fr) * | 1984-04-26 | 1986-08-08 | Bruss Polt I | Dispositif de formation des impulsions d'un capteur a deux canaux sensible a la vitesse de deplacement d'un objet a controler |
| JP2546228B2 (ja) * | 1985-12-20 | 1996-10-23 | 株式会社日立製作所 | 選択回路 |
| US5038059A (en) * | 1990-02-20 | 1991-08-06 | Vlsi Technology, Inc. | Status register with asynchronous set and reset signals |
| US20060182209A1 (en) * | 2005-02-17 | 2006-08-17 | Lockheed Martin Corporation | Multi-sampling monobit receiver |
| DE102006007871A1 (de) * | 2005-03-03 | 2006-09-21 | Continental Teves Ag & Co. Ohg | Sensor und Verfahren zur Erfaasung von Ortsverschiebungen und Drehbewegungen |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3532996A (en) * | 1966-12-23 | 1970-10-06 | Susquehanna Corp | Signal processing system |
| US3629713A (en) * | 1970-06-01 | 1971-12-21 | Stanislaw Szpilka | Method of obtaining the signal dependent upon the percentage asymmetry of a 3-phase system |
| US3803497A (en) * | 1972-08-28 | 1974-04-09 | Itt | System for producing,on a single output lead,a single pulse train having a number of pulses equal to the total number of pulses generated by all of a plurality of asynchronous pulse sources |
| US4214213A (en) * | 1977-10-25 | 1980-07-22 | Rca Corporation | Signal selecting system |
| US4154395A (en) * | 1977-11-25 | 1979-05-15 | General Electric Company | Redundant signal circuit |
| DE2820634A1 (de) * | 1978-05-09 | 1979-11-22 | Boeing Co | Signalwahl- und -konsolidierungsanordnung mit gewichtung |
-
1980
- 1980-01-21 DE DE3002018A patent/DE3002018C2/de not_active Expired
-
1981
- 1981-01-09 AT AT81100126T patent/ATE4613T1/de not_active IP Right Cessation
- 1981-01-09 DE DE8181100126T patent/DE3160825D1/de not_active Expired
- 1981-01-09 EP EP81100126A patent/EP0032692B1/de not_active Expired
- 1981-01-17 JP JP583481A patent/JPS56110102A/ja active Granted
- 1981-01-19 US US06/226,043 patent/US4369408A/en not_active Expired - Fee Related
- 1981-01-20 AU AU66328/81A patent/AU540220B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| AU540220B2 (en) | 1984-11-08 |
| US4369408A (en) | 1983-01-18 |
| DE3002018C2 (de) | 1983-01-05 |
| DE3002018A1 (de) | 1981-07-23 |
| DE3160825D1 (en) | 1983-10-13 |
| EP0032692B1 (de) | 1983-09-07 |
| ATE4613T1 (de) | 1983-09-15 |
| AU6632881A (en) | 1981-07-30 |
| JPS56110102A (en) | 1981-09-01 |
| EP0032692A1 (de) | 1981-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4144448A (en) | Asynchronous validity checking system and method for monitoring clock signals on separate electrical conductors | |
| US4041403A (en) | Divide-by-N/2 frequency division arrangement | |
| EP0273196B1 (en) | Multi-level pattern detector for a single signal | |
| JPH0218483B2 (ja) | ||
| US3952944A (en) | Device for automatically monitoring the operating states of controlled objects in a sequence control system | |
| GB2179776A (en) | Digital envelope detection circuit | |
| ES8404009A1 (es) | Mejoras introducidas en sistemas de control para regular la velocidad de turbinas de vapor a velocidad mejorable. | |
| JPH0228900A (ja) | エンコーダ伝送路異常検出回路 | |
| GB1296065A (ja) | ||
| JP3589527B2 (ja) | 変位測定装置 | |
| EP0435311A2 (en) | Data multiplexing device | |
| US5014215A (en) | Process for evaluating signals from an incremental transmitter | |
| JPS59109867A (ja) | 速度検出装置 | |
| GB1127181A (en) | Improvements in or relating to electrical control systems | |
| Khanniche et al. | A microcontroller-based real-time speed measurement for motor drive systems | |
| SU1092459A1 (ru) | Устройство формировани резервированного сигнала времени | |
| SU1091306A2 (ru) | Устройство задержки сигналов | |
| JP2776325B2 (ja) | デューティ計測回路 | |
| SU666546A1 (ru) | Устройство дл допускового контрол параметров | |
| SU1464736A1 (ru) | Устройство дл контрол контактов реле | |
| SU1182668A1 (ru) | Делитель частоты следовани импульсов | |
| SU805189A1 (ru) | Устройство контрол уровней напр жени | |
| SU811395A1 (ru) | Устройство дл защиты и контрол ТиРиСТОРНОгО пРЕОбРАзОВАТЕл | |
| SU1156233A1 (ru) | Устройство дл управлени шаговым двигателем | |
| SU935881A1 (ru) | Устройство дл контрол последовательности импульсов |