JPH02183673A - 非直線増幅回路 - Google Patents
非直線増幅回路Info
- Publication number
- JPH02183673A JPH02183673A JP893121A JP312189A JPH02183673A JP H02183673 A JPH02183673 A JP H02183673A JP 893121 A JP893121 A JP 893121A JP 312189 A JP312189 A JP 312189A JP H02183673 A JPH02183673 A JP H02183673A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- emitter
- pnp
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビ用映像出力回路の非直線増幅回路に関す
る回路である。
る回路である。
従来の技術
第４図に従来の非直線増幅回路の構成を示す。
第４図において、１は映像入力端子、２はＰＮＰトラン
ジスタ、３は抵抗、４は電源端子、５は抵抗、８は映像
出力端子、１１は基準電源端子、１２は抵抗、１３はＮ
ＰＮ トランジスタである。
ジスタ、３は抵抗、４は電源端子、５は抵抗、８は映像
出力端子、１１は基準電源端子、１２は抵抗、１３はＮ
ＰＮ トランジスタである。
映像入力端子１から映像信号を入力し、基準電源端子１
１の電圧をＶＲＥＦとし、前記映像入力端子１の電圧を
ＶＢ＋とした時、ＶＢ＋が２ＶＲｇｐ、Ｊ：’）ＶＢＥ
高い時、第５図ｖ２からｖ３の傾きの状態となり、ＮＰ
Ｎトランジスタ１３は遮断状態になる。
１の電圧をＶＲＥＦとし、前記映像入力端子１の電圧を
ＶＢ＋とした時、ＶＢ＋が２ＶＲｇｐ、Ｊ：’）ＶＢＥ
高い時、第５図ｖ２からｖ３の傾きの状態となり、ＮＰ
Ｎトランジスタ１３は遮断状態になる。
ＮＰＮ）ランジスタ１３が遮断状態においてＰＮＰトラ
ンジスタ２・のエミッタに接続されている抵抗３とＰＮ
Ｐトランジスタ２のコレクタに接続されている抵抗５に
よって増幅され、映像出力端子８に映像信号が出力され
る。
ンジスタ２・のエミッタに接続されている抵抗３とＰＮ
Ｐトランジスタ２のコレクタに接続されている抵抗５に
よって増幅され、映像出力端子８に映像信号が出力され
る。
開力の入力に対する電圧利得を求めるには、ＰＮＰ ト
ランジスタ２のベース電圧をＶＢＩ。
ランジスタ２のベース電圧をＶＢＩ。
ＰＮＰ ）ランジスタ２のベースに流れる電流をｒａｔ
、ＰＮＰトランジスタ２のエミッタとベースとの間の電
圧をＶＢＥＩ 、抵抗３に流れる電流をＩ Ｅｌ 、抵
抗５に流れる電流をｔｃ＋、抵抗１２に流れる電流をＩ
ｇｚ、ＰＮＰトランジスタ２のエミ・ツタ電圧をＶＥ、
、ＮＰＮトランジスタ１３のエミ・ツタ電圧をＶＥ２．
ＮＰＮトランジスタ１３のベースエミッタ間の電圧をＶ
ＢＥ２． Ｐ Ｎ Ｐ ）ランジスタ２のコレクタ電
圧をＶＣ＋とすると、ＶＢＩ ＋ ＶＢＥＩ ” ＶＥ
Ｉ と求められる。
、ＰＮＰトランジスタ２のエミッタとベースとの間の電
圧をＶＢＥＩ 、抵抗３に流れる電流をＩ Ｅｌ 、抵
抗５に流れる電流をｔｃ＋、抵抗１２に流れる電流をＩ
ｇｚ、ＰＮＰトランジスタ２のエミ・ツタ電圧をＶＥ、
、ＮＰＮトランジスタ１３のエミ・ツタ電圧をＶＥ２．
ＮＰＮトランジスタ１３のベースエミッタ間の電圧をＶ
ＢＥ２． Ｐ Ｎ Ｐ ）ランジスタ２のコレクタ電
圧をＶＣ＋とすると、ＶＢＩ ＋ ＶＢＥＩ ” ＶＥ
Ｉ と求められる。
第５図に第４図に示す回路の、出力波形図を示す。
第５図においてのＶ２からｖ３の傾きの状態は、上記計
算式によって明らかなように抵抗３と抵抗５によって求
められる。
算式によって明らかなように抵抗３と抵抗５によって求
められる。
ＮＰＮトランジスタ１３が能動状態の時、第５図出力波
形図において、ｖｌからＶ２の傾きの状態となる。ＮＰ
Ｎトランジスタ１３が能動状態においてはＰＮＰ トラ
ンジスタ２のエミッタと電源端子４との間に接続されて
いる抵抗３と、ＰＮＰトランジスタ２のエミッタとＮＰ
Ｎｈランジスタ１３のエミッタとの間に接続された抵抗
１２と、ＰＮＰ トランジスタ２のコレクタに接続され
た抵抗５とによって増幅され、映像出力端子８に映像信
号が出力される。その出力の入力に対する電圧利得を求
める式として、第４図回路図の略号指定に基づき、 ＶＢＩ ＋ ＶＢＥＩ ＝ ＶＥ Ｖｃ＋ ＝ Ｉｃ＋ Ｘ Ｒｓ と求められる。
形図において、ｖｌからＶ２の傾きの状態となる。ＮＰ
Ｎトランジスタ１３が能動状態においてはＰＮＰ トラ
ンジスタ２のエミッタと電源端子４との間に接続されて
いる抵抗３と、ＰＮＰトランジスタ２のエミッタとＮＰ
Ｎｈランジスタ１３のエミッタとの間に接続された抵抗
１２と、ＰＮＰ トランジスタ２のコレクタに接続され
た抵抗５とによって増幅され、映像出力端子８に映像信
号が出力される。その出力の入力に対する電圧利得を求
める式として、第４図回路図の略号指定に基づき、 ＶＢＩ ＋ ＶＢＥＩ ＝ ＶＥ Ｖｃ＋ ＝ Ｉｃ＋ Ｘ Ｒｓ と求められる。
第５図においてのＶ、からＶ２の傾きの状態は、上記計
算式によって明らかなように、抵抗５と抵抗３と抵抗１
２とによって求められ、出力の入力に対する電圧利得は
、第５図ｖ２からＶ３の状態よりも、第５図Ｖ＋からＶ
２の状態の方が高くなる。
算式によって明らかなように、抵抗５と抵抗３と抵抗１
２とによって求められ、出力の入力に対する電圧利得は
、第５図ｖ２からＶ３の状態よりも、第５図Ｖ＋からＶ
２の状態の方が高くなる。
発明が解決しようとする課題
しかしながら上記のような構成では、テレビ画面上での
灰色から黒色までの利得が一定のため、黒色付近のレベ
ルの信号が黒レベルよりも電圧が高く、出力されすぎる
。つまり黒つぶれ現象が生じる。
灰色から黒色までの利得が一定のため、黒色付近のレベ
ルの信号が黒レベルよりも電圧が高く、出力されすぎる
。つまり黒つぶれ現象が生じる。
課題を解決するための手段
この問題を解決するため、本発明は、エミ・ツタが第１
の抵抗を介して電源端子に接続された第１のＰＮＰ ）
ランジスタのベースが第２のＰＮＰトランジスタのベー
スと共通接続され、かつ映像信号入力端子に接続され、
前記第１のＰＮＰ トランジスタのコレクタが前記第２
のＰＮＰ ）ランジスタのコレクタと共通接続され、第
２の抵抗を介して接地されると同時に、映像出力端子に
接続され、前記第２のＰＮＰトランジスタのエミ・ツタ
が第３の抵抗を介して前記電源端子に接続されていると
同時に、第４の抵抗を介して第３のＰＮＰ トランジス
タのエミッタに接続され、前記第３のＰＮＰ トランジ
スタのコレクタは接地され、前記第３のＰＮＰトランジ
スタのベースは基準電源端子に接続したものである。
の抵抗を介して電源端子に接続された第１のＰＮＰ ）
ランジスタのベースが第２のＰＮＰトランジスタのベー
スと共通接続され、かつ映像信号入力端子に接続され、
前記第１のＰＮＰ トランジスタのコレクタが前記第２
のＰＮＰ ）ランジスタのコレクタと共通接続され、第
２の抵抗を介して接地されると同時に、映像出力端子に
接続され、前記第２のＰＮＰトランジスタのエミ・ツタ
が第３の抵抗を介して前記電源端子に接続されていると
同時に、第４の抵抗を介して第３のＰＮＰ トランジス
タのエミッタに接続され、前記第３のＰＮＰ トランジ
スタのコレクタは接地され、前記第３のＰＮＰトランジ
スタのベースは基準電源端子に接続したものである。
作用
この構成により、灰色付近と黒付近の利得を変えること
ができ、黒レベル付近の信号が入力された時、良好な出
力が得られる。
ができ、黒レベル付近の信号が入力された時、良好な出
力が得られる。
実施例
一例としてＰＮＰトランジスタを使用した時の回路とし
て以下本発明の一実施例の非直線増幅回路について第１
図、第２図および第３図を参照しながら説明する。
て以下本発明の一実施例の非直線増幅回路について第１
図、第２図および第３図を参照しながら説明する。
第１図に本発明の実施例における非直線増幅回路の構成
を示す。また、ＮＰＮ トランジスタで回路を構成して
も可能である。
を示す。また、ＮＰＮ トランジスタで回路を構成して
も可能である。
第１図において、第４図と同一機能をもつ部分について
は説明を省略するが、６はＰＮＰ トランジスタ、７は
抵抗、９は抵抗、１０はＰＮＰ トランジスタである。
は説明を省略するが、６はＰＮＰ トランジスタ、７は
抵抗、９は抵抗、１０はＰＮＰ トランジスタである。
映像入力端子１から映像信号を入力し、基準電源端子１
１の電圧をｖＲとし、前記映像入力端子ｌの電圧をＶＢ
Ｉとし、ＰＮＰ ｈランジスタロのエミッタ電圧をＶ＾
とじた時、ＶＲＥＰより２ＶＢＥ高い時のＰＮＰトラン
ジスタ６は遮断状態になる時の状態は第３図においてｖ
６からｖ７の傾きとする。
１の電圧をｖＲとし、前記映像入力端子ｌの電圧をＶＢ
Ｉとし、ＰＮＰ ｈランジスタロのエミッタ電圧をＶ＾
とじた時、ＶＲＥＰより２ＶＢＥ高い時のＰＮＰトラン
ジスタ６は遮断状態になる時の状態は第３図においてｖ
６からｖ７の傾きとする。
ＰＮＰ ）ランジスタロが遮断状態においては、映像信
号入力端子に入力された信号は従来例で述べたと同様に
、ＰＮＰ トランジスタ２の工・ミッタに接続されてい
る抵抗３とＰＮＰトランジスタ２のコレクタに接続され
ている抵抗５によって増幅され、映像出力端子８に映像
信号が出力される。その出力の入力に対する電圧利得を
求めるには、ＰＮＰ トランジスタ２のベース電圧とＰ
ＮＰトランジスタ６のベース電圧をＶＢＩ、ＰＮＰトラ
ンジスタ２のエミッタベース間の電圧をＶＢ、、、 Ｐ
Ｎ Ｐトランジスタ６のエミッタベース間の電圧をＶ
ＢＩ１２． ＰＮＰ ）ランジスタ２のエミッタの電圧
をＶＥ、、ＰＮＰトランジスタ６のエミッタ電圧をＶ＾
、抵抗３に流れる電流をＩＥＩ＋抵抗５に流れる電流を
ＩＣＩ＋抵抗７に流れる電流をＩＩ！２．抵抗９に流れ
る電流をＩＥ３．ＰＮＰトランジスタ１０のエミッタ電
圧をＶＢ２．ＰＮＰトランジスタ１０のエミッタベース
間の電圧をＶＢＥ３． Ｐ Ｎ Ｐ ）ランジスタ２
のコレクタの電圧をＶｃ＋、ＰＮＰ）ランジスタのベー
スに流れる電流を１８１とすると、ＶＢＩ ＋ ＶＢＥ
Ｉ ” ＶＥＩ Ｖｃ＋ ＝ Ｉｃ＋ Ｘ Ｒｓ ＰＮＰ ）ランジスタロが能動状態においてのＰＮＰト
ランジスタ２のエミッタと電源端子４の間に接続されて
いる抵抗３とＰＮＰトランジスタ６のエミッタと電源端
子４の間に接続されている抵抗７とかつＰＮＰ）ランジ
スタロのエミッタとＰＮＰ トランジスタ１０のエミッ
タ間に接続されている抵抗９とによって増幅され、映像
出力端子８に映像信号が出力される。その出力の入力に
対する電圧利得を求める式としては、第１図回路図の略
号指定に基づき、 ＶＢＩ ＋ ＶＢＥＩ ：ＶＥＩ と求められる。
号入力端子に入力された信号は従来例で述べたと同様に
、ＰＮＰ トランジスタ２の工・ミッタに接続されてい
る抵抗３とＰＮＰトランジスタ２のコレクタに接続され
ている抵抗５によって増幅され、映像出力端子８に映像
信号が出力される。その出力の入力に対する電圧利得を
求めるには、ＰＮＰ トランジスタ２のベース電圧とＰ
ＮＰトランジスタ６のベース電圧をＶＢＩ、ＰＮＰトラ
ンジスタ２のエミッタベース間の電圧をＶＢ、、、 Ｐ
Ｎ Ｐトランジスタ６のエミッタベース間の電圧をＶ
ＢＩ１２． ＰＮＰ ）ランジスタ２のエミッタの電圧
をＶＥ、、ＰＮＰトランジスタ６のエミッタ電圧をＶ＾
、抵抗３に流れる電流をＩＥＩ＋抵抗５に流れる電流を
ＩＣＩ＋抵抗７に流れる電流をＩＩ！２．抵抗９に流れ
る電流をＩＥ３．ＰＮＰトランジスタ１０のエミッタ電
圧をＶＢ２．ＰＮＰトランジスタ１０のエミッタベース
間の電圧をＶＢＥ３． Ｐ Ｎ Ｐ ）ランジスタ２
のコレクタの電圧をＶｃ＋、ＰＮＰ）ランジスタのベー
スに流れる電流を１８１とすると、ＶＢＩ ＋ ＶＢＥ
Ｉ ” ＶＥＩ Ｖｃ＋ ＝ Ｉｃ＋ Ｘ Ｒｓ ＰＮＰ ）ランジスタロが能動状態においてのＰＮＰト
ランジスタ２のエミッタと電源端子４の間に接続されて
いる抵抗３とＰＮＰトランジスタ６のエミッタと電源端
子４の間に接続されている抵抗７とかつＰＮＰ）ランジ
スタロのエミッタとＰＮＰ トランジスタ１０のエミッ
タ間に接続されている抵抗９とによって増幅され、映像
出力端子８に映像信号が出力される。その出力の入力に
対する電圧利得を求める式としては、第１図回路図の略
号指定に基づき、 ＶＢＩ ＋ ＶＢＥＩ ：ＶＥＩ と求められる。
第３図は第１図に示す回路の、出力波形図を示す。
第３図においてＶＢからＶ７の傾きの状態は、上記計算
式によって明らかなように、抵抗５と抵抗３とによって
求められる。
式によって明らかなように、抵抗５と抵抗３とによって
求められる。
Ｖｃ＋＝Ｉｃ＋ＸＲｓ
となる。
第３図において、Ｖ５からｖ６の傾きの状態は上記計算
式によって明らかなように、抵抗３と抵抗７と抵抗９と
抵抗５によって求められる。ＰＮＰトランジスタ２のベ
ース電圧ＶＢＩがＶＲＥＦよりＶＢＥ下がっていくと、
ＰＮＰトランジスタ６は遮断状態となる。この状態は、
第３図においてＶ４からＶ５の傾きの状態である。ＰＮ
Ｐ トランジスタ６が遮断状態の時、ＰＮＰトランジス
タ１０のＶ ＲＥＦよりＶＢＥ高くなった電圧と抵抗７
と抵抗９とによって、ＰＮＰ ）ランジスタロのエミッ
タの電圧Ｖ＾は得られる。その式は、 の間に接続された抵抗３と、ＰＮＰ トランジスタ６の
エミッタと電源端子４との間に接続された抵抗７と、Ｐ
ＮＰトランジスタ２のコレクタに接続された抵抗５とに
よって増幅され、映像出力端子８に映像信号が出力され
る。その出力の入力に対する電圧利得を求める式は、第
１図回路図の略号ＶＢＩ ＋ ＶＢＥ ” Ｖ［！１ Ｖｃ＋ ＝ ｆｃ＋ Ｘ Ｒｓ ＣＩ− と求められる。
式によって明らかなように、抵抗３と抵抗７と抵抗９と
抵抗５によって求められる。ＰＮＰトランジスタ２のベ
ース電圧ＶＢＩがＶＲＥＦよりＶＢＥ下がっていくと、
ＰＮＰトランジスタ６は遮断状態となる。この状態は、
第３図においてＶ４からＶ５の傾きの状態である。ＰＮ
Ｐ トランジスタ６が遮断状態の時、ＰＮＰトランジス
タ１０のＶ ＲＥＦよりＶＢＥ高くなった電圧と抵抗７
と抵抗９とによって、ＰＮＰ ）ランジスタロのエミッ
タの電圧Ｖ＾は得られる。その式は、 の間に接続された抵抗３と、ＰＮＰ トランジスタ６の
エミッタと電源端子４との間に接続された抵抗７と、Ｐ
ＮＰトランジスタ２のコレクタに接続された抵抗５とに
よって増幅され、映像出力端子８に映像信号が出力され
る。その出力の入力に対する電圧利得を求める式は、第
１図回路図の略号ＶＢＩ ＋ ＶＢＥ ” Ｖ［！１ Ｖｃ＋ ＝ ｆｃ＋ Ｘ Ｒｓ ＣＩ− と求められる。
ＰＮＰ トランジスタ６が遮断状態において、ＰＮＰト
ランジスタ２のエミッタと電源端子４ととなる。
ランジスタ２のエミッタと電源端子４ととなる。
第３図において、ｖ４からＶ５の傾きの状態は、上記計
算式にて明らかなように抵抗３と抵抗７と抵抗５によっ
て求められる。
算式にて明らかなように抵抗３と抵抗７と抵抗５によっ
て求められる。
発明の効果
以上のように本発明によれば、灰色付近と黒付近の利得
を変えることができ、黒付近の電圧があまり高くならず
、黒レベル付近の信号が入力された時、出力電圧は適度
に高くなり、良好な出力が得られる。
を変えることができ、黒付近の電圧があまり高くならず
、黒レベル付近の信号が入力された時、出力電圧は適度
に高くなり、良好な出力が得られる。
第１図は本発明の一実施例における具体的回路図、第３
図は本発明における出力波形図、第２図は入力波形図、
第４図は従来の構成による非直線増幅回路図、第５図は
従来の構成による出力波形図である。 １・・・・・・映像入力端子、２，６．１０・・・・・
・ＰＮＰトランジスタ、３，５，７．９・・・・・・抵
抗、４・・・・・・電源端子。 代理人の氏名 弁理士 粟野重孝 ほか１名８ｇ１図 ２．６．ＩＯ ３，５，７，７ ＰＮＰ トラリジス９ 呑 杭 第２図 第３図
図は本発明における出力波形図、第２図は入力波形図、
第４図は従来の構成による非直線増幅回路図、第５図は
従来の構成による出力波形図である。 １・・・・・・映像入力端子、２，６．１０・・・・・
・ＰＮＰトランジスタ、３，５，７．９・・・・・・抵
抗、４・・・・・・電源端子。 代理人の氏名 弁理士 粟野重孝 ほか１名８ｇ１図 ２．６．ＩＯ ３，５，７，７ ＰＮＰ トラリジス９ 呑 杭 第２図 第３図
Claims (1)
- エミッタが第１の抵抗を介して電源端子に接続された第
１の導電型トランジスタのベースが前記第１のトランジ
スタと同導電型の第２のトランジスタのベースと共通接
続され、かつ映像信号入力端子に接続され、前記第１の
トランジスタのコレクタが前記第２のトランジスタのコ
レクタと共通接続され映像出力端子に接続されると同時
に第２の抵抗を介して接地され、前記第２のトランジス
タのエミッタが第３の抵抗を介して前記電源端子に接続
されると同時に第４の抵抗を介して前記第１のトランジ
スタと同導電型の第３のトランジスタのエミッタに接続
され前記第３のトランジスタのコレクタは接地され前記
第３のトランジスタのベースは基準電源端子に接続され
ている非直線増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP893121A JPH02183673A (ja) | 1989-01-10 | 1989-01-10 | 非直線増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP893121A JPH02183673A (ja) | 1989-01-10 | 1989-01-10 | 非直線増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183673A true JPH02183673A (ja) | 1990-07-18 |
Family
ID=11548527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP893121A Pending JPH02183673A (ja) | 1989-01-10 | 1989-01-10 | 非直線増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183673A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2043513A1 (es) * | 1991-07-17 | 1993-12-16 | Bertran Electronica Sa | Circuito procesador no lineal de video para televisores en color. |
-
1989
- 1989-01-10 JP JP893121A patent/JPH02183673A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2043513A1 (es) * | 1991-07-17 | 1993-12-16 | Bertran Electronica Sa | Circuito procesador no lineal de video para televisores en color. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| JPS5846084B2 (ja) | 信号中継段 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH02183673A (ja) | 非直線増幅回路 | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| JPH03110907A (ja) | Ａｍ検波回路 | |
| JPS6228087Y2 (ja) | ||
| JPS59135519A (ja) | 電流源回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JP2908149B2 (ja) | 演算増幅器 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPH0532872Y2 (ja) | ||
| JP2619056B2 (ja) | 広帯域増幅回路 | |
| JPH03744Y2 (ja) | ||
| JPS589408A (ja) | 増幅回路の入力段のための装置 | |
| JPH02122711A (ja) | 利得制御装置 | |
| JPH0389704A (ja) | 光集積回路 | |
| JPH05102772A (ja) | 非線型増幅器 | |
| JPH0151211B2 (ja) | ||
| JPS6097706A (ja) | 定電流ドライブ回路 | |
| JPH0476714A (ja) | 定電圧発生回路 |