JPH021826A - Manufacture of matrix type display device - Google Patents

Manufacture of matrix type display device

Info

Publication number
JPH021826A
JPH021826A JP63144307A JP14430788A JPH021826A JP H021826 A JPH021826 A JP H021826A JP 63144307 A JP63144307 A JP 63144307A JP 14430788 A JP14430788 A JP 14430788A JP H021826 A JPH021826 A JP H021826A
Authority
JP
Japan
Prior art keywords
wiring
electrode wiring
short
row
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63144307A
Other languages
Japanese (ja)
Inventor
Masayuki Yokomizo
政幸 横溝
Naoki Nakagawa
直紀 中川
Takao Matsumoto
隆夫 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63144307A priority Critical patent/JPH021826A/en
Publication of JPH021826A publication Critical patent/JPH021826A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To facilitate the reshorting of electrode wiring after cutting the short- circuit wiring by forming the short-circuit wiring by an etching resistant material which has less etching resistance than the end member of the row and column electrode wiring. CONSTITUTION:On a transparent insulating substrate 1, a picture element electrode 5, which is a matrix arrange transparent conducting film, the row electrode wiring 2 of a gate electrode and the column electrode wiring 3 of a source electrode are formed, and the same shaped under members 8 are formed on the positions being the terminal parts and end parts 2a, 2b, and 3a, 3b of wiring 2 and 3. Then, the terminal parts and the terminals 2a, 2b and 3a, 3b, and a short ring 6 are formed on the member 8 by using the material which has less etching resistance than the member 8, and the wiring 2 and 3 are shorted, and the short-circuit wiring is cut by the etching at the product completing stage. The member 8 is left by such cutting, and the reshorting of the electrode wiring is easily carried out after production is completed.

Description

【発明の詳細な説明】 〔産業上の利用分野) この発明は、液晶表示装置などのマ 表示装置の製造方法に関するしのである。[Detailed description of the invention] [Industrial application field] This invention can be applied to devices such as liquid crystal display devices. This paper relates to a method for manufacturing a display device.

〔従来の技術〕[Conventional technology]

第3ffjIは、この種のマトリクス型表示装置の一例
である液晶表示装置の従来の製造方法の工程の途中での
基板上の概略構成を示す構成図である。
The third ffjI is a configuration diagram showing a schematic configuration on a substrate in the middle of a process of a conventional manufacturing method of a liquid crystal display device, which is an example of this type of matrix type display device.

図において、透明絶縁基板1上には横方向に伸びる複数
本のゲート電極配線2が互いに平行に配列されて形成さ
れている。また、これらのゲート電極配線2とは別に、
縦方向に延びてゲート電極配線2ど直交する複数本のソ
ース電極配線3が互いに平行に配列されて形成されてい
る。各ゲート電極配線2には、その両端部より少し手前
の部分にゲート電極端子2aが形成され、また各ソース
電極配線3にも、その両端部より少し手前の部分にソー
ス電極端子3aが形成されている。ゲート電極配線2と
ソース電極配線3との各交差部では、非線形能動素子で
ある薄膜トランジスタ(■1ロ「im Transis
tor;以下TFTと呼ぶ)4のゲートがゲート電極配
線2に、またソースがソース電極配線3にそれぞれ接続
されている。また、透明絶縁基板1上には上記した各T
FT4にそれぞれ対応する複数の画素電極5がゲート電
極配線2.Bよびソース電極配線3に沿ってマトリクス
状゛に配列されて形成されており、各画素電極5には対
応するTFT4のドレインが接続されている。このよう
に構成された透明絶縁基板1はTFTアレイ基板と呼ば
れ、このTFTアレイ基板とこれに対向する対向基板と
の間に液晶を介在させることによって液晶表示装置が構
成され、ゲート電極端子2aとソース電極端子3aとに
選択的に電圧を印加し、対応するT F T 4をオン
させることによって、そのTFT4に対応する画素電極
5の部分の液晶(画素)に選択的に電圧を印加してこれ
を駆動し、画像表示を行うようにしである。
In the figure, a plurality of gate electrode wirings 2 extending laterally are formed on a transparent insulating substrate 1 and arranged in parallel with each other. In addition, apart from these gate electrode wirings 2,
A plurality of source electrode wirings 3 extending in the vertical direction and perpendicular to the gate electrode wiring 2 are arranged in parallel to each other. Each gate electrode wiring 2 has a gate electrode terminal 2a formed at a portion slightly before its both ends, and each source electrode wiring 3 also has a source electrode terminal 3a formed at a portion slightly before its both ends. ing. At each intersection between the gate electrode wiring 2 and the source electrode wiring 3, a thin film transistor (■1 ``im Transis''), which is a nonlinear active element, is connected.
tor (hereinafter referred to as TFT) 4 has its gate connected to the gate electrode wiring 2 and its source connected to the source electrode wiring 3. In addition, each of the above-mentioned T
A plurality of pixel electrodes 5 respectively corresponding to FT4 are connected to gate electrode wiring 2. The pixel electrodes 5 are arranged in a matrix along the source electrode wiring 3 and the pixel electrode 5, and each pixel electrode 5 is connected to the drain of the corresponding TFT 4. The transparent insulating substrate 1 configured in this way is called a TFT array substrate, and a liquid crystal display device is configured by interposing a liquid crystal between this TFT array substrate and a counter substrate facing it, and the gate electrode terminal 2a By selectively applying a voltage to the source electrode terminal 3a and turning on the corresponding TFT 4, a voltage is selectively applied to the liquid crystal (pixel) of the pixel electrode 5 corresponding to the TFT 4. This is used to drive it and display images.

上記した製造工程の途中では、ゲート電極配線2および
ソース電極配線3のすべての端部間は、透明絶縁基板1
上の周辺部において第3図に示すように、導電材料で形
成されたショートリング6によって短絡されている。こ
のショートリング6は、製造工程の途中でTFT4が静
電気破壊されてしまうのを防止する目的で形成されるも
のであり、製品の完成段階では、ショートリング6を除
去することによってすべてのゲート電極配線263よび
ソース電極配線3の端部間は完全に切り離される。
During the manufacturing process described above, the transparent insulating substrate 1 is connected between all the ends of the gate electrode wiring 2 and the source electrode wiring 3.
As shown in FIG. 3, the upper peripheral portion is short-circuited by a short ring 6 made of a conductive material. This short ring 6 is formed for the purpose of preventing the TFT 4 from being damaged by static electricity during the manufacturing process. By removing the short ring 6, all gate electrode wiring is removed at the stage of product completion. 263 and the ends of the source electrode wiring 3 are completely separated.

第4図は、第3図の構成の一部を拡大した平面図を示し
、第5図は第4図のA−A矢視断面図を示している。こ
こでは、例えばアルミニウムを材料としてゲート電極配
線2が形成されたあと、同じアルミニウムを材料として
ソース電極配線3とショートリング6とが同時に形成さ
れ、第5図に示すようにゲート電極配線2の端部2bで
は、その上にショートリング6が堆積形成される。
4 shows an enlarged plan view of a part of the structure shown in FIG. 3, and FIG. 5 shows a sectional view taken along the line A--A in FIG. 4. Here, for example, after the gate electrode wiring 2 is formed using aluminum as a material, the source electrode wiring 3 and the short ring 6 are simultaneously formed using the same aluminum material, and as shown in FIG. In the portion 2b, the short ring 6 is deposited thereon.

〔発明が解決しようとする課題] 従来のマトリクス型表示装置の¥J造方法では、以上の
ように行電極配線であるゲート電極配線2および列電極
配線であるソース電極配線3と同じ導電材料によってこ
れら電極配線の端部間を短絡する短絡配線であるショー
トリング6を形成しているので、製造工程の途中におい
て検査などの目的でショートリング6をエツチングして
除去してしまうと、これに伴ってゲート電極配線2やソ
ース電極配線3の端部も除去されてしまうため、このあ
とショートリング6を再形成して各電極配線の端部間を
短絡することが困難になる。したがって、従来の製造方
法では、−旦、ショートリング6などの短絡配線を形成
してしまうと、そのあと製造工程の途中では表示品位を
左右する配線抵抗。
[Problems to be Solved by the Invention] In the conventional manufacturing method for matrix type display devices, as described above, the gate electrode wiring 2 which is the row electrode wiring and the source electrode wiring 3 which is the column electrode wiring are made of the same conductive material. Since a short ring 6 is formed as a short-circuit wire that shorts between the ends of these electrode wires, if the short ring 6 is etched and removed for purposes such as inspection during the manufacturing process, Since the ends of the gate electrode wiring 2 and the source electrode wiring 3 are also removed, it becomes difficult to re-form the short ring 6 and short-circuit the ends of the respective electrode wirings. Therefore, in the conventional manufacturing method, once a short circuit wiring such as the short ring 6 is formed, the wiring resistance, which affects the display quality, increases during the manufacturing process.

層間絶縁抵抗、V4接線間抵抗などの各種の電気的特性
を容易に検査できないという問題点があった。
There is a problem in that various electrical characteristics such as interlayer insulation resistance and V4 tangent resistance cannot be easily tested.

この発明は、上記のような課題を解決するためになされ
たもので、−度形成した短絡配線を検査の目的でエツチ
ングして除去したあとも、短絡配線の再形成を容易に行
うことのできるマトリクス型表示装置の製造方法を得る
ことを目的とする。
This invention was made to solve the above-mentioned problems, and it is possible to easily re-form the short-circuit wiring even after the short-circuit wiring has been etched and removed for the purpose of inspection. The object of the present invention is to obtain a method for manufacturing a matrix type display device.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るマトリクス型表示装置は、複数本の行電
極配線と、この行電極配線と交差する複数本の列電極配
線と、前記行電極配線と列電極配線の各交差部において
それぞれ行電極配線と列電極配線の間に接続されるスイ
ッチング素子とを同一基板上に形成したマトリクス型表
示装置のiV j1方法であって、製造工程の途中で、
すべての行電極配線および列電極配線の端部間を短絡す
る短絡配線を、行電極配線および列電極配線の端部材料
に比べてエツチング耐性の小さい導電材料で前記基板上
に形成し、製品を完成させる段階で前記短絡配線を除去
して、すべての行電慢配線および列電極配線の端部間を
切り離すようにしたらのである。
The matrix type display device according to the present invention includes a plurality of row electrode wirings, a plurality of column electrode wirings intersecting the row electrode wirings, and a row electrode wiring at each intersection of the row electrode wirings and the column electrode wirings. An iV j1 method for a matrix display device in which a switching element connected between a column electrode wiring and a column electrode wiring are formed on the same substrate, and in the middle of the manufacturing process,
A short-circuit wiring that short-circuits the ends of all the row electrode wiring and column electrode wiring is formed on the substrate using a conductive material that has lower etching resistance than the end material of the row electrode wiring and column electrode wiring, and the product is At the stage of completion, the short-circuit wiring was removed to disconnect the ends of all the row electrode wiring and column electrode wiring.

〔作用〕[Effect]

この発明においては、行電極配線および列電極配線の端
部材料に比べてエツチング耐性の小さい導電材料で短絡
配線が形成されるので、製造工程の途中で短絡配線をエ
ツチングして行電極配線および列電極配線の端部間を切
り離したあとも、行電極配線および列電極配線の端部を
残すことができ、したがって再度行電極配線お上び列電
博配線の端部間を短絡する短絡配線を形成することがで
きる。
In this invention, since the short-circuit wiring is formed of a conductive material that has lower etching resistance than the end material of the row electrode wiring and column electrode wiring, the short-circuit wiring is etched during the manufacturing process and the row electrode wiring and column electrode wiring are etched. Even after the ends of the electrode wiring are separated, the ends of the row electrode wiring and column electrode wiring can be left, so that the short-circuit wiring that short-circuits the ends of the row electrode wiring and the column electrode wiring can be avoided again. can be formed.

(実施例〕 第1図はこの発明によるマトリクス型表示装置の製造方
法を適用した液晶表示装置の途゛中の製造工程における
TFTアレイ基板7の一部を示す平面図であり、第2図
は第1図のB−B矢視断面図を示す。第1図および第2
図において、1〜6は上記した従来装置と同一である。
(Example) FIG. 1 is a plan view showing a part of the TFT array substrate 7 during the manufacturing process of a liquid crystal display device to which the method of manufacturing a matrix type display device according to the present invention is applied, and FIG. A sectional view taken along the line B-B in Fig. 1 is shown. Figs. 1 and 2
In the figure, numerals 1 to 6 are the same as the conventional device described above.

すなわち、この%J 進方法においては、まずガラスな
どからなる透明絶縁基板1上にl TQ (Indiu
m Tin oxide)などの図示しない透明導電膜
がEB蒸着法などによって堆積され、フォトリソグラフ
ィなどの方法で縦横にマトリクス状に並ぶ複数の画素電
極5が形成される。このとき、行電極配線であるゲート
電極配線2のゲート電極端子2aおよびその端部2bが
位置する部分と、列電極配線であるソース電極配線3の
ソース電極端子3aおよびその端部3bが位置する部分
とには、これらと同一形状をなす下地部材8が導電材料
によって形成される。このあと、上記下地部材8となる
導電材料よりもエツチング耐性の小さい導電材料(例え
ばクロームなどの金属材料)をEB蒸着法やフォトリソ
グラフィなどの方法を用いて透明絶縁基板1上に選択的
に堆積することによって、ゲート電極配線2とその一部
であるゲート電極端子2aおよび端部2b、さらには短
絡配線であるショートリング6が形成される。このあと
、ゲート絶縁膜、半導体層9列電極配線であるソース電
極配線3とその一部であるソース電極端子3aおよび端
部3b、基板パッシベーション膜、遮光膜の順序でこれ
らが順次形成される。ソース電極配線3とその一部であ
るソース電極端子3aおよび端部3bの導電材料は、ゲ
ート電極配線2と同じものが選ばれる。
That is, in this %J base method, l TQ (Indiu
A transparent conductive film (not shown) such as (m Tin oxide) is deposited by an EB evaporation method or the like, and a plurality of pixel electrodes 5 arranged in a matrix in the vertical and horizontal directions are formed by a method such as photolithography. At this time, the part where the gate electrode terminal 2a and its end 2b of the gate electrode wiring 2, which is the row electrode wiring, are located, and the part where the source electrode terminal 3a and its end 3b of the source electrode wiring 3, which is the column electrode wiring, are located. A base member 8 having the same shape as these parts is formed of a conductive material. After this, a conductive material (for example, a metal material such as chrome) having lower etching resistance than the conductive material that will become the base member 8 is selectively deposited on the transparent insulating substrate 1 using a method such as EB evaporation or photolithography. By doing so, the gate electrode wiring 2, the gate electrode terminal 2a and end portion 2b which are part thereof, and the short ring 6 which is a short circuit wiring are formed. Thereafter, a gate insulating film, a source electrode wiring 3 which is an electrode wiring for nine columns of semiconductor layers, a part thereof, a source electrode terminal 3a and an end portion 3b, a substrate passivation film, and a light shielding film are formed in this order. The same conductive material as the gate electrode wiring 2 is selected for the source electrode wiring 3 and the source electrode terminal 3a and end portion 3b that are part thereof.

このようにして形成されたTFTアレイ基板7と、透明
導電電極やカラーフィルタなどを有する対向基板との間
に、液晶を介在させたあと、TFTアレイ基板7のショ
ートリング6形成個所を切断することによって、ゲート
電極配線2とソース電極配線3の間が電気的に分断され
、完成された液晶表示装置となる。
After interposing a liquid crystal between the thus formed TFT array substrate 7 and a counter substrate having transparent conductive electrodes, color filters, etc., the TFT array substrate 7 is cut at the short ring 6 forming portion. As a result, gate electrode wiring 2 and source electrode wiring 3 are electrically separated, resulting in a completed liquid crystal display device.

製造工程の途中でTFTアレイ基板7の検査を行う場合
、上記した遮光膜の形成時に同時にショートリング6を
エツチングしてこれを除去すればよい。これによってゲ
ート電極配線2とソース電極配線3の間はすべて電気的
に完全に切り離され、TFTアレイ基板7の検査が可能
となる。このとき、ゲート電極配線2とソース電極配線
3の下地部材8は、ショートリング6よりもエツチング
耐性が大きいので、除去されずに残っている。
When inspecting the TFT array substrate 7 during the manufacturing process, the short ring 6 may be etched and removed at the same time as the above-described light shielding film is formed. As a result, the gate electrode wiring 2 and the source electrode wiring 3 are completely electrically separated, and the TFT array substrate 7 can be inspected. At this time, the base member 8 of the gate electrode wiring 2 and the source electrode wiring 3 remains without being removed because it has higher etching resistance than the short ring 6.

そこで、検査が終了したあと、スクリーン印刷方法など
を用いて、TFTアレイ基板7上のショートリング6が
除去された場所に例えば導電性ペーストなどでショート
リング6を再形成すると、この新たなショートリング6
は残っている下地部材8と電気的に接続されるため、す
べてのゲート電極配線2とソース電極配線3間が再び短
絡されることになる。したがって以後の工程において、
TFT5の静電気破壊を防止することができる。
Therefore, after the inspection is completed, if the short ring 6 is re-formed with conductive paste or the like at the location where the short ring 6 was removed on the TFT array substrate 7 using a screen printing method, this new short ring 6
is electrically connected to the remaining base member 8, so that all the gate electrode wirings 2 and source electrode wirings 3 are short-circuited again. Therefore, in the subsequent steps,
Electrostatic damage to the TFT 5 can be prevented.

なお、上記実施例ではショートリング6の形成を、ゲー
ト電極配線2とその一部であるゲート電極端子2aおよ
び端部2bの形成と同時に行う場合について示したが、
これに限らずソース電極配線3とその一部であるソース
電極端子3aおよび端部3bの形成と同時に行うように
してもよい。
In the above embodiment, the short ring 6 is formed at the same time as the gate electrode wiring 2 and the gate electrode terminal 2a and end portion 2b, which are part of the gate electrode wiring 2, are formed.
The process is not limited to this, and may be performed simultaneously with the formation of the source electrode wiring 3 and the source electrode terminal 3a and end portion 3b that are part thereof.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、行電極配線および列電
極配線の端部材料に比べてエツチング耐性の小さい導電
材料で短絡配線が形成されるので、製造工程の途中で短
絡配線をエツチングして行電極配線および列電極配線の
端部間を切り離したあとも、行電極配線および列電極配
線の端部を残すことができ、したがって製造工程の途中
で各種検査を行って再度行電極配線および列電極配線の
端部間を短絡する短絡配線を形成することができるとい
う効果がある。
As described above, according to the present invention, the short-circuit wiring is formed of a conductive material that has lower etching resistance than the end material of the row electrode wiring and the column electrode wiring, so the short-circuit wiring is etched during the manufacturing process. Even after the ends of the row electrode wiring and column electrode wiring are separated, the ends of the row electrode wiring and column electrode wiring can remain. Therefore, various inspections are performed during the manufacturing process and the row electrode wiring and column electrode wiring are separated again. There is an effect that a short-circuit wiring that short-circuits between the ends of the electrode wiring can be formed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明によるマトリクス型表示装置の製造方
法を適用した液晶表示装置の途中の製造工程におけるT
FTアレイ基板の一部を示す平面図、第2図は第1図の
B−8矢祝断面図、第3図はマトリクス型表示装置の従
来の製造方法の途中の製造工程におけるTFTアレイ基
板の概略構成を示す構成図、第4図は第3図の構成の一
部を拡大して示す平面図、第5図は第4図のΔ’−A矢
視断面図である。 図において、1は透明絶縁基板、2はゲート電極配線、
2bはゲート電極配線端部、3はソース電極配線、3b
はソース電極配線端部、4はTFT、6はショートリン
グ、8は下地部材である。 なお、各図中同一符号は同一または相当部分を示す。 代理人   大  岩  増  雄 第 図 第 図 8:下で部材
FIG. 1 shows the T during the manufacturing process of a liquid crystal display device to which the method of manufacturing a matrix type display device according to the present invention is applied.
FIG. 2 is a plan view showing a part of the FT array substrate, FIG. 2 is a sectional view taken along the line B-8 in FIG. 1, and FIG. FIG. 4 is a plan view showing an enlarged part of the structure of FIG. 3, and FIG. 5 is a sectional view taken along arrow Δ'-A in FIG. 4. In the figure, 1 is a transparent insulating substrate, 2 is a gate electrode wiring,
2b is the end of the gate electrode wiring, 3 is the source electrode wiring, 3b
4 is a source electrode wiring end, 4 is a TFT, 6 is a short ring, and 8 is a base member. Note that the same reference numerals in each figure indicate the same or corresponding parts. Agent Masuo Oiwa Figure 8: Lower parts

Claims (1)

【特許請求の範囲】[Claims] (1)複数本の行電極配線と、この行電極配線と交差す
る複数本の列電極配線と、前記行電極配線と列電極配線
の各交差部においてそれぞれ行電極配線と列電極配線の
間に接続されるスイッチング素子とを同一基板上に形成
したマトリクス型表示装置の製造方法において、 製造工程の途中で、すべての行電極配線および列電極配
線の端部間を短絡する短絡配線を、行電極配線および列
電極配線の端部材料に比べてエッチング耐性の小さい導
電材料で前記基板上に形成し、製品を完成させる段階で
前記短絡配線を除去して、すべての行電極配線および列
電極配線の端部間を切り離すようにしたことを特徴とす
るマトリクス型表示装置の製造方法。
(1) A plurality of row electrode wirings, a plurality of column electrode wirings that intersect with the row electrode wirings, and a space between the row electrode wiring and the column electrode wiring at each intersection of the row electrode wiring and the column electrode wiring. In a method for manufacturing a matrix display device in which switching elements to be connected are formed on the same substrate, short-circuit wiring that shorts the ends of all row electrode wiring and column electrode wiring is removed from the row electrode wiring during the manufacturing process. A conductive material with lower etching resistance than the end material of the wiring and column electrode wiring is formed on the substrate, and the short circuit wiring is removed at the stage of completing the product, and all row electrode wiring and column electrode wiring are A method for manufacturing a matrix type display device, characterized in that the end portions are separated.
JP63144307A 1988-06-10 1988-06-10 Manufacture of matrix type display device Pending JPH021826A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63144307A JPH021826A (en) 1988-06-10 1988-06-10 Manufacture of matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63144307A JPH021826A (en) 1988-06-10 1988-06-10 Manufacture of matrix type display device

Publications (1)

Publication Number Publication Date
JPH021826A true JPH021826A (en) 1990-01-08

Family

ID=15359039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63144307A Pending JPH021826A (en) 1988-06-10 1988-06-10 Manufacture of matrix type display device

Country Status (1)

Country Link
JP (1) JPH021826A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313194A (en) * 1992-05-13 1993-11-26 Nec Kagoshima Ltd Production of thin-film transistor array substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313194A (en) * 1992-05-13 1993-11-26 Nec Kagoshima Ltd Production of thin-film transistor array substrate

Similar Documents

Publication Publication Date Title
KR100271038B1 (en) A manufacturing method of shorting bar probing and electrical state and a structure of an lcd comprising the shorting bar
JP2610328B2 (en) Manufacturing method of liquid crystal display element
JPS61138285A (en) Liquid crystal display element
JP3270361B2 (en) Thin film transistor array and method of manufacturing the same
JPH09160073A (en) Liquid crystal display device
JPH01217423A (en) Amorphous silicon thin film transistor array substrate
JP2812346B2 (en) Liquid crystal display device and method of manufacturing the same
JP2003322874A (en) Liquid crystal display element
JP2820738B2 (en) Thin film transistor and crossover structure for liquid crystal display device and manufacturing method thereof
JP3133676B2 (en) Liquid crystal display
JPH021826A (en) Manufacture of matrix type display device
JP2870016B2 (en) Liquid crystal device
JPH022522A (en) Manufacture of tft panel
JP2687967B2 (en) Liquid crystal display
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
JPH06222389A (en) Production of active matrix type liquid crystal display element
JPS6088985A (en) Matrix type liquid crystal display panel
JPH0750278B2 (en) Liquid crystal display
JPH02244126A (en) Production of thin-film transistor panel
JPH06130419A (en) Active matrix substrate
JPH10246897A (en) Manufacturing method of liquid crystal display device
JPH10333187A (en) Liquid crystal display device and its manufacture
JPH10293326A (en) Manufacture of liquid crystal display
JPS62232144A (en) Correcting method for liquid crystal display device
JPS61121471A (en) Manufacture of thin film integrating device