JPH10293326A - Manufacture of liquid crystal display - Google Patents

Manufacture of liquid crystal display

Info

Publication number
JPH10293326A
JPH10293326A JP9100659A JP10065997A JPH10293326A JP H10293326 A JPH10293326 A JP H10293326A JP 9100659 A JP9100659 A JP 9100659A JP 10065997 A JP10065997 A JP 10065997A JP H10293326 A JPH10293326 A JP H10293326A
Authority
JP
Japan
Prior art keywords
pattern
conductor
liquid crystal
forming
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9100659A
Other languages
Japanese (ja)
Other versions
JP3407596B2 (en
Inventor
Kazuhiro Tanaka
千浩 田中
Yasushi Takano
靖 高野
Takeyoshi Ushiki
武義 宇敷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10065997A priority Critical patent/JP3407596B2/en
Publication of JPH10293326A publication Critical patent/JPH10293326A/en
Application granted granted Critical
Publication of JP3407596B2 publication Critical patent/JP3407596B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a new liquid crystal display by which display failure is not caused even if patterning failure is caused in a pattern structure formed on a base board in the manufacturing method of the liquid crystal display. SOLUTION: A backing layer 11 composed of a Ta oxide is formed on a surface of a glass substrate 10, and a wiring layer 12 and an MIM(metal- insulator metal) element connected to this, are formed on this backing layer 11, and this MIM element is also connected to a transparent electrode 16. A residual part removing process of preventing the remainder of a film between patterns by performing etching processing on unformed areas A, B and C of these pattern structures, is arranged in a manufacturing process of the pattern structures. This process is desirably performed simultaneously with a process of patterning a connecting layer 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置の製造
方法に係り、特に、液晶表示装置を構成する基板の内面
上のパターン構造に対する処理に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly to a process for a pattern structure on an inner surface of a substrate constituting a liquid crystal display device.

【0002】[0002]

【従来の技術】従来、液晶表示装置の概略構造として
は、透光性基板の表面上に配線や画素電極等からなる表
面構造を形成してなる2枚のガラス等からなる基板を相
互に所定間隔で貼り合わせ、液晶基板の間に液晶を封入
したものがほとんどである。液晶基板の構造としては、
透光性基板の表面上に画素領域に対応する表面構造をマ
トリクス状に配列させたものや、各画素領域に対応する
表面構造毎にTFT(薄膜トランジスタ)やTFD(薄
膜ダイオード)等のアクティブ素子を設け、配線層をア
クティブ素子を介して画素電極に接続したもの等があ
る。
2. Description of the Related Art Conventionally, as a schematic structure of a liquid crystal display device, two substrates made of glass or the like having a surface structure formed of wirings, pixel electrodes, etc. formed on the surface of a translucent substrate are fixed to each other. In most cases, they are bonded at intervals and a liquid crystal is sealed between liquid crystal substrates. As the structure of the liquid crystal substrate,
Active elements such as TFTs (thin film transistors) and TFDs (thin film diodes) are arranged on the surface of the light-transmitting substrate such that the surface structures corresponding to the pixel regions are arranged in a matrix on the surface of the transparent substrate. And a wiring layer connected to a pixel electrode via an active element.

【0003】各種の液晶表示装置においては、基板の内
面上に配線層を形成し、この配線層に接続された画素電
極を画素領域毎に設けるようにしている。上記のように
アクティブ素子を設けるタイプの例えばアクティブマト
リクス型の液晶表示装置においては、アクティブ素子を
配線層と画素電極との間に接続し、アクティブ素子の特
性によって配線層から画素電極へ与えられる電位を制御
するように構成されている。
In various liquid crystal display devices, a wiring layer is formed on the inner surface of a substrate, and a pixel electrode connected to the wiring layer is provided for each pixel region. In an active matrix type liquid crystal display device provided with an active element as described above, for example, the active element is connected between a wiring layer and a pixel electrode, and the potential applied from the wiring layer to the pixel electrode by the characteristics of the active element. Is configured to be controlled.

【0004】[0004]

【発明が解決しようとする課題】上述の各種の液晶表示
装置においては、基板の内面上に配線層、画素電極、ア
クティブ素子等の形成のためにパターン構造を形成する
必要があるが、このパターン構造を形成する際に、パタ
ーニング不良によって、本来、所定のパターン部が形成
されない領域に膜が残るいわゆる膜残りが発生し、この
膜残りによって電気的な短絡が発生して、表示不良をき
たすという問題点がある。
In the above-mentioned various liquid crystal display devices, it is necessary to form a pattern structure on the inner surface of the substrate for forming a wiring layer, a pixel electrode, an active element and the like. When a structure is formed, a so-called film residue that originally leaves a film in a region where a predetermined pattern portion is not formed due to a patterning defect occurs, and this film residue causes an electrical short circuit, resulting in a display defect. There is a problem.

【0005】このような表示不良は、近年の液晶表示装
置の高精細化や小型化、或いは画素数の増大に伴って急
激に増大してきており、液晶表示装置の歩留まりを低下
させる原因の一つとなっている。
[0005] Such display defects are rapidly increasing with the recent increase in the definition and size of the liquid crystal display device or the number of pixels, and this is one of the causes for lowering the yield of the liquid crystal display device. Has become.

【0006】そこで本発明は上記問題点を解決するもの
であり、その課題は、液晶表示装置の製造方法におい
て、基板上に形成されるパターン構造にパターニング不
良が発生しても、表示不良をきたすことのない新規の液
晶表示装置の製造方法を提供することにある。
SUMMARY OF THE INVENTION Accordingly, the present invention is to solve the above-mentioned problem, and an object of the present invention is to cause a display failure even if a pattern failure occurs in a pattern structure formed on a substrate in a method of manufacturing a liquid crystal display device. It is an object of the present invention to provide a new method of manufacturing a liquid crystal display device without any problem.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
に本発明が講じた手段は、配線層及び画素電極を含むパ
ターン構造を内面上に備えた2枚の基板によって液晶層
を挟持した構造を有する液晶表示装置の製造方法におい
て、前記パターン構造の非形成領域において前記パター
ン構造の形状不良に起因して発生する可能性のあるパタ
ーン残部を除去するための残部除去工程を設けるもので
ある。
Means taken to solve the above-mentioned problem is a structure in which a liquid crystal layer is sandwiched between two substrates having a pattern structure including a wiring layer and a pixel electrode on an inner surface thereof. In the method for manufacturing a liquid crystal display device having the above, there is provided a residue removing step for removing a pattern residue that may occur due to a shape defect of the pattern structure in a region where the pattern structure is not formed.

【0008】この手段によれば、パターン構造の非形成
領域において発生するパターン残部(膜残り部分)を除
去するための残部除去工程を設けているので、パターン
間の短絡を防止することができ、表示不良を低減するこ
とができるため、製品の歩留まりを高めることができ
る。
According to this means, since the remaining portion removing step for removing the remaining portion of the pattern (remaining portion of the film) generated in the non-formed region of the pattern structure is provided, it is possible to prevent a short circuit between the patterns. Since display defects can be reduced, the yield of products can be increased.

【0009】ここで、前記残部除去工程においては、前
記パターン構造の非形成領域を処理するためのマスク形
成を行う段階と、該マスク形成を行った状態で前記パタ
ーンの非形成領域のエッチング処理を行う段階とを有す
ることが好ましい。
In the residual portion removing step, a step of forming a mask for processing the non-formation region of the pattern structure is performed, and an etching process of the non-formation region of the pattern in the state where the mask is formed is performed. And a performing step.

【0010】この手段によれば、非形成領域を処理する
ためのマスクを形成し、このマスクを介してエッチング
処理を施すようにしているため、パターン構造に影響を
与えることなく、パターン構造の主要部をパターニング
した後であれば、製造工程中の適宜の時点で処理するこ
とが可能となる。
According to this means, since a mask for processing the non-formed region is formed and the etching process is performed through this mask, the main part of the pattern structure is not affected without affecting the pattern structure. After the patterning of the portion, it is possible to process at an appropriate point in the manufacturing process.

【0011】この場合にはさらに、前記マスク形成を行
う段階において前記非形成領域以外の部分の処理をも可
能とするマスクパターンを形成し、前記エッチング処理
を行う段階において非形成領域とともに前記パターン構
造の一部をパターニングすることが望ましい。
[0011] In this case, further, a mask pattern that enables processing of a portion other than the non-formation region is formed at the stage of forming the mask, and the pattern structure is formed together with the non-formation region at the stage of performing the etching process. Is desirably patterned.

【0012】この手段によれば、残部除去工程におい
て、共通のマスクにより非形成領域以外の部分のパター
ニングも同時に行うことができるため、製造工程を簡易
化することができ、製造コストの増大を抑制することが
できる。
According to this means, in the remaining portion removing step, the patterning of the portion other than the non-formation region can be simultaneously performed using the common mask, so that the manufacturing process can be simplified and the increase in the manufacturing cost can be suppressed. can do.

【0013】また、基板上に第1の導電体を含む導通パ
ターンを形成する工程と、該導通パターンを介して給電
することにより前記第1の導電体の表面に陽極酸化によ
る絶縁膜を形成する工程と、該絶縁膜の表面上に第2の
導電体及び第3の導電体を形成する工程と、前記絶縁膜
を形成する工程よりも後において前記導通パターンの少
なくとも一部を除去する工程とを有し、前記第1の導電
体、前記絶縁膜及び前記第2の導電体並びに前記第1の
導電体、前記絶縁膜及び前記第3の導電体によって前記
配線層と前記画素電極との間に直列に接続された一対の
電極−絶縁体−電極構造を有する2端子型非線形素子を
形成し、前記パターン構造の非形成領域をエッチングす
ることによりパターン残部を除去するための工程と前記
導通パターンの少なくとも一部を除去する工程とを兼ね
ることが好ましい。
A step of forming a conductive pattern including a first conductor on the substrate, and forming an insulating film by anodic oxidation on the surface of the first conductor by supplying power through the conductive pattern; A step of forming a second conductor and a third conductor on the surface of the insulating film; and a step of removing at least a part of the conductive pattern after the step of forming the insulating film. Between the wiring layer and the pixel electrode by the first conductor, the insulating film and the second conductor, and the first conductor, the insulating film and the third conductor. Forming a two-terminal non-linear element having a pair of electrode-insulator-electrode structures connected in series to the substrate, etching the non-formation region of the pattern structure to remove the remaining pattern, and the conductive pattern Little It is preferred that also serves as a step for Ku and also remove some.

【0014】この手段によれば、配線層と画素電極との
間に直列に接続された一対の電極−絶縁体−電極構造を
有する2端子型非線素子を形成することによって非線形
素子の電圧電流特性の非対称性を低減するようにした場
合に、パターン残部を除去する工程と、導通パターンの
少なくとも一部を除去する工程とを同時に行うことが可
能であり、残部除去工程の付加による工程数の増加を抑
制することができる。
According to this means, by forming a two-terminal non-linear element having a pair of electrode-insulator-electrode structure connected in series between the wiring layer and the pixel electrode, the voltage / current of the nonlinear element can be increased. In the case where the asymmetry of the characteristics is reduced, the step of removing the remaining pattern and the step of removing at least a part of the conductive pattern can be performed at the same time. The increase can be suppressed.

【0015】この場合にはさらに、前記残部除去工程
は、前記導通パターンの少なくとも一部を除去する工程
と同時に行われる、前記第1の導電体とほぼ同材質で形
成されるパターン残部を除去するための段階と、前記第
2の導電体及び前記第3の導電体とほぼ同材質で形成さ
れるパターン残部を除去するための段階とを有すること
が望ましい。
[0015] In this case, the residual portion removing step may be performed simultaneously with the step of removing at least a part of the conductive pattern, and removes a pattern residual portion formed of substantially the same material as the first conductor. And a step of removing a remaining pattern formed of substantially the same material as the second conductor and the third conductor.

【0016】この手段によれば、残部除去工程として
は、第1の導電体とほぼ同材質で形成されるパターン残
部を除去するための段階と、第2の導電体及び第3の導
電体とほぼ同材質で形成されるパターン残部を除去する
ための段階を有するものとし、第1の導電体とほぼ同材
質で形成されるパターン残部を除去するための段階を、
導通パターンの少なくとも一部を除去する工程と同時に
行うことによって、導電体の材質毎に効率よく処理を施
すことができる。
According to this means, the residue removing step includes a step of removing a pattern residue formed of substantially the same material as the first conductor, and a step of removing the second conductor and the third conductor. The method includes a step of removing a pattern residue formed of substantially the same material, and a step of removing the pattern residue formed of substantially the same material as the first conductor.
By performing the process at the same time as the step of removing at least a part of the conductive pattern, the processing can be efficiently performed for each material of the conductor.

【0017】[0017]

【発明の実施の形態】次に、添付図面を参照して本発明
に係る実施形態について説明する。
Next, an embodiment according to the present invention will be described with reference to the accompanying drawings.

【0018】(第1実施形態)図1及び図2は、第1実
施形態における液晶表示装置の素子側基板の表面構造の
平面図及び断面図を示すものである。透明なガラス基板
10の表面上に酸化Taからなる厚さ800〜1000
Å程度の下地層11が形成され、その表面上にTaから
なる厚さ2000Å程度の導通層とCr等からなる厚さ
1500Å程度の被覆層の2層構造からなる配線層12
が形成されている。また、図1に示すように、下地層1
1の表面上にはTaからなる接続層13も形成されてい
る。
(First Embodiment) FIGS. 1 and 2 are a plan view and a sectional view, respectively, showing the surface structure of an element-side substrate of a liquid crystal display device according to a first embodiment. A thickness of 800 to 1000 made of Ta oxide on the surface of the transparent glass substrate 10
An underlayer 11 having a thickness of about Å is formed, and a wiring layer 12 having a two-layer structure of a conductive layer made of Ta and having a thickness of about 2,000 被覆 and a covering layer made of Cr and the like having a thickness of about 1500 に is formed on the surface thereof.
Are formed. Further, as shown in FIG.
The connection layer 13 made of Ta is also formed on the surface of the substrate 1.

【0019】接続層13の表面上には後述する陽極酸化
法によって厚さ200〜600Å程度の薄い絶縁膜が形
成されており、接続層13の一端側の絶縁膜の表面上に
は、上記被覆層が延長されて形成された第1電極部12
aが被覆し、相互に導電接触している。また、接続層1
3の他端側の絶縁膜の表面上には、Cr等からなる電極
層15に延長形成された第2電極部15aが被覆し、導
電接触している。
On the surface of the connection layer 13, a thin insulating film having a thickness of about 200 to 600 ° is formed by an anodic oxidation method described later. First electrode portion 12 formed by extending a layer
a and are in conductive contact with each other. Also, connection layer 1
On the surface of the insulating film on the other end side of 3, a second electrode portion 15 a extended from an electrode layer 15 made of Cr or the like is coated, and is in conductive contact.

【0020】上記構造においては、第1電極部12aと
接続層13とが絶縁膜を介して接合していることによ
り、MIM(金属−絶縁体−金属)素子が構成されてい
る。また、接続層13と第2電極部15aとが絶縁膜を
介して接合していることにより、同様のMIM素子が構
成されている。これらの構造は、配線層12の側から見
て、Cr、絶縁膜、Taの順に積層されたMIM素子
と、Ta、絶縁膜、Crの順に積層されたMIM素子と
が直列に接続されているものである。このように一対の
MIM素子を直列に接続するのは、MIM素子の有する
電流−電圧特性における非線形性の極性に基づく非対称
性を解消し、素子特性を向上させるためのものである。
In the above structure, the MIM (metal-insulator-metal) element is formed by joining the first electrode portion 12a and the connection layer 13 via the insulating film. Further, since the connection layer 13 and the second electrode portion 15a are joined via an insulating film, a similar MIM element is configured. In these structures, when viewed from the wiring layer 12 side, an MIM element stacked in the order of Cr, insulating film, and Ta and an MIM element stacked in the order of Ta, the insulating film, and Cr are connected in series. Things. The reason why the pair of MIM elements is connected in series is to eliminate the asymmetry based on the polarity of the non-linearity in the current-voltage characteristics of the MIM element and improve the element characteristics.

【0021】電極層15は、画素領域にほぼ対応した平
面形状を備えたITO(インジウムスズ酸化物)等から
なる透明電極16に導電接続されている。この結果、上
記配線層12と透明電極16との間に、2つのMIM素
子が直列に接続されていることとなる。
The electrode layer 15 is conductively connected to a transparent electrode 16 made of ITO (indium tin oxide) or the like having a plane shape substantially corresponding to the pixel region. As a result, two MIM elements are connected in series between the wiring layer 12 and the transparent electrode 16.

【0022】このようなパターン構造において、図1に
示すパターンの非形成領域A、B及びCには、パターン
構造に含まれる各パターン部のパターニング時に膜残り
が発生する危険性がある。この膜残りを放置すると、各
パターン部の間が短絡して当該画素に表示不良が発生す
る。この表示不良は、液晶表示体において、白若しくは
黒の点欠陥の原因となる。
In such a pattern structure, there is a risk that a film residue may occur in the non-formation regions A, B and C of the pattern shown in FIG. 1 when patterning each pattern portion included in the pattern structure. If this film residue is left untouched, the pattern portions are short-circuited, and a display defect occurs in the pixel. This display defect causes a white or black point defect in the liquid crystal display.

【0023】次に、図3乃至図7を参照して、本実施形
態における上記液晶基板の製造方法について説明する。
なお、図3及び図4は、図1に示すIV−IV線に沿って切
断した断面を示すものである。
Next, a method for manufacturing the liquid crystal substrate according to the present embodiment will be described with reference to FIGS.
3 and 4 show cross sections cut along the line IV-IV shown in FIG.

【0024】まず、図3(a)に示すように、ガラス基
板10の表面上にTaをスパッタリング法等によって堆
積させ、熱酸化によって下地層11を形成する。この下
地層11は、酸化Taを直接スパッタリングすることに
よっても形成できる。この下地層11は、上層に形成さ
れる配線層、MIM素子、透明電極等の密着性を高める
ために形成されるものであり、また、ガラス基板10に
含まれているNa等の汚染を防止するために設ける場合
もある。さらに、上層構造を形成する際に用いるエッチ
ング液からガラス基板10を保護するために設ける場合
もある。
First, as shown in FIG. 3A, Ta is deposited on the surface of a glass substrate 10 by a sputtering method or the like, and a base layer 11 is formed by thermal oxidation. The underlayer 11 can also be formed by directly sputtering Ta oxide. The underlayer 11 is formed to enhance the adhesion between the upper wiring layer, the MIM element, the transparent electrode, and the like, and also prevents contamination of Na and the like contained in the glass substrate 10. In some cases. Furthermore, in some cases, it is provided to protect the glass substrate 10 from an etchant used when forming the upper layer structure.

【0025】次に、下地層11の表面上にTaをスパッ
タリング法等によって全面的に堆積し、所定のパターニ
ングを施すことによって、導通パターン12Aを形成す
る。この導通パターン12Aは図5に示すような平面パ
ターンであり、液晶表示領域に対応する基板上の領域内
に複数平行に並列するように形成され、配線層12の下
層を構成する導通層となる配線パターン部12A−1
と、配線パターン部12A−1の延長方向に複数形成さ
れ、配線パターン部の途中から突出して直角に屈曲した
形状に設けられた電極パターン部12A−2と、複数の
配線パターン部12A−1の端部に接続された連結パタ
ーン部12A−3とから構成されている。導通パターン
12Aの各配線パターン部12A−1及び電極パターン
部12A−2は、連結パターン12A−3によって相互
に導電接続されている。
Next, Ta is entirely deposited on the surface of the underlayer 11 by a sputtering method or the like, and is subjected to predetermined patterning to form a conductive pattern 12A. This conductive pattern 12A is a plane pattern as shown in FIG. 5, and is formed in a plurality of parallel and parallel in a region on the substrate corresponding to the liquid crystal display region, and becomes a conductive layer constituting a lower layer of the wiring layer 12. Wiring pattern section 12A-1
And an electrode pattern portion 12A-2 which is formed in the extension direction of the wiring pattern portion 12A-1 and is provided in a shape bent at a right angle, protruding from the middle of the wiring pattern portion, and a plurality of wiring pattern portions 12A-1. And a connection pattern portion 12A-3 connected to the end. Each wiring pattern portion 12A-1 and electrode pattern portion 12A-2 of the conductive pattern 12A are conductively connected to each other by a connection pattern 12A-3.

【0026】次に、上記の液晶基板を所定の電解液中に
浸漬し、導通パターン12Aと電解液との間に所定の電
圧を印加して、導通パターン12Aの電極パターン部1
2A−2の表面に陽極酸化を施す。この陽極酸化によっ
て、図3(b)に示すように酸化Taからなる薄い絶縁
膜14が形成される。この絶縁膜14は、形成後に熱処
理を施され、所定条件で冷却されることにより、ピンホ
ールの除去や膜質の安定化が図られる。
Next, the liquid crystal substrate is immersed in a predetermined electrolytic solution, and a predetermined voltage is applied between the conductive pattern 12A and the electrolytic solution to thereby form an electrode pattern portion 1 of the conductive pattern 12A.
Anodize the surface of 2A-2. By this anodic oxidation, a thin insulating film 14 made of Ta oxide is formed as shown in FIG. The insulating film 14 is subjected to a heat treatment after being formed and cooled under predetermined conditions, thereby removing pinholes and stabilizing the film quality.

【0027】次に、図3(c)に示すように、上記構造
の上にCrをスパッタリング法等によって堆積し、導電
パターン12Aの配線パターン部12A−1上に配線パ
ターン部12Bを形成するとともに、電極パターン12
A−2の端部にかかる電極層15を形成する。配線パタ
ーン部12Bは、図6に示すように、配線パターン部1
2A−1を被覆するとともに、配線パターン部12A−
1から張り出して電極パターン部12A−2に一部かか
るように形成された第1電極部12aを備えている。
Next, as shown in FIG. 3C, Cr is deposited on the above structure by a sputtering method or the like to form a wiring pattern portion 12B on the wiring pattern portion 12A-1 of the conductive pattern 12A. , Electrode pattern 12
The electrode layer 15 is formed on the end of A-2. As shown in FIG. 6, the wiring pattern portion 12B
2A-1 and the wiring pattern portion 12A-
The first electrode portion 12a is formed so as to protrude from the first electrode portion and partially overlap the electrode pattern portion 12A-2.

【0028】次に、図4(a)に示すように、電極パタ
ーン部12A−2の基部をエッチングによって除去し、
配線パターン部12A−1から離れた接続層13を形成
する。このエッチング工程においては、同時に、連結パ
ターン部12A−3をも除去する。
Next, as shown in FIG. 4A, the base of the electrode pattern portion 12A-2 is removed by etching.
The connection layer 13 separated from the wiring pattern portion 12A-1 is formed. In this etching step, the connection pattern portion 12A-3 is also removed at the same time.

【0029】本実施形態においては、上記エッチング工
程において、上記電極パターン部12A−2の基部とと
もに、図1に示す非形成領域A,B,Cの部分を開口さ
せたマスクを形成し、これらの非形成領域についてもエ
ッチング処理を施すようにしている。本工程においてエ
ッチングする領域の平面パターンは図7に斜線により示
されており、上記マスクの開口部Dに対応したものであ
る。
In the present embodiment, in the etching step, a mask having openings in the non-formed areas A, B, and C shown in FIG. 1 is formed together with the base of the electrode pattern section 12A-2. The non-forming region is also subjected to the etching process. The plane pattern of the region to be etched in this step is shown by oblique lines in FIG. 7 and corresponds to the opening D of the mask.

【0030】図7の斜線部で示される開口部Dを有する
形状のマスクは、通常のフォトリソグラフィ法によっ
て、感光性レジストを塗布して所望のパターンで露光
し、現像することによって形成され、図7の斜線部以外
の部分がレジスト層で覆われる。このマスク形成を行う
段階においては、Ta若しくはその酸化絶縁膜からなる
Taパターン部と、CrからなるCrパターン部とがガ
ラス基板10上に形成されている。
A mask having a shape having an opening D indicated by a hatched portion in FIG. 7 is formed by applying a photosensitive resist by a usual photolithography method, exposing the resist in a desired pattern, and developing it. The portion other than the hatched portion 7 is covered with the resist layer. At the stage of forming the mask, a Ta pattern portion made of Ta or its oxide insulating film and a Cr pattern portion made of Cr are formed on the glass substrate 10.

【0031】実際には、後述するように、図7に示すマ
スクを用いて、まず、Crを選択的にエッチング除去す
るためのウェットエッチングを行う。このエッチングで
は、例えば、第2セリウムアンモニウムと硝酸を混合し
た水溶液を用いる。ただし、ドライエッチングにより行
うことも可能である。次に、Ta及び酸化Taをエッチ
ング除去するためにエッチングを行う。このエッチング
では、例えば、SF4若しくはCF4 と酸素とを混合
したエッチングガスにより、プラズマエッチングや反応
性イオンエッチング等のドライエッチングを行う。
Actually, as described later, first, wet etching for selectively etching and removing Cr is performed using a mask shown in FIG. In this etching, for example, an aqueous solution obtained by mixing ceric ammonium and nitric acid is used. However, it is also possible to carry out by dry etching. Next, etching is performed to remove Ta and Ta oxide by etching. In this etching, for example, dry etching such as plasma etching or reactive ion etching is performed using an etching gas obtained by mixing SF4 or CF4 with oxygen.

【0032】最後に、図4(b)に示すように、電極層
15に一部がかかるように、透明電極16をスパッタリ
ング法等によって形成する。
Finally, as shown in FIG. 4B, a transparent electrode 16 is formed by a sputtering method or the like so as to partially cover the electrode layer 15.

【0033】図8には、本実施形態におけるパターニン
グ工程の概略手順を示す。まず、上述の導通パターン1
2Aをパターニングするための、Ta−スパッタリング
工程、Ta−フォトリソグラフィ工程及びTa−エッチ
ング工程が順次実施され、その後に、Taを陽極酸化す
るための陽極酸化工程が実施される。次に、上記の配線
層12及び電極層15をパターニングするための、Cr
−スパッタリング工程、Cr−フォトリソグラフィ工程
及びCr−エッチング工程が順次実施される。
FIG. 8 shows a schematic procedure of the patterning step in this embodiment. First, the above-described conduction pattern 1
A Ta-sputtering step, a Ta-photolithography step, and a Ta-etching step for patterning 2A are sequentially performed, and thereafter, an anodic oxidation step for anodizing Ta is performed. Next, Cr for patterning the wiring layer 12 and the electrode layer 15 is used.
A sputtering process, a Cr-photolithography process and a Cr-etching process are performed sequentially.

【0034】次に、上述のマスクを形成するための追加
フォトリソグラフィ工程を実施し、ガラス基板10上に
図7に示す開口部Dを有するマスクを形成し、Cr−エ
ッチング工程及びTaエッチング工程を順次行う。しか
る後に、上記画素電極16を形成するための、ITOス
パッタリング工程、ITOフォトリソグラフィ工程及び
ITOエッチング工程を行い、最終的に図1に示す平面
形状のパターン構造を形成する。
Next, an additional photolithography step for forming the above-described mask is performed to form a mask having an opening D shown in FIG. 7 on the glass substrate 10, and a Cr-etching step and a Ta etching step are performed. Perform sequentially. Thereafter, an ITO sputtering step, an ITO photolithography step, and an ITO etching step for forming the pixel electrode 16 are performed to finally form a planar pattern structure shown in FIG.

【0035】この実施形態においては、図4(a)に示
すMIM素子のパターニング工程で酸化Ta及びTaの
エッチング除去を行うため、この工程において同時に、
非形成領域A,B,Cに対するエッチングを行って膜残
りを除去し、パターン間の短絡を防止している。したが
って、追加フォトリソグラフィ工程の後のCr−エッチ
ング工程のみの追加で表示不良を確実に防止することが
でき、製造コストの増加も抑制できる。
In this embodiment, Ta oxide and Ta are removed by etching in the patterning step of the MIM element shown in FIG. 4A.
The non-forming regions A, B, and C are etched to remove the film residue, thereby preventing a short circuit between the patterns. Therefore, display failure can be reliably prevented by adding only the Cr-etching step after the additional photolithography step, and an increase in manufacturing cost can be suppressed.

【0036】上記実施形態においては、追加フォトリソ
グラフィ工程において形成されたマスクによってCrの
エッチングとTaのエッチングを順次行っているが、い
ずれか一方のみでも本発明の効果を得ることはできる。
例えば、上記マスクによってTa(及び酸化Ta)のエ
ッチング工程のみを接続層13のパターニングと同時に
行う場合には、追加工程を何ら必要とせず、接続層13
のパターニング時のマスクパターンの形状を変えるだけ
で対処できるため、製造コストの増大を回避することが
できる。
In the above-described embodiment, the etching of Cr and the etching of Ta are sequentially performed using the mask formed in the additional photolithography process. However, the effect of the present invention can be obtained with only one of them.
For example, when only the etching process of Ta (and Ta oxide) is performed simultaneously with the patterning of the connection layer 13 using the mask, no additional process is required, and the connection layer 13 is not required.
This can be dealt with only by changing the shape of the mask pattern at the time of patterning, so that an increase in manufacturing cost can be avoided.

【0037】上記のマスク形成後のCr−エッチング工
程とTa−エッチング工程の順番は、2つの理由から、
上記のようにCrに対するエッチングを先に行うことが
好ましい。一つの理由は、CrパターンはTaパターン
よりも後に形成されているため、エッチングの順番とし
ては、表面側に形成されている(後から形成された)C
rを先に除去しないと、CrとTaの膜残り部分が万一
重なっている場合、双方を確実に除去できないというも
のである。もう一つの理由は、ウェットエッチング(C
rエッチ)を先に行うことによって、表面に何かが付着
するとエッチングができなくなるウェットエッチングの
弱点に起因する影響を低減させ、また、ドライエッチン
グによるマスク(レジスト)のダメージ(損傷)によっ
て発生する可能性のあるウェットエッチングにおけるエ
ッチング不良を回避するというものである。
The order of the Cr-etching step and the Ta-etching step after the formation of the mask is as follows.
It is preferable to perform etching on Cr first as described above. One reason is that since the Cr pattern is formed after the Ta pattern, the order of etching is such that the C pattern formed on the surface side (formed later) is formed.
Unless r is removed first, if the remaining portions of Cr and Ta overlap, the two cannot be reliably removed. Another reason is that wet etching (C
By performing r-etching first, the effect due to the weak point of wet etching, which cannot be etched if something adheres to the surface, is reduced, and the etching is caused by damage (damage) of the mask (resist) due to dry etching. This is to avoid possible etching defects in wet etching.

【0038】上記の図7に示す開口部Dは、パターン間
の短絡の発生しやすい部分のみに例えばスリット状に形
成してもよい。特に、図1に示す非形成領域A,B,C
で示す部分毎に、当該領域に沿ったスリット状の開口部
をそれぞれ設けてもよい。また、上記開口部Dの幅やス
リット状の開口部の幅は適宜でよく、これらの開口部の
平面形状は、パターン間の短絡を有効に防止できる平面
形状であれば適宜の形状でよい。
The opening D shown in FIG. 7 may be formed, for example, in a slit shape only in a portion where a short circuit between the patterns is likely to occur. In particular, the non-forming regions A, B, and C shown in FIG.
A slit-shaped opening along the area may be provided for each portion indicated by. The width of the opening D and the width of the slit-shaped opening may be appropriate, and the planar shape of these openings may be any appropriate shape as long as short-circuiting between patterns can be effectively prevented.

【0039】(第2実施形態)図9には、第1実施形態
と同様の図1に示すパターン構造を形成するための、第
1実施形態とは異なる第2実施形態における概略手順を
示す。この実施形態においては、上記の陽極酸化工程を
行った後に、Cr−スパッタリング工程を行うまでは第
1実施形態と全く同様であるが、その後に、Crのパタ
ーニングを行うことなく、図7に示す開口部Dを備えた
マスクを形成する追加フォトリソグラフィ工程を実施
し、上述と同様のCr−エッチング工程及びTa−エッ
チング工程を行う。このTa−エッチング工程において
は上記と同様に島状の接続層13が形成される。
(Second Embodiment) FIG. 9 shows a schematic procedure in a second embodiment different from the first embodiment for forming the same pattern structure shown in FIG. 1 as the first embodiment. In this embodiment, after performing the above-described anodic oxidation process, the process is exactly the same as that of the first embodiment until a Cr-sputtering process is performed. However, without performing Cr patterning thereafter, as shown in FIG. An additional photolithography step of forming a mask having an opening D is performed, and the same Cr-etching step and Ta-etching step as described above are performed. In this Ta-etching step, an island-shaped connection layer 13 is formed as described above.

【0040】その後、上記第1実施形態と同様の配線層
12及び電極層15を形成するためのCr−フォトリソ
グラフィ工程及びCr−エッチング工程を順次実施す
る。最後に、ITOスパッタリング工程、ITOフォト
リソグラフィ工程及びITOエッチング工程を順次行
う。
Thereafter, a Cr-photolithography step and a Cr-etching step for forming the wiring layer 12 and the electrode layer 15 similar to those in the first embodiment are sequentially performed. Finally, an ITO sputtering process, an ITO photolithography process, and an ITO etching process are sequentially performed.

【0041】この実施形態においては、第1実施形態と
工程順は異なるものの、第1実施形態と同じ工程数にて
同様に非形成領域A,B,Cの膜残りを防止することが
できる。
In this embodiment, although the order of the steps is different from that of the first embodiment, the remaining of the non-formed regions A, B, and C can be prevented in the same number of steps as in the first embodiment.

【0042】(第3実施形態)図10には、さらに異な
る第3実施形態における概略手順を示す。この実施形態
においても、図1に示すものと同様のパターン構造を形
成する。この実施形態では、導通パターン12Aの形成
工程である、Ta−スパッタリング工程、Ta−フォト
リソグラフィ工程及びTa−エッチング工程、陽極酸化
工程、配線層12及び電極層15の形成工程である、C
r−スパッタリング工程、Cr−フォトリソグラフィ工
程及びCr−エッチング工程を行った後、先に、ITO
スパッタリング工程、ITOフォトリソグラフィ工程及
びITOエッチング工程を順次実施する。
(Third Embodiment) FIG. 10 shows a schematic procedure in a further different third embodiment. Also in this embodiment, a pattern structure similar to that shown in FIG. 1 is formed. In this embodiment, a conductive pattern 12A forming step, Ta-sputtering step, Ta-photolithography step and Ta-etching step, anodizing step, a forming step of the wiring layer 12 and the electrode layer 15, C
After performing the r-sputtering step, the Cr-photolithography step, and the Cr-etching step,
A sputtering process, an ITO photolithography process, and an ITO etching process are sequentially performed.

【0043】その後、追加フォトリソグラフィ工程によ
り図7に示す開口部Dとほぼ同様の開口部を備えたマス
クを形成する。ここで、マスクにおける画素電極の形成
位置の周囲部における開口部の開口縁部は、開口部Dの
場合よりもやや、図1に示す画素電極16の外縁部より
外側に配置されるように設定される。
Thereafter, a mask having an opening substantially similar to the opening D shown in FIG. 7 is formed by an additional photolithography process. Here, the opening edge of the opening around the pixel electrode forming position in the mask is set so as to be arranged slightly outside the outer edge of the pixel electrode 16 shown in FIG. Is done.

【0044】次に、上記マスクを介して、ITOエッチ
ング工程、Cr−エッチング工程及びTa−エッチング
工程を順次実施する。このITOエッチング工程は、上
記画素電極16のパターニング時と同様に、王水やふっ
酸等のウェットエッチング等にて行う。なお、このTa
−エッチング工程において上記実施形態と同様に接続層
13が形成される。
Next, an ITO etching step, a Cr-etching step, and a Ta-etching step are sequentially performed through the mask. This ITO etching step is performed by wet etching of aqua regia or hydrofluoric acid or the like, similarly to the patterning of the pixel electrode 16. Note that this Ta
-In the etching step, the connection layer 13 is formed as in the above embodiment.

【0045】この実施形態では、図1に示すパターン構
造を全て完成させた後に非形成領域A,B,Cをエッチ
ング処理するようになっており、画素電極16を構成す
るためのITOパターンの膜残りも防止できる。
In this embodiment, after all of the pattern structure shown in FIG. 1 is completed, the non-formed regions A, B, and C are etched, and a film of an ITO pattern for forming the pixel electrode 16 is formed. The rest can be prevented.

【0046】上記の各実施形態においてパターン構造を
形成するTa(酸化Ta)、Cr、ITOの3つのパタ
ーンの膜残りを全て除去することが最も好ましいが、こ
れらの3つのパターンのうちのいずれか1つ又は2つに
ついて膜残りを除去するだけでも大きな効果が得られ
る。
In each of the above embodiments, it is most preferable to remove all the film residues of the three patterns of Ta (Ta oxide), Cr, and ITO which form the pattern structure, but any one of these three patterns is preferable. A great effect can be obtained only by removing one or two film residues.

【0047】上記実施形態では、膜残りを除去する工程
の一部(Ta及び酸化Taを除去する段階)を従来から
存在したパターニング工程(接続層13を形成する工
程)と同時に行っているが、この膜残りを除去する工程
は、工程数が増加しても構わなければ、従来の製造工程
に対して新たに設けてもよい。
In the above embodiment, a part of the step of removing the film residue (the step of removing Ta and Ta oxide) is performed simultaneously with the patterning step (the step of forming the connection layer 13) which has existed conventionally. The process of removing the remaining film may be newly provided in the conventional manufacturing process as long as the number of processes may be increased.

【0048】膜残りを除去するための領域は、非形成領
域の一部だけでもよく、膜残りが発生し易い部分のみ、
或いは短絡し易い部分のみに対して処理を行っても効果
が得られる。
The region for removing the film residue may be only a part of the non-formed region, or only the portion where the film residue is likely to occur.
Alternatively, the effect can be obtained even if the processing is performed only on the portion that is likely to be short-circuited.

【0049】膜残りを複数の除去段階によって行う場合
には、上層に存在する材質(後から形成された材質)に
対する除去段階を先に、下層に存在する材質(先に形成
された材質)に対する除去段階を後に行うことが、確実
な除去を行う上でより好ましい。
When the film residue is removed by a plurality of removal steps, the removal step for the material existing in the upper layer (material formed later) is performed first on the material existing in the lower layer (material formed earlier). It is more preferable to perform the removal step afterward in order to perform the reliable removal.

【0050】[0050]

【発明の効果】以上説明したように本発明によれば以下
の効果を奏する。
As described above, according to the present invention, the following effects can be obtained.

【0051】請求項1によれば、パターン構造の非形成
領域において発生するパターン残部(膜残り部分)を除
去するための残部除去工程を設けているので、パターン
間の短絡を防止することができ、表示不良を低減するこ
とができるため、製品の歩留まりを高めることができ
る。
According to the first aspect, since the remaining portion removing step for removing the remaining portion of the pattern (the remaining portion of the film) generated in the non-formed region of the pattern structure is provided, it is possible to prevent a short circuit between the patterns. In addition, since display defects can be reduced, the yield of products can be increased.

【0052】請求項2によれば、非形成領域を処理する
ためのマスクを形成し、このマスクを介してエッチング
処理を施すようにしているため、パターン構造に影響を
与えることなく、パターン構造の主要部をパターニング
した後であれば、製造工程中の適宜の時点で処理するこ
とが可能となる。
According to the second aspect, a mask for processing the non-formed region is formed, and the etching process is performed through this mask, so that the pattern structure is not affected. After patterning the main part, it is possible to process at an appropriate point in the manufacturing process.

【0053】請求項3によれば、残部除去工程におい
て、共通のマスクにより非形成領域以外の部分のパター
ニングも同時に行うことができるため、製造工程を簡易
化することができ、製造コストの増大を抑制することが
できる。
According to the third aspect, in the remaining portion removing step, the patterning of the portion other than the non-formation region can be simultaneously performed by the common mask, so that the manufacturing process can be simplified and the manufacturing cost can be increased. Can be suppressed.

【0054】請求項4によれば、配線層と画素電極との
間に直列に接続された一対のMIM素子を形成すること
によってMIM素子の電圧電流特性の非対称性を低減す
るようにした場合に、残部除去工程の少なくとも一部
を、導通パターンの少なくとも一部を除去する工程と同
時に行うことが可能であり、残部除去工程の付加による
工程数の増加を抑制することができる。
According to the fourth aspect, when a pair of MIM elements connected in series between the wiring layer and the pixel electrode is formed, the asymmetry of the voltage-current characteristics of the MIM element is reduced. In addition, at least a part of the residue removing step can be performed simultaneously with the step of removing at least a part of the conduction pattern, and an increase in the number of steps due to the addition of the residue removing step can be suppressed.

【0055】請求項5によれば、残部除去工程として
は、第1の導電体とほぼ同材質で形成されるパターン残
部を除去するための段階と、第2の導電体及び第3の導
電体とほぼ同材質で形成されるパターン残部を除去する
ための段階を有するものとし、第1の導電体とほぼ同材
質で形成されるパターン残部を除去するための段階を、
導通パターンの少なくとも一部を除去する工程と同時に
行うことによって、導電体の材質毎に効率よく処理を施
すことができる。
According to the fifth aspect, the remaining portion removing step includes a step of removing a pattern remaining portion formed of substantially the same material as the first conductor, and a step of removing the second conductor and the third conductor. And a step of removing a pattern residue formed of substantially the same material as the first conductor.
By performing the process at the same time as the step of removing at least a part of the conductive pattern, the processing can be efficiently performed for each material of the conductor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶表示装置の実施形態を示すた
めの素子側の液晶基板の表面構造を示す平面図である。
FIG. 1 is a plan view showing a surface structure of a liquid crystal substrate on an element side for showing an embodiment of a liquid crystal display device according to the present invention.

【図2】図1のII−II線に沿って切断した状態を示す断
面図である。
FIG. 2 is a cross-sectional view showing a state cut along the line II-II in FIG.

【図3】本発明に係る液晶表示装置の製造方法の第1実
施形態を示す工程断面図(a)〜(c)である。
3A to 3C are process cross-sectional views illustrating a first embodiment of a method for manufacturing a liquid crystal display device according to the present invention.

【図4】同実施形態を示す工程断面図(a)及び(b)
である。
FIGS. 4A and 4B are process cross-sectional views showing the same embodiment.
It is.

【図5】同実施形態を示す工程平面図である。FIG. 5 is a process plan view showing the same embodiment.

【図6】同実施形態を示す工程平面図である。FIG. 6 is a process plan view showing the same embodiment.

【図7】同実施形態を示す工程平面図である。FIG. 7 is a process plan view showing the same embodiment.

【図8】同実施形態を示す工程説明図である。FIG. 8 is a process explanatory view showing the same embodiment.

【図9】第2実施形態を示す工程説明図である。FIG. 9 is a process explanatory view showing a second embodiment.

【図10】第3実施形態を示す工程説明図である。FIG. 10 is a process explanatory view showing a third embodiment.

【符号の説明】[Explanation of symbols]

10 ガラス基板 11 下地層 12 配線層 12A 導電パターン 12A−1 配線パターン部 12A−2 電極パターン部 12A−3 連結パターン部 13 接続層 14 絶縁膜 15 電極層 16 透明電極 A,B,C 非形成領域 D 開口部 DESCRIPTION OF SYMBOLS 10 Glass substrate 11 Underlayer 12 Wiring layer 12A Conductive pattern 12A-1 Wiring pattern part 12A-2 Electrode pattern part 12A-3 Connecting pattern part 13 Connection layer 14 Insulating film 15 Electrode layer 16 Transparent electrode A, B, C non-forming area D opening

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 配線層及び画素電極を含むパターン構造
を内面上に備えた2枚の基板によって液晶層を挟持した
構造を有する液晶表示装置の製造方法において、前記パ
ターン構造の非形成領域において前記パターン構造の形
状不良に起因して発生する可能性のあるパターン残部を
除去するための残部除去工程を設けたことを特徴とする
液晶表示装置の製造方法。
1. A method for manufacturing a liquid crystal display device having a structure in which a liquid crystal layer is sandwiched between two substrates having a pattern structure including a wiring layer and a pixel electrode on an inner surface thereof, wherein the pattern structure is formed in a non-formation region. A method for manufacturing a liquid crystal display device, comprising a residual portion removing step for removing a residual portion of a pattern which may occur due to a defective shape of a pattern structure.
【請求項2】 請求項1において、前記残部除去工程に
おいては、前記パターン構造の非形成領域を処理するた
めのマスク形成を行う段階と、該マスク形成を行った状
態で前記パターンの非形成領域のエッチング処理を行う
段階とを有することを特徴とする液晶表示装置の製造方
法。
2. The non-forming region according to claim 1, wherein in the remaining portion removing step, a mask for processing a non-forming region of the pattern structure is formed, and the non-forming region of the pattern is formed in a state where the mask is formed. Carrying out an etching process of the liquid crystal display device.
【請求項3】 請求項2において、前記マスク形成を行
う段階において前記非形成領域以外の部分の処理をも可
能とするマスクパターンを形成し、前記エッチング処理
を行う段階において非形成領域とともに前記パターン構
造の一部をパターニングすることを特徴とする液晶表示
装置の製造方法。
3. The method according to claim 2, wherein a mask pattern that enables processing of a portion other than the non-formation region is formed in the step of forming the mask, and the pattern is formed together with the non-formation region in the stage of performing the etching process. A method for manufacturing a liquid crystal display device, comprising patterning a part of a structure.
【請求項4】 基板上に第1の導電体を含む導通パター
ンを形成する工程と、該導通パターンを介して給電する
ことにより前記第1の導電体の表面に陽極酸化による絶
縁膜を形成する工程と、該絶縁膜の表面上に第2の導電
体及び第3の導電体を形成する工程と、前記絶縁膜を形
成する工程よりも後において前記導通パターンの少なく
とも一部を除去する工程とを有し、前記第1の導電体、
前記絶縁膜及び前記第2の導電体並びに前記第1の導電
体、前記絶縁膜及び前記第3の導電体によって前記配線
層と前記画素電極との間に直列に接続された一対の電極
−絶縁体−電極構造を有する2端子型非線形素子を形成
し、前記パターン構造の非形成領域をエッチングするこ
とによりパターン残部を除去するための工程と前記導通
パターンの少なくとも一部を除去する工程とを兼ねるこ
とを特徴とする液晶表示装置の製造方法。
4. A step of forming a conductive pattern including a first conductor on a substrate, and forming an insulating film by anodic oxidation on a surface of the first conductor by supplying power through the conductive pattern. A step of forming a second conductor and a third conductor on the surface of the insulating film; and a step of removing at least a part of the conductive pattern after the step of forming the insulating film. Having the first conductor,
A pair of electrodes connected in series between the wiring layer and the pixel electrode by the insulating film, the second conductor, the first conductor, the insulating film, and the third conductor; Forming a two-terminal non-linear element having a body-electrode structure, and performing both the step of removing the remaining part of the pattern by etching the non-formed area of the pattern structure and the step of removing at least a part of the conductive pattern; A method for manufacturing a liquid crystal display device, comprising:
【請求項5】 請求項4において、前記残部除去工程
は、前記導通パターンの少なくとも一部を除去する工程
と同時に行われる、前記第1の導電体とほぼ同材質で形
成されるパターン残部を除去するための段階と、前記第
2の導電体及び前記第3の導電体とほぼ同材質で形成さ
れるパターン残部を除去するための段階とを有すること
を特徴とする液晶表示装置の製造方法。
5. The pattern removing step according to claim 4, wherein the step of removing the remaining portion is performed simultaneously with the step of removing at least a part of the conductive pattern, and removes a pattern remaining portion formed of substantially the same material as the first conductor. And a step of removing a remaining pattern formed of substantially the same material as that of the second conductor and the third conductor.
JP10065997A 1997-04-17 1997-04-17 Manufacturing method of liquid crystal display device Expired - Fee Related JP3407596B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10065997A JP3407596B2 (en) 1997-04-17 1997-04-17 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10065997A JP3407596B2 (en) 1997-04-17 1997-04-17 Manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH10293326A true JPH10293326A (en) 1998-11-04
JP3407596B2 JP3407596B2 (en) 2003-05-19

Family

ID=14279942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10065997A Expired - Fee Related JP3407596B2 (en) 1997-04-17 1997-04-17 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3407596B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162647A (en) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd Thin-film transistor substrate for liquid crystal display device and its production
CN100451782C (en) * 2003-11-18 2009-01-14 三星电子株式会社 Liquid crystal display, thin film diode panel, and manufacturing method of the same
US7839460B2 (en) 1998-11-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162647A (en) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd Thin-film transistor substrate for liquid crystal display device and its production
US7839460B2 (en) 1998-11-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7978276B2 (en) 1998-11-26 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US8294839B2 (en) 1998-11-26 2012-10-23 Samsung Display Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
CN100451782C (en) * 2003-11-18 2009-01-14 三星电子株式会社 Liquid crystal display, thin film diode panel, and manufacturing method of the same

Also Published As

Publication number Publication date
JP3407596B2 (en) 2003-05-19

Similar Documents

Publication Publication Date Title
US7022557B2 (en) Thin film transistor array substrate and manufacturing method thereof
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7253439B2 (en) Substrate for display, method of manufacturing the same and display having the same
JP4166300B2 (en) Manufacturing method of liquid crystal display device
WO1996002867A1 (en) Liquid crystal display and method of manufacturing the same
JPH095786A (en) Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
JPH10111518A (en) Active matrix substrate and its production
JP3436487B2 (en) Active matrix substrate manufacturing method
JP3407596B2 (en) Manufacturing method of liquid crystal display device
KR920022029A (en) MIM device array and display device manufacturing method and active matrix addressed display device forming such array
KR19980064263A (en) Manufacturing Method of Thin Film Transistor Array
JP2001343659A (en) Active matrix type liquid crystal display panel and method of manufacture
JPH10170951A (en) Production of liquid crystal display device
KR0145901B1 (en) Repairable liquid crystal display elements for pixel defect and its manufacturing method
JPH0695147A (en) Liquid crystal display device and its production
JPH022522A (en) Manufacture of tft panel
JP3334554B2 (en) Liquid crystal display device and method of manufacturing the same
JPH07325321A (en) Production of liquid crystal display device
US20020085135A1 (en) Liquid crystal display device and fabricating method thereof
JP2845929B2 (en) Manufacturing method of nonlinear element
JPH09325361A (en) Production of active matrix substrate
JPH0643494A (en) Production of electrooptical device
JP2000239864A (en) Formation of metallic film and production of liquid crystal device
JPS61121471A (en) Manufacture of thin film integrating device
JPH0424686B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees