JPH02182028A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02182028A JPH02182028A JP1002231A JP223189A JPH02182028A JP H02182028 A JPH02182028 A JP H02182028A JP 1002231 A JP1002231 A JP 1002231A JP 223189 A JP223189 A JP 223189A JP H02182028 A JPH02182028 A JP H02182028A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- switching
- gate
- circuit
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置、特にＧａ ＡｓデジタルＩＣ
等の構成に用いられるＧａＡｓＭＥＳＦＥＴからなる論
理回路の構成に関する。
等の構成に用いられるＧａＡｓＭＥＳＦＥＴからなる論
理回路の構成に関する。
この種の半導体装置として従来、ＤＣＦＬ（旧ｒｅｃｔ
Ｃｏｕｐｌｅｄ ＰＥＴ Ｌｏｇｌｃ）がある（Ｍ、
イノ他 エレクトロレターズ１７巻１５号５２２〜５２
３頁（Ｍ、Ｉｎｏ ｅｔ ａｌ、、Ｅｌｅｃｔｒｏｎ
Ｌｅｔｔ、Ｖｏｌ、１７Ｎｏ、１５．Ｊｕｌｙ ｌ！１
Ｊ８１ ｐｐ、５２２−５２３ ））。
Ｃｏｕｐｌｅｄ ＰＥＴ Ｌｏｇｌｃ）がある（Ｍ、
イノ他 エレクトロレターズ１７巻１５号５２２〜５２
３頁（Ｍ、Ｉｎｏ ｅｔ ａｌ、、Ｅｌｅｃｔｒｏｎ
Ｌｅｔｔ、Ｖｏｌ、１７Ｎｏ、１５．Ｊｕｌｙ ｌ！１
Ｊ８１ ｐｐ、５２２−５２３ ））。
このＤＣＦＬ回路は、１電源の単純な構成で高速・低電
力という、ＧａＡｓＬＳＩ用基本回路としてきわめて好
適な性質を有している。その構成例を第５図に示す。こ
れは、インバータ回路を２段接続したもので、スイッチ
ング用のエンノ＼ンスメントモードＦＥＴ （Ｅ−ＦＥ
Ｔ）１１と能動負荷としてのデイプリージョンモードＦ
ＥＴ（ＤＦＥＴ）１２とによって基本回路が構成される
。
力という、ＧａＡｓＬＳＩ用基本回路としてきわめて好
適な性質を有している。その構成例を第５図に示す。こ
れは、インバータ回路を２段接続したもので、スイッチ
ング用のエンノ＼ンスメントモードＦＥＴ （Ｅ−ＦＥ
Ｔ）１１と能動負荷としてのデイプリージョンモードＦ
ＥＴ（ＤＦＥＴ）１２とによって基本回路が構成される
。
第６図に、上記基本回路のスイッチングダイアグラムを
示す。同図において、特性ａａ’およびｂがＥ−ＦＥＴ
Ｉ １のＩ−Ｖ特性で、ａａ’はゲート人力ｒＬＪ時、
ｂは同ｒＨＪ時のものを示す。
示す。同図において、特性ａａ’およびｂがＥ−ＦＥＴ
Ｉ １のＩ−Ｖ特性で、ａａ’はゲート人力ｒＬＪ時、
ｂは同ｒＨＪ時のものを示す。
またＣは負荷としてのＤ−ＦＥＴ１２のＩ−Ｖ特性であ
り、八 がオフ時の動作点、Ｂがオン時の動作点となる
。
り、八 がオフ時の動作点、Ｂがオン時の動作点となる
。
ところが、この特性は基本回路が単独で存在する場合の
特性で、第５図に示すようにその出力が次段に接続され
ると、出力電圧のＨレベルｖ１１は、次段のスイッチン
グ用Ｅ−ＦＥＴ１３のゲート−ソース接合によって構成
されるショットキーダイオードの順方向電流のクランプ
により規定される。
特性で、第５図に示すようにその出力が次段に接続され
ると、出力電圧のＨレベルｖ１１は、次段のスイッチン
グ用Ｅ−ＦＥＴ１３のゲート−ソース接合によって構成
されるショットキーダイオードの順方向電流のクランプ
により規定される。
このため、Ｅ−ＦＥＴＩＩの入力ｒＬＪ時のノード１５
とグランド間のＩ−Ｖ特性はａａｌのように立上り、ｖ
ｌｌの値は本来の■１１ｏから■１１１へと低下してし
まう。
とグランド間のＩ−Ｖ特性はａａｌのように立上り、ｖ
ｌｌの値は本来の■１１ｏから■１１１へと低下してし
まう。
さらに、温度上昇により上記ショットキーダイオードの
立上り電圧が低下したり、ファンアウトの増加によって
次段駆動電流が増加したりすると、上記Ｈレベル出力電
圧はますます低下し、ノイズマージンが小さくなる。す
なわち、Ｈレベル出力電圧は、製造上のばらつきや使用
条件の変化等に対応するため、理想的な（ＶＨ＋ＶＬ）
／２の値に対し、通常たとえば２００ｍＶ程度の余裕が
必要であるのに、これか十分にとれないこととなる。
立上り電圧が低下したり、ファンアウトの増加によって
次段駆動電流が増加したりすると、上記Ｈレベル出力電
圧はますます低下し、ノイズマージンが小さくなる。す
なわち、Ｈレベル出力電圧は、製造上のばらつきや使用
条件の変化等に対応するため、理想的な（ＶＨ＋ＶＬ）
／２の値に対し、通常たとえば２００ｍＶ程度の余裕が
必要であるのに、これか十分にとれないこととなる。
この発明は、スイッチング用Ｅ−ＦＥＴのゲート入力端
に、ゲートを定電圧源に接続したＤ−ＦＥＴを付加し、
このＤ−ＦＥＴのドレイン端子を新たな入力端子とした
ものである。
に、ゲートを定電圧源に接続したＤ−ＦＥＴを付加し、
このＤ−ＦＥＴのドレイン端子を新たな入力端子とした
ものである。
本発明の回路を２段接続した状態で、前段のスイッチン
グ用Ｅ−ＦＥＴがオフすると、そのドレイン電圧が高く
なって前段回路の出力信号レベルが高くなる。この出力
は後段のスイッチング用Ｅ−ＦＥＴのゲートに与えられ
ることになるが、スイッチング用Ｅ−ＦＥＴのゲートに
はＤ−ＦＥＴが接続されているため、スイッチング用Ｅ
−ＦＥＴのゲートからソースへ、すなわちショットキ順
方向に流れるリーク電流は十分に小さく制限される。し
たがって、前段の出力１ｇ号レベルが比較的高い位置に
保持される。
グ用Ｅ−ＦＥＴがオフすると、そのドレイン電圧が高く
なって前段回路の出力信号レベルが高くなる。この出力
は後段のスイッチング用Ｅ−ＦＥＴのゲートに与えられ
ることになるが、スイッチング用Ｅ−ＦＥＴのゲートに
はＤ−ＦＥＴが接続されているため、スイッチング用Ｅ
−ＦＥＴのゲートからソースへ、すなわちショットキ順
方向に流れるリーク電流は十分に小さく制限される。し
たがって、前段の出力１ｇ号レベルが比較的高い位置に
保持される。
以下、添付図面の第１図および第２図を参照してこの発
明の一実施例を説明する。
明の一実施例を説明する。
第１図は、この発明の一実施例を示す回路図である。本
実施例は、第５図と同様に２つのインバータ回路を接続
したもので、１，４がスイッチング用のＥ−ＦＥＴ、２
．５が負荷としてのＤＦＥＴを示す。第５図と異なると
ころは、新たにＤ−ＦＥＴ３，６が付加され、このＤ−
ＦＥＴを含めた３個のＦＥＴで１つのインバータ回路を
構成している点である。
実施例は、第５図と同様に２つのインバータ回路を接続
したもので、１，４がスイッチング用のＥ−ＦＥＴ、２
．５が負荷としてのＤＦＥＴを示す。第５図と異なると
ころは、新たにＤ−ＦＥＴ３，６が付加され、このＤ−
ＦＥＴを含めた３個のＦＥＴで１つのインバータ回路を
構成している点である。
Ｄ−ＦＥＴ３，６は、そのソースがＥ−ＦＥＴ１．４の
ゲートに接続されるとともにゲートは定電圧源に接続さ
れ、ドレイン端子が新たな入力端子となっている。定電
圧源は、その電圧Ｖを変化させる構造となっている。
ゲートに接続されるとともにゲートは定電圧源に接続さ
れ、ドレイン端子が新たな入力端子となっている。定電
圧源は、その電圧Ｖを変化させる構造となっている。
実際の使用条件において、スイッチング用Ｅ−ＦＥＴの
入力に付加したＤ−ＦＥＴはほぼ抵抗として動作するた
め、前段回路の出力信号レベルが高くなっても、スイッ
チング用Ｅ−ＦＥＴのゲートからソース、すなわちショ
ットキ順方向に流れるリーク電流は十分に小さく制限さ
れる。したがって、前段の出力信号レベルが比較的高い
位置に保持される。すなわち、付加したＤ−ＦＥＴのＩ
Ｖ特性の立上り部を利用することにより、第２図に示す
スイッチングダイアダラム上で特性ａ１の急峻な立上り
をａ２のように緩和し、出力電圧のＨレベルをＶＩＩ２
まで上げることができる。これによりノイズマージンか
大きくなり、回路動作の安定性が高まる。
入力に付加したＤ−ＦＥＴはほぼ抵抗として動作するた
め、前段回路の出力信号レベルが高くなっても、スイッ
チング用Ｅ−ＦＥＴのゲートからソース、すなわちショ
ットキ順方向に流れるリーク電流は十分に小さく制限さ
れる。したがって、前段の出力信号レベルが比較的高い
位置に保持される。すなわち、付加したＤ−ＦＥＴのＩ
Ｖ特性の立上り部を利用することにより、第２図に示す
スイッチングダイアダラム上で特性ａ１の急峻な立上り
をａ２のように緩和し、出力電圧のＨレベルをＶＩＩ２
まで上げることができる。これによりノイズマージンか
大きくなり、回路動作の安定性が高まる。
また、定電圧源の電圧Ｖを変えることにより上記Ｄ−Ｆ
ＥＴの抵抗値を制御し、出力電圧のＨレベルの値を変化
させることができる。これにより、インバータの遅延時
間を１．す御することが可能である。
ＥＴの抵抗値を制御し、出力電圧のＨレベルの値を変化
させることができる。これにより、インバータの遅延時
間を１．す御することが可能である。
第３図はこの発明を２人力ＮＡＮＤ回路に、第４図は２
人力ＮＡＮＤ回路にそれぞれ適用した例を示す。いずれ
もスイッチング用Ｅ−ＦＥＴＩ。
人力ＮＡＮＤ回路にそれぞれ適用した例を示す。いずれ
もスイッチング用Ｅ−ＦＥＴＩ。
４のゲート入力端にＤ−ＦＥＴ３，６が付加され、その
ドレイン（およびゲート）端子を新たな入力端子として
いる。したがって、Ｈレベルの入力を高いレベルに保持
することができる。さらに多くの入力をもつ多大力ＮＯ
ＲもしくはＮＡＮＤ回路、あるいはこれらの各種ゲート
回路を組合せた複合ゲート回路なども同様に構成でき、
これらを適宜使用することによりデジタルＩＣ製作が可
能である。
ドレイン（およびゲート）端子を新たな入力端子として
いる。したがって、Ｈレベルの入力を高いレベルに保持
することができる。さらに多くの入力をもつ多大力ＮＯ
ＲもしくはＮＡＮＤ回路、あるいはこれらの各種ゲート
回路を組合せた複合ゲート回路なども同様に構成でき、
これらを適宜使用することによりデジタルＩＣ製作が可
能である。
以上のようにこの発明は、スイッチング用Ｅ−ＦＥＴの
ゲート入力端にＤ−ＦＥＴを付加し、そのドレインおよ
びゲート端子を新たな入力端子としたことにより、入力
端子のＨレベル、すなわち前段に接続された回路の出力
電圧のＨレベルが従来のＤＣＦＬ回路に比べて常に高く
とれる。したがって、ノイズマージンが大きくとれて動
作の安定性を高めることができる効果がある。このため
、例えばＧａ ＡｓデジタルＩＣを構成するＬＳＩの作
製に利用すればその歩留りを高めるのに有効である。
ゲート入力端にＤ−ＦＥＴを付加し、そのドレインおよ
びゲート端子を新たな入力端子としたことにより、入力
端子のＨレベル、すなわち前段に接続された回路の出力
電圧のＨレベルが従来のＤＣＦＬ回路に比べて常に高く
とれる。したがって、ノイズマージンが大きくとれて動
作の安定性を高めることができる効果がある。このため
、例えばＧａ ＡｓデジタルＩＣを構成するＬＳＩの作
製に利用すればその歩留りを高めるのに有効である。
第２図は、そのスイッチングダイアグラム、第３図およ
び第４図は、それぞれこの発明の他の実施例を示す回路
図、第５図は、従来例を示す回路図、第６図は、そのス
イッチングダイアグラムである。
び第４図は、それぞれこの発明の他の実施例を示す回路
図、第５図は、従来例を示す回路図、第６図は、そのス
イッチングダイアグラムである。
１．４・・・スイッチング用Ｅ−ＦＥＴ、２．５・・・
負荷用Ｄ−ＦＥＴ、３．６・・・付加したＤ−ＦＥＴ。
負荷用Ｄ−ＦＥＴ、３．６・・・付加したＤ−ＦＥＴ。
ＩＮ・・・入力端子。
特許出願人 住友電気工業株式会社
代理人弁理士 長谷用 芳 樹間
塩 １） 辰 也
塩 １） 辰 也
第１図は、この発明の一実施例を示す回路図、実施例の
回路構成 第１図 実施例の回路構成 第３図 スイッチ）ゲタイアグラム 酒箋２医 実施例の回醜成 第４図
回路構成 第１図 実施例の回路構成 第３図 スイッチ）ゲタイアグラム 酒箋２医 実施例の回醜成 第４図
Claims (1)
- ＧａＡｓＭＥＳＦＥＴからなるＤＣＦＬ回路において、
スイッチング用Ｅ−ＦＥＴのゲート入力端に、ゲートを
定電圧源に接続したＤ−ＭＥＳＦＥＴを、当該Ｄ−ＭＥ
ＳＦＥＴのソースがスイッチング用Ｅ−ＦＥＴのゲート
に接続されるように付加し、このＤ−ＭＥＳＦＥＴのド
レイン端子を新たな入力端子としたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002231A JPH02182028A (ja) | 1989-01-09 | 1989-01-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002231A JPH02182028A (ja) | 1989-01-09 | 1989-01-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02182028A true JPH02182028A (ja) | 1990-07-16 |
Family
ID=11523580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002231A Pending JPH02182028A (ja) | 1989-01-09 | 1989-01-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02182028A (ja) |
-
1989
- 1989-01-09 JP JP1002231A patent/JPH02182028A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663543A (en) | Voltage level shifting depletion mode FET logical circuit | |
| US4092548A (en) | Substrate bias modulation to improve mosfet circuit performance | |
| US4931670A (en) | TTL and CMOS logic compatible GAAS logic family | |
| US5030852A (en) | Quasicomplementary MESFET logic circuit with increased noise imunity | |
| EP0562719B1 (en) | An integrated circuit device made by compound semiconductor | |
| US4712022A (en) | Multiple input OR-AND circuit for FET logic | |
| JPH0252460B2 (ja) | ||
| US4924116A (en) | Feedback source coupled FET logic | |
| JPS62256531A (ja) | デジタル論理駆動回路 | |
| US5661411A (en) | Feedback controlled load logic circuit | |
| JPH02216912A (ja) | ３―５族技術に適当なソース フォロワー電界効果形論理ゲート（ｓｆｆｌ） | |
| JPH02182029A (ja) | 半導体装置 | |
| JPS59208926A (ja) | シユミツトトリガ回路 | |
| KR940002771B1 (ko) | 반도체 회로장치 | |
| JPH02182028A (ja) | 半導体装置 | |
| US5173622A (en) | Source coupled logic circuit with reduced power consumption | |
| WO1989002676A1 (en) | Complementary noise-immune logic | |
| JPS61174814A (ja) | Ｅｃｌ出力回路 | |
| JPH02182027A (ja) | 半導体装置 | |
| JPH1127114A (ja) | 高ヒステリシス幅入力回路 | |
| JP2545712B2 (ja) | ガリウム砒素半導体集積回路 | |
| JPH11150449A (ja) | ヒステリシス入力回路 | |
| JPS6356016A (ja) | 論理回路 | |
| JP2751419B2 (ja) | 半導体集積回路 | |
| JPS61186018A (ja) | 電界効果トランジスタ論理回路 |