JPH02180412A - Broad band amplifier - Google Patents

Broad band amplifier

Info

Publication number
JPH02180412A
JPH02180412A JP33396988A JP33396988A JPH02180412A JP H02180412 A JPH02180412 A JP H02180412A JP 33396988 A JP33396988 A JP 33396988A JP 33396988 A JP33396988 A JP 33396988A JP H02180412 A JPH02180412 A JP H02180412A
Authority
JP
Japan
Prior art keywords
fet
amplifier
gain
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33396988A
Other languages
Japanese (ja)
Inventor
Toshihiko Yoshimasu
敏彦 吉増
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33396988A priority Critical patent/JPH02180412A/en
Publication of JPH02180412A publication Critical patent/JPH02180412A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To expand a usable frequency band by providing a feedback circuit formed with the use of a drain grounding field effect transistor(FET) between an input and an output with 180 deg.C phase difference separately from a negative feedback circuit, and suppressing the input/output VSWR of the broad band amplifier in an allowable range. CONSTITUTION:An FET 20 controls a feedback quantity from an output terminal 9 to an input terminal 8. The feedback quantity is determined by the gains of an amplifying part 30 and the FET 20. Since the gain of the amplifying part 30 and the FET 20 are both decreased as the frequencies are increased, the feedback quantity by the FET 20 is decreased as the frequencies are increased. Accordingly, the gain of the amplifier 30 is approximately flat with respect to the frequencies. Consequently without largely deteriorating the input/ output VSWR of the amplifier, the frequency characteristic of the gain can be drastically improved. The feedback circuit by the FET 20 controlling the feedback quantity can be used between the terminals having the 180 deg.C phase difference of a microwave voltage.

Description

【発明の詳細な説明】 皮!上皇肌里公立 本発明は広帯域増幅器に間するものであり、特に電界効
果トランジスタを用いた広帯域増幅器に関する。
[Detailed Description of the Invention] Skin! TECHNICAL FIELD The present invention relates to wideband amplifiers, and more particularly to wideband amplifiers using field effect transistors.

従来皇伎歪 電界効果トランジスタ(以下、rFETJともいう)を
用いた従来の広帯域増幅器の回路構成を、第4図に示す
0図中(1)はFETでソース接地として用いている。
In the circuit configuration of a conventional wideband amplifier using a conventional Koki strain field effect transistor (hereinafter also referred to as rFETJ), the FET shown in (1) in FIG. 4 is used as a common source.

(2)は直流阻止用コンデンサ、(3)はFETのドレ
インバイアス抵抗、(4)はFETのゲートバイアス抵
抗、(5)、 (6)と(7)はFETの出力端子から
入力端子へ帰還を施すための抵抗、(8)は増幅器の入
力端子、(9)は増幅器の出力端子である。広帯域増幅
器では、広帯域にわたる利得平坦性と低VSWR(電圧
定在波比)が重要である。そのため、帰還抵抗(5)、
 (6)、 (7)を用いて並列負帰還回路を構成して
FETの入出力インピーダンスを下げ、利得の平坦化を
実現している。それらの抵抗値の設計にはFETの等価
回路がよく用いられている。FETの等価回路を第5図
に示す、ここでRg、Rs、Rdは、それぞれゲート抵
抗、ソース抵抗、ドレイン抵抗で、Cgs、Cgd、C
dsは、それぞれゲートとソース間容量、ゲートとドレ
イン間容量、ドレインとソース間容量で、Riは入力抵
抗、Gdはドレインコンダクタンス、VはCgsにかか
る電圧で、gmは相互コンダクタンスである。第4図に
おけるすべてのF E T (1)のゲート幅を800
μm、ゲ−ト長を0.6μm、また、F E T (1
)のドレイン端子にかかる電圧を3V、各FETのドレ
イン電流を30+*Aとすると、第4図の増幅器の利得
と人出力VSWRの周波数特性は第6図のようになる。
(2) is the DC blocking capacitor, (3) is the FET drain bias resistance, (4) is the FET gate bias resistance, (5), (6) and (7) are feedback from the FET output terminal to the input terminal. (8) is the input terminal of the amplifier, and (9) is the output terminal of the amplifier. In a wideband amplifier, gain flatness over a wideband and low VSWR (voltage standing wave ratio) are important. Therefore, the feedback resistance (5),
(6) and (7) are used to configure a parallel negative feedback circuit to lower the input/output impedance of the FET and flatten the gain. FET equivalent circuits are often used to design their resistance values. The equivalent circuit of the FET is shown in Figure 5, where Rg, Rs, and Rd are the gate resistance, source resistance, and drain resistance, respectively, and Cgs, Cgd, and C
ds is the capacitance between the gate and the source, the capacitance between the gate and the drain, and the capacitance between the drain and the source, respectively, Ri is the input resistance, Gd is the drain conductance, V is the voltage applied to Cgs, and gm is the mutual conductance. The gate width of all FET (1) in Fig. 4 is set to 800.
μm, the gate length is 0.6 μm, and F E T (1
) is 3V and the drain current of each FET is 30+*A, the frequency characteristics of the amplifier gain and human output VSWR shown in FIG. 4 are as shown in FIG. 6.

ここで用いた値は、Rg=1.5Ω、Rs=1.5Ω。The values used here are Rg=1.5Ω and Rs=1.5Ω.

Rd=L、OΩ、  Cg s = 0.7pF、  
Cg d =0.07pFCds= 0.1pF、Ri
= 1.5Ω+ G d 工4 ms+  gm−90
o+Sで、また、帰還抵抗(5)、 (6)と(7)は
、それぞれ180Ω、220Ω、350Ωで、抵抗(3
L (4)は350Ωと3にΩである。また、コンデン
サ(2)は10pFとした。なお、帰還抵抗値は低周波
における整合条件より計算したものである。
Rd=L, OΩ, Cgs=0.7pF,
Cg d =0.07pFCds=0.1pF, Ri
= 1.5Ω+ G d engineering 4 ms+ gm-90
o+S, and the feedback resistors (5), (6), and (7) are 180Ω, 220Ω, and 350Ω, respectively, and the resistor (3
L (4) is 350Ω and 3Ω. Further, the capacitor (2) was set to 10 pF. Note that the feedback resistance value is calculated based on matching conditions at low frequencies.

この従来例では、周波数が高くなるにつれて利得は低下
し、利得が3dB低下する周波数は約3.561(z、
  6dB低下するそれは約5.Q(Jzである。一方
、入出力VSWRは5.0GHzまでほぼ2以下を実現
している。
In this conventional example, the gain decreases as the frequency increases, and the frequency at which the gain decreases by 3 dB is approximately 3.561 (z,
It decreases by 6dB, which is about 5. Q(Jz). On the other hand, the input/output VSWR is approximately 2 or less up to 5.0 GHz.

日が ゛ しようとする量。The amount that the day tries to do.

広帯域増幅器の利得特性は周波数に対して平坦であるこ
とが望ましい。しかし、上記従来例では利得は周波数が
高くなるにつれて低下している。
It is desirable that the gain characteristics of a wideband amplifier be flat with respect to frequency. However, in the conventional example described above, the gain decreases as the frequency increases.

増幅器の使用限界を利得が3dB低下する周波数(以下
、この周波数をFcとする)とすると、従来例では約3
.5GH2が限界である。
If the usage limit of an amplifier is the frequency at which the gain decreases by 3 dB (hereinafter, this frequency will be referred to as Fc), then in the conventional example, it is approximately 3 dB.
.. 5GH2 is the limit.

本発明はこのような点に鑑み増幅器の使用限界を大幅に
改善した増幅器を提供することを目的とする。
In view of these points, it is an object of the present invention to provide an amplifier in which the usage limits of the amplifier are significantly improved.

課 を解゛するための 上記の目的を達成するため本発明では、1個以上の電界
効果トランジスタを多段接続し、前記電界効果トランジ
スタの出力端子と入力端子の間に負帰還回路を接続した
広帯域増幅器において、前記帰還回路とは別に180°
位相差のある入出力間にドレイン接地電界効果トランジ
スタを用いて形成した帰還回路を設けた構成としている
In order to achieve the above-mentioned object to solve the problem, the present invention provides a wideband transistor in which one or more field effect transistors are connected in multiple stages, and a negative feedback circuit is connected between the output terminal and the input terminal of the field effect transistor. In the amplifier, 180° apart from the feedback circuit
A feedback circuit formed using a grounded drain field effect transistor is provided between input and output with a phase difference.

作−月一 このような構成によると、ドレイン接地FETを用いた
帰還回路により帰還量は周波数の増加に伴い、逆に減少
する。この結果、増幅器全体の利得は周波数に対して平
坦になる。
With this configuration, the amount of feedback decreases as the frequency increases due to the feedback circuit using the common drain FET. As a result, the overall gain of the amplifier becomes flat with respect to frequency.

実−施工ガ 以下に本発明を実施例を用いて詳細に説明する。Implementation - construction The present invention will be explained in detail below using examples.

本発明の一実施例を第1図に示す。図中(1)〜(9)
は第4図と同じである。(20)は広帯域増幅器の出力
端子(9)から入力端子(8)への帰還回路を構成する
FETで、ドレイン接地で動作する。ここでドレイン接
地としているのは反転なしで帰還をかけるためであり、
且つドレイン接地は入力インピーダンスが高く帰還電圧
取り出し点に影響を与えないからである。(21)、 
(22)、 (23)はそれぞれFE T (20)の
ゲート、ソース、ドレイン端子である。
An embodiment of the present invention is shown in FIG. (1) to (9) in the figure
is the same as in Figure 4. (20) is an FET that constitutes a feedback circuit from the output terminal (9) to the input terminal (8) of the wideband amplifier, and operates with the drain connected to the ground. The reason why the drain is grounded here is to apply feedback without inversion.
In addition, grounding the drain has a high input impedance and does not affect the feedback voltage extraction point. (21),
(22) and (23) are the gate, source, and drain terminals of FET (20), respectively.

また、(24)はF E T (20)のソースバイア
ス抵抗、(25)はゲートバイアス抵抗で、(30)は
第4図の従来例と同じ回路で、広帯域増幅器の増幅部で
あ名。
Also, (24) is the source bias resistor of FET (20), (25) is the gate bias resistor, and (30) is the same circuit as the conventional example in FIG. 4, which is famous for the amplification section of the wideband amplifier.

FETの等価回路パラメータ(Rgやgm等)や、(2
)〜(7)の回路バ)メータの値は従来例と同じ値を用
いている。ここで、F E T (20)は出力端子(
9)から入力端子(8)への帰還量を制御する。その帰
還量は、増幅器(30)の利得(すなわち、第4図の増
幅回路)とF E T (20)の利得によって決まる
。増幅部(30)の利得とF E T (20)の利得
は共に、周波数が高くなるにつれて低下するので、FE
T(20)による帰還量は周波数が高くなるにつれ低下
する。第1図の増幅器全体の利得を第4図のそれとほぼ
等しくするためには、F E T (20)による利得
を大幅に小さくしなければならない。また、増幅器全体
の入出力VSWRを大きくしないために、F E T 
(20)による帰還回路の入出力インピーダンスは増幅
部(30)の入出力インピーダンスに比べて十分大きく
する必要がある。そこで、FETの構造は(1)と(2
0)で等しいとし、F E T (20)のゲート幅を
7μ+i 、(24)と(25)の抵抗値を3にΩとし
たときの、広帯域増幅器の利得と入出力VSWRの周波
数特性の計算結果を第2図に示す。
FET equivalent circuit parameters (Rg, gm, etc.) and (2
The values of the circuit bar meters in ) to (7) are the same as in the conventional example. Here, F E T (20) is the output terminal (
9) to the input terminal (8). The amount of feedback is determined by the gain of the amplifier (30) (ie, the amplifier circuit of FIG. 4) and the gain of FET (20). Both the gain of the amplifier section (30) and the gain of FET (20) decrease as the frequency increases, so
The amount of feedback due to T(20) decreases as the frequency increases. In order to make the overall gain of the amplifier of FIG. 1 approximately equal to that of FIG. 4, the gain due to F E T (20) must be significantly reduced. Also, in order not to increase the input/output VSWR of the entire amplifier, FET
The input/output impedance of the feedback circuit based on (20) needs to be sufficiently larger than the input/output impedance of the amplifier section (30). Therefore, the structure of FET is (1) and (2)
0), the gate width of FET (20) is 7μ+i, and the resistance values of (24) and (25) are 3Ω. Calculation of the frequency characteristics of the gain and input/output VSWR of a wideband amplifier. The results are shown in Figure 2.

第2図の利得特性から分かるように、本発明によれば増
幅器の利得は周波数に対してほぼ平坦であるため、使用
限界が大幅に改善される。第4図の従来例の特性では、
帯域は3.5GHzであったのに対し、第1図の本発明
の実施例では5.5GHzにまで改善されている。また
、広帯域増幅器として重要なVSWRは、第2図から分
かるように、本実施例においてもほぼ2以下を実現して
いる。従って、本実施例によれば増幅器の入出力VSW
Rをあまり犠牲にすることなく、利得の周波数特性を大
幅に改善することができる。
As can be seen from the gain characteristics in FIG. 2, according to the present invention, the gain of the amplifier is approximately flat with respect to frequency, so that the usability limit is significantly improved. In the characteristics of the conventional example shown in Fig. 4,
While the band was 3.5 GHz, it has been improved to 5.5 GHz in the embodiment of the present invention shown in FIG. Further, as can be seen from FIG. 2, the VSWR, which is important for a wideband amplifier, is approximately 2 or less in this embodiment as well. Therefore, according to this embodiment, the input/output VSW of the amplifier
The frequency characteristics of the gain can be significantly improved without sacrificing much R.

このように、VSWRを大幅に犠牲にすることなく、利
得の周波数特性を改善できるのはFET(20)による
帰還回路が存在するためである。従って、帰還量を制御
するF E T (20)のゲート幅の選択が重要であ
る。第1図の実施例を用いて、FET (20)のゲー
ト幅の関数として、帯域:Fc、入出力VSWRの帯域
内最大値(それぞれ、Vm t。
The presence of the feedback circuit using the FET (20) makes it possible to improve the frequency characteristics of the gain without significantly sacrificing the VSWR. Therefore, it is important to select the gate width of F E T (20) to control the amount of feedback. Using the embodiment of FIG. 1, the bandwidth: Fc, the in-band maximum value of the input and output VSWR (Vm t, respectively) as a function of the gate width of the FET (20).

Vmo)を計算したのが第3図である。同図で増幅器の
利得は(i ) 81域lでは周波数に対して単調減少
し、(ii ) fiI域2では最大値を持ち、かつそ
の最大値と低周波での利得の差は3dB以下であり、(
in)81域3では領域2と同様最大値を持つが、低周
波の利得との差が3dB以上の特性を示す。
Figure 3 shows the calculation of Vmo). In the figure, the amplifier gain (i) decreases monotonically with frequency in the 81 region l, (ii) has a maximum value in the fiI region 2, and the difference between the maximum value and the gain at low frequencies is less than 3 dB. can be,(
in) 81 region 3 has the maximum value as in region 2, but exhibits a characteristic in which the difference from the low frequency gain is 3 dB or more.

それゆえ、同図のFcは低周波から利得が3dB変化す
る周波数で定義した。広帯域増幅器として許容される人
出力VSWRは、−船釣に3程度であるので、第3図か
らそれを満たすF E T (20)のゲート幅を読み
取ると、2〜15a−程度となる。FE T (20)
のゲート幅を前記範囲に設定することにより、増幅器の
入出力VSWRを許容範囲内に抑えて、使用可能周波数
帯域を大幅に広げることが可能となる。
Therefore, Fc in the figure is defined as the frequency at which the gain changes by 3 dB from the low frequency. The permissible human output VSWR for a broadband amplifier is about 3 - for boat fishing, so reading the gate width of F ET (20) that satisfies this from FIG. 3, it is about 2 to 15a. FET (20)
By setting the gate width within the above range, it is possible to suppress the input/output VSWR of the amplifier within the permissible range and significantly expand the usable frequency band.

以上説明したように、本発明によれば増幅器の入出力V
SWRを大きく劣化させることなく、利得の周波数特性
を大幅に改善することができる。
As explained above, according to the present invention, the input and output V of the amplifier
The frequency characteristics of the gain can be significantly improved without significantly deteriorating the SWR.

なお、本発明は第1図の実施例に限定されるものではな
い、帰還量を制御するF E T (20)による帰還
回路は、マイクロ波電圧の位相が180°異なる端子間
であれば使用することが可能である。また、第1図実施
例中の帰還抵抗(5) (6) (7)による並列負帰
還回路はすべてのFETに必要なわけではなく、例えば
帰還抵抗(6)を除くことが可能である。
Note that the present invention is not limited to the embodiment shown in FIG. 1; the feedback circuit based on FET (20) that controls the amount of feedback can be used as long as the phases of the microwave voltages differ by 180°. It is possible to do so. Further, the parallel negative feedback circuit formed by the feedback resistors (5), (6), and (7) in the embodiment of FIG. 1 is not necessary for all FETs, and for example, the feedback resistor (6) can be omitted.

FETの段数も3段に固定されるわけではなく、そのゲ
ート幅も任意に選択できる0例えば、すべてのFETの
ゲート幅を等しくしてもよいし、後段になるほどゲート
幅を広くすることも可能である。また、FETの材料と
してはS t、GaAsやInPなどの半導体が利用で
き、る0回路の構成はハイブリッド、モノリシックのい
ずれでも可能である。
The number of FET stages is not fixed at 3, and the gate width can also be selected arbitrarily.For example, the gate widths of all FETs can be made equal, or the gate widths can be made wider as they go to later stages. It is. Furthermore, semiconductors such as St, GaAs, and InP can be used as materials for the FET, and the circuit configuration can be either hybrid or monolithic.

光里■四来 以上説明したように、本発明ではドレイン接地FETを
用いた帰還回路を付加しているので、広帯域増幅器の入
出力VSWRを許容範囲内に抑えて、使用可能周波数帯
域を大幅に広げることが可能になる。
As explained above, in the present invention, a feedback circuit using a common drain FET is added, so the input/output VSWR of the wideband amplifier can be suppressed within the permissible range, and the usable frequency band can be greatly expanded. becomes possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を実施した広帯域増幅器の回路図であり
、第2図はその利得と入出力VSWRの周波数特性を示
す図、第3図は第1図のドレイン接地FETのゲート幅
に対する増幅器の帯域と入出力VSWRを示す図である
。第4図は従来例の回路図である。第5図はFETの等
価回III図である。第6図は従来例の利得と入出力V
SWRの周波数特性を示す図である。 (1)−・F E T、 (2) −・直流阻止用コン
デンサ。 (3) −ドレインバイアス抵抗。 (4)・−ゲートバイアス抵抗。 (5) (6) (7)・−帰還抵抗、(8)−・−入
力端子。 (9)・−出力端子、 (20)−・・ドレイン接地F
ET。 (24)−−−ソースバイアス抵抗。 (25)・−・ゲートバイアス抵抗。 (30)・・−増幅部。
FIG. 1 is a circuit diagram of a wideband amplifier embodying the present invention, FIG. 2 is a diagram showing its gain and frequency characteristics of input/output VSWR, and FIG. FIG. 2 is a diagram showing the bandwidth and input/output VSWR of FIG. 4 is a circuit diagram of a conventional example. FIG. 5 is an equivalent circuit III diagram of the FET. Figure 6 shows the gain and input/output V of the conventional example.
It is a figure showing the frequency characteristic of SWR. (1)-・FET, (2)-・DC blocking capacitor. (3) - drain bias resistance. (4)・-Gate bias resistance. (5) (6) (7) - Feedback resistor, (8) - Input terminal. (9) - Output terminal, (20) - Drain grounded F
E.T. (24)---Source bias resistance. (25) --- Gate bias resistance. (30)...-Amplification section.

Claims (1)

【特許請求の範囲】[Claims] (1)1個以上の電界効果トランジスタを多段接続し、
前記電界効果トランジスタの出力端子と入力端子の間に
負帰還回路を接続した広帯域増幅器において、前記帰還
回路とは別に180°位相差のある入出力間にドレイン
接地電界効果トランジスタを用いて形成した帰還回路を
設けたことを特徴とする広帯域増幅器。
(1) Connecting one or more field effect transistors in multiple stages,
In the wideband amplifier in which a negative feedback circuit is connected between the output terminal and the input terminal of the field effect transistor, the feedback circuit is formed using a common drain field effect transistor between input and output with a 180° phase difference apart from the feedback circuit. A wideband amplifier characterized by having a circuit.
JP33396988A 1988-12-29 1988-12-29 Broad band amplifier Pending JPH02180412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33396988A JPH02180412A (en) 1988-12-29 1988-12-29 Broad band amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33396988A JPH02180412A (en) 1988-12-29 1988-12-29 Broad band amplifier

Publications (1)

Publication Number Publication Date
JPH02180412A true JPH02180412A (en) 1990-07-13

Family

ID=18272017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33396988A Pending JPH02180412A (en) 1988-12-29 1988-12-29 Broad band amplifier

Country Status (1)

Country Link
JP (1) JPH02180412A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288817A (en) * 2007-05-16 2008-11-27 Nippon Telegr & Teleph Corp <Ntt> Wide-band and low-noise amplifier
JP2014003526A (en) * 2012-06-20 2014-01-09 Nippon Telegr & Teleph Corp <Ntt> Amplifier and amplification circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288817A (en) * 2007-05-16 2008-11-27 Nippon Telegr & Teleph Corp <Ntt> Wide-band and low-noise amplifier
US8004363B2 (en) 2007-05-16 2011-08-23 Nippon Telegraph And Telephone Corporation Wideband low-noise amplifier
JP2014003526A (en) * 2012-06-20 2014-01-09 Nippon Telegr & Teleph Corp <Ntt> Amplifier and amplification circuit

Similar Documents

Publication Publication Date Title
JP4206589B2 (en) Distributed amplifier
US6346804B2 (en) Impedance conversion circuit
US4947136A (en) Variable gain distributed amplifier
US4912430A (en) Current source as a microwave biasing element
JP2807508B2 (en) Microwave frequency multiplier
JPH02180412A (en) Broad band amplifier
JP3373435B2 (en) Resistive feedback transistor
JP3886642B2 (en) High frequency gain variable amplifier circuit
US4277764A (en) Microwave transistor stabilization circuit
JP2841724B2 (en) Semiconductor device
JP7566208B2 (en) Feedback Amplifier
JPH04361410A (en) Broad band amplifier device
JPH04287507A (en) Field effect transistor amplifier
JPH0630413B2 (en) Wideband negative feedback amplifier circuit
JPS6327104A (en) Parallel feedback type amplifier
JP3207451B2 (en) Microwave semiconductor device
JP2866698B2 (en) Current feedback amplifier
JPH06101653B2 (en) Monolithic microwave amplifier
JP3302643B2 (en) Distortion compensation circuit
JP3176793B2 (en) Amplifier circuit
JPH0572764B2 (en)
JPS6314504A (en) Amplifier circuit
JPH05291842A (en) Power circuit
JP2633368B2 (en) Microwave integrated circuit
JPS59126307A (en) Field effect transistor amplifier