JPH0630413B2 - Wideband negative feedback amplifier circuit - Google Patents

Wideband negative feedback amplifier circuit

Info

Publication number
JPH0630413B2
JPH0630413B2 JP60191486A JP19148685A JPH0630413B2 JP H0630413 B2 JPH0630413 B2 JP H0630413B2 JP 60191486 A JP60191486 A JP 60191486A JP 19148685 A JP19148685 A JP 19148685A JP H0630413 B2 JPH0630413 B2 JP H0630413B2
Authority
JP
Japan
Prior art keywords
circuit
feedback
signal
fet
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60191486A
Other languages
Japanese (ja)
Other versions
JPS6251812A (en
Inventor
勇 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60191486A priority Critical patent/JPH0630413B2/en
Publication of JPS6251812A publication Critical patent/JPS6251812A/en
Publication of JPH0630413B2 publication Critical patent/JPH0630413B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は広帯域負帰還増幅回路に関する。The present invention relates to a wide band negative feedback amplifier circuit.

(従来の技術) 第5図は、従来の広帯域負帰還増幅回路を示す回路であ
る。同図は電界効果トランジスタ(以下ではFETと略
称する)としてガリウムヒ素(以下ではGaAsと略記する
FETを用いたソース接地形1段の広帯域交流結合負帰
還増幅回路の構成例を示したものである(参照文献:ユ
ーズ・ネガテイブ・フイードバツク・トウ・スラツシユ
・ワイド・バンド・ブイ・エス・ダブリユー・アール
(Use Negative Feedback To Sash Wide Band VSW
R),マイクロ・ウエーブズ(MICROWAVES)誌,197
7年10月(OCT.1977),第17巻(Vol.1
7),N10)。この回路で使用されるGaAs-FETは、シ
リコン・バイポーラトランジスタに比べ最大発振周波数
が非常に高く、最大有能電力利得が大きくかつ低雑音で
ある等の特徴を有するから、広帯域な低雑音増幅器或い
はマイクロ波帯の発振回路等に広く用いられている。ま
た、電子の移動度が大きいため相互コンダクタンスg
も大きくなり、直列抵抗が小さくかつ寄生容量が小さい
等の理由により、高速で動作しかつ消費電力が少ないと
いう利点がある。第5図において、入力端1に入力され
た信号はコンデンサCにより直流成分が遮断され、F
ET3のゲートに入力される。FET3のゲート電位
は、抵抗R及び抵抗Rによつて構成されるバイアス
回路を介して直流電源VGGから加えられる。帰還抵抗R
が無い場合、FET3に入力された信号は、FET3
の相互コンダクタンスgと負荷抵抗Rの積によつて
決まる電圧増幅度分だけ増幅され、出力側に設けた直流
遮断用コンデンサCを介して出力端2から出力され
る。一般に、電源変動に対する安定度の向上、トランジ
スタのバラツキによる特性変動の吸収、非直線歪の改
善、より一層の広帯域化等を目的として増幅回路に負帰
還を施すことが広く用いられるが、その一例として第5
図に示すようにFET3のドレインからゲートへの電圧
帰還を行なうための抵抗Rを挿入して帰還路とする回
路型式が公知である。コンデンサCは帰還路の直流成
分を遮断するためのものである。帰還量は、抵抗R
抵抗Rと入力信号源の出力インピーダンスとを並列に
したインピーダンスの値と、帰還抵抗Rとの分圧比で
ほぼ定まる。
(Prior Art) FIG. 5 is a circuit showing a conventional wideband negative feedback amplifier circuit. The figure shows a configuration example of a source-grounded one-stage wide band AC coupled negative feedback amplifier circuit using a gallium arsenide (hereinafter abbreviated as GaAs) FET as a field effect transistor (hereinafter abbreviated as FET). (References: Use Negative Feedback To Sash Wide Band VSW)
R), MICROWAVES Magazine, 197
October 7 (OCT.1977), Volume 17 (Vol.1)
7), N10). The GaAs-FET used in this circuit has the characteristics that the maximum oscillation frequency is much higher than the silicon bipolar transistor, the maximum effective power gain is large, and the noise is low. Widely used in microwave band oscillator circuits. In addition, since the electron mobility is high, the mutual conductance g m
The advantages are that it operates at high speed and consumes less power because of its small series resistance and small parasitic capacitance. In FIG. 5, the DC component of the signal input to the input terminal 1 is cut off by the capacitor C 1 , and F
Input to the gate of ET3. The gate potential of the FET 3 is applied from the DC power supply V GG via a bias circuit constituted by the resistors R 1 and R 2 . Feedback resistor R
When there is no f , the signal input to FET3 is FET3
Is amplified by a voltage amplification degree determined by the product of the mutual conductance g m of the load resistance RL and the load resistance R L , and is output from the output end 2 via the DC blocking capacitor C 2 provided on the output side. In general, it is widely used to provide negative feedback to an amplifier circuit for the purpose of improving stability against power supply fluctuations, absorbing characteristic fluctuations due to transistor variations, improving non-linear distortion, and further broadening the band. As the fifth
As shown in the figure, there is known a circuit type in which a resistor R f for performing voltage feedback from the drain of the FET 3 to the gate is inserted to form a feedback path. The capacitor C f is for blocking the DC component of the feedback path. The feedback amount is substantially determined by the voltage division ratio between the feedback resistor R f and the impedance value in which the resistors R 1 and R 2 are parallel to the output impedance of the input signal source.

(発明が解決しようとする問題点) しかし、このような従来の帰還増幅回路においては、電
界効果トランジスタ自身の持つ容量等によりある程度以
上の高帯域化が難かしく、さらには帰還路が入力信号路
に接続されているから、該帰還増幅回路の入力インピー
ダンスと帰還量とをそれぞれ独立に設定することが不可
能であり、回路設計に手間がかかり、かつ入力インピー
ダンスと帰還量の設定し得る範囲にかなりの制約を受け
るという欠点があった。
(Problems to be solved by the invention) However, in such a conventional feedback amplifier circuit, it is difficult to increase the bandwidth to a certain extent or more due to the capacitance of the field effect transistor itself, and further, the feedback path is an input signal path. Therefore, it is impossible to set the input impedance and the feedback amount of the feedback amplifier circuit independently of each other, and it takes a lot of time to design the circuit, and the input impedance and the feedback amount can be set within the settable range. It had the drawback of being significantly constrained.

そこで、本発明の目的は、前記の欠点を除去して入力イ
ンピーダンスと帰還量とをそれぞれ独立に設定でき、広
帯域かつ回路設計が容易な広帯域負帰還増幅回路を提供
することにある。
Therefore, an object of the present invention is to eliminate the above-mentioned drawbacks and to provide a wideband negative feedback amplifier circuit in which the input impedance and the feedback amount can be set independently, and the wideband and the circuit design are easy.

(問題点を解決するための手段) 前述の問題点を解決するために本発明が提供する広帯域
負帰還増幅回路は、入力信号に対応する第1の信号を送
出する入力回路と、ドレインを互いに接続した2個の電
界効果トランジスタを能動素子とする増幅回路と、前記
増幅回路が送出する信号を受けて帰還信号を送出する帰
還回路と、前記増幅回路が送出する信号に対応する出力
信号を送出する出力回路とを有し、前記2個の電界効果
トランジスタのうち一方のゲートには前記第1の信号を
他方のゲートには前記帰還信号をそれぞれ印加し、前記
ドレインと直流電源とのあいだにインダクタンスと抵抗
との直列回路からなる帯域補償回路を設け前記2個の電
界効果トランジスタの負荷インピーダンスとしたことを
特徴とする。
(Means for Solving the Problems) In order to solve the above-mentioned problems, a wideband negative feedback amplifier circuit provided by the present invention provides an input circuit for transmitting a first signal corresponding to an input signal and a drain to each other. An amplifier circuit having two connected field effect transistors as active elements, a feedback circuit for receiving a signal sent by the amplifier circuit and sending a feedback signal, and an output signal corresponding to the signal sent by the amplifier circuit An output circuit for applying the first signal to one of the gates of the two field effect transistors and the feedback signal to the other gate of the two field effect transistors. A band compensating circuit including a series circuit of an inductance and a resistance is provided to serve as the load impedance of the two field effect transistors.

(実施例) 以下図面を参照して本発明の実施例を説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の第1の実施例を示す回路図である。こ
の実施例では、FET31,32のドレイン相互をそれ
ぞれ並列接続し、FET31のゲートにはコンデンサC
を介して入力信号を印加し、FET32のゲートには
帰還回路10を介して出力信号の一部を印加するように
し、更に並列接続したFET31とFET32のドレイ
ンと直流電源VDDとの間にインダクタンスLと抵抗R
の直列回路から成る帯域補償回路100を設けFET
31とFET32の負荷としてある。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention. In this embodiment, the drains of the FETs 31 and 32 are connected in parallel with each other, and the gate of the FET 31 has a capacitor C.
The input signal is applied via 1 and a part of the output signal is applied to the gate of the FET 32 via the feedback circuit 10. Furthermore, the drains of the FET 31 and FET 32 connected in parallel and the DC power supply V DD are connected. Inductance L P and resistance R
A band compensation circuit 100 including a series circuit of L
31 and the load of the FET 32.

本実施例において、FET31,32の直流バイアスは
抵抗RとインダクタンスLを介して直流電源VDD
ら加えられる。抵抗RとインダクタンスLとを直列
ピーキング回路を構成している。抵抗Rは、通常の抵
抗の如く受動素子であつても、あるいはFETを含む能
動素子であつてもよい。コンデンサC,C,C
いずれも直流遮断用のコンデンサである。この実施例で
は帰還回路10として交流結合による回路例を示した。
In this embodiment, the DC bias of the FETs 31 and 32 is applied from the DC power supply V DD via the resistor R L and the inductance L P. The resistor R L and the inductance L P form a series peaking circuit. The resistor R L may be a passive element like a normal resistor or an active element including a FET. The capacitors C 1 , C 2 and C f are all capacitors for DC blocking. In this embodiment, the feedback circuit 10 is an example of a circuit using AC coupling.

入力端1に入力された入力信号は、コンデンサCによ
り直流成分が遮断されてFET31のゲートに入力され
る。FET31の直流ゲート電位は、抵抗R,R
ら成るバイアス回路を介して直流電源VGGから加えられ
る。FET31によつて増幅されてドレインに出力され
る信号は、コンデンサCによつて直流成分が遮断され
出力端2から出力される。この出力される信号の周波数
特性は、帯域補償回路100のインダクタンスLと抵
抗Rとで決まるピーキング特性によつて帯域が改善さ
れた広帯域特性となつている。このインダクタンスL
と抵抗Rの値は所望の特性にしたがつて適切に選定す
ることが必要である。一方、FET32のゲートには、
帰還回路10の帰還抵抗Rを介して出力信号の一部が
入力される。この信号の位相は、入力端1の入力信号の
位相を反転したものである。FET32のゲート電位
は、帰還回路10の抵抗Rと抵抗Rで構成されるバ
イアス回路を介して直流電源VGGから加えられる。FE
T32に帰還される信号の大きさは、抵抗Rと抵抗R
とを並列にした抵抗値と帰還抵抗Rの抵抗値との比
によつてほぼ決まる。なお、第1図の回路構成の場合、
FET31とFET32とは並列に接続されているた
め、FET31の負荷抵抗値は、抵抗Rに帰還回路1
0の入力抵抗とFET32の動作抵抗との並列に接続し
たものとなる。したがって、開放電圧利得は、FET3
1の相互コンダクタンスgとFET31の負荷抵抗値
との関係で決まる。
The input signal input to the input terminal 1 has its DC component blocked by the capacitor C 1 and is input to the gate of the FET 31. The DC gate potential of the FET 31 is applied from the DC power supply V GG via the bias circuit composed of the resistors R 1 and R 2 . The signal amplified by the FET 31 and output to the drain has its DC component blocked by the capacitor C 2 and is output from the output terminal 2. The frequency characteristic of the output signal is a wide band characteristic in which the band is improved by the peaking characteristic determined by the inductance L P and the resistance R L of the band compensation circuit 100. This inductance L P
It is necessary to properly select the values of the resistance R L and the resistance R L according to the desired characteristics. On the other hand, at the gate of FET 32,
A part of the output signal is input via the feedback resistor R f of the feedback circuit 10. The phase of this signal is the inversion of the phase of the input signal at the input end 1. The gate potential of the FET 32 is applied from the DC power supply V GG via the bias circuit formed by the resistors R 3 and R 4 of the feedback circuit 10. FE
The magnitude of the signal fed back to T32 depends on the resistances R 3 and R 3.
It is almost determined by the ratio between the resistance value of 4 and the resistance value of the feedback resistance R f . In the case of the circuit configuration of FIG.
Since the FET 31 and the FET 32 are connected in parallel, the load resistance value of the FET 31 is equal to the resistance R L of the feedback circuit 1.
The input resistance of 0 and the operating resistance of the FET 32 are connected in parallel. Therefore, the open circuit voltage gain is FET3
It is determined by the relationship between the transconductance g m of 1 and the load resistance value of the FET 31.

第1図に示す回路は、FET31とFET32とを並列
に接続し、FET31のゲートには入力信号を、FET
32のゲートには帰還信号を各々入力する構成をとって
いる。したがって、入力信号路と帰還路とは分離するこ
とができ、入力インピーダンスと帰還量とをそれぞれ独
立に所望の値に設定することが可能となり、回路設計が
容易である。この場合入力インピーダンスの値は、通常
FETの入力インピーダンスがきわめて高いので、ほぼ
抵抗Rと抵抗Rとの並列によつて決められる。
In the circuit shown in FIG. 1, the FET 31 and the FET 32 are connected in parallel, and the input signal is fed to the gate of the FET 31 by the FET.
The gate of 32 has a configuration in which a feedback signal is input respectively. Therefore, the input signal path and the feedback path can be separated, and the input impedance and the feedback amount can be independently set to desired values, which facilitates circuit design. In this case, since the input impedance of the FET is usually extremely high, the value of the input impedance is determined by the resistance R 1 and the resistance R 2 in parallel.

次に第2図を参照して本発明の第2実施例について説明
する。
Next, a second embodiment of the present invention will be described with reference to FIG.

第2図の実施例では、FET31,32のドレインを並
列に接続し、FET31のゲートには入力信号を印加
し、FET32のゲートには帰還抵抗を介して出力信号
の一部を印加すると共にFET32のゲートバイアス直
流電圧として可変直流電圧源VCONTを設け、更に並列接
続したFET31,FET32のドレインと直流電源V
DDとの間にインダクタンスLと抵抗Rの直列回路か
ら成る帯域補償回路100を設けFET31とFET3
2の負荷としてある。
In the embodiment of FIG. 2, the drains of the FETs 31 and 32 are connected in parallel, an input signal is applied to the gate of the FET 31, and a part of the output signal is applied to the gate of the FET 32 via a feedback resistor and the FET 32 is applied. A variable DC voltage source V CONT is provided as the gate bias DC voltage of, and the drains of the FET 31 and FET 32 connected in parallel and the DC power source V
The band compensation circuit 100 comprising a series circuit of inductance L P and resistor R L between the DD provided FET31 and FET3
There is a load of 2.

入力端1に入力された信号は、FET31によつて増幅
されてコンデンサCによつて直流成分が遮断されて出
力端2から出力される。この出力される信号の周波数特
性は、帯域補償回路100のインダクタンスLと抵抗
とで決まるピーキング特性によつて帯域が改善され
た広帯域な特性となつている。このインダクタンスL
と抵抗Rとの値は所望の特性にしたがつて適切な値に
選定することが必要である。FET32のゲートには、
帰還抵抗Rを介してFET31の出力信号の一部が入
力される。FET32の直流ゲートバイアス電圧は、可
変直流電圧源VCONT13の出力電圧を、抵抗Rと抵抗
とで分圧した値となる。なお第2図の回路において
FET31とFET32とは並列に接続されているた
め、FET31の負荷抵抗値は、負荷抵抗R56に可
変帰還回路20の入力抵抗とFET32の動作抵抗とを
並列に接続したものとなる。
The signal input to the input terminal 1 is amplified by the FET 31, the DC component is blocked by the capacitor C 2 , and is output from the output terminal 2. The frequency characteristic of the output signal is a wide-band characteristic in which the band is improved by the peaking characteristic determined by the inductance L P and the resistance R L of the band compensation circuit 100. This inductance L P
It is necessary to select appropriate values for the resistance and the resistance R L according to the desired characteristics. In the gate of FET32,
A part of the output signal of the FET 31 is input via the feedback resistor R f . The DC gate bias voltage of the FET 32 is a value obtained by dividing the output voltage of the variable DC voltage source V CONT 13 by the resistors R 3 and R 4 . Since the FET 31 and the FET 32 are connected in parallel in the circuit of FIG. 2, the load resistance value of the FET 31 is such that the input resistance of the variable feedback circuit 20 and the operating resistance of the FET 32 are connected in parallel to the load resistance R L 56. It will be what you did.

いま可変直流電源VCONT13の出力電圧を変化させる
と、抵抗Rと抵抗Rの分圧比によつて決まるFET
32の直流ゲートバイアス電圧が変化する。これによつ
てFET32の直流動作点が変化し、そのためFET3
2の相互コンダクタンスが変わる。したがつて負帰還回
路の電圧伝達関数、言い換えれば帰還量を変化させるこ
とができる。すなわち、可変直流電圧源VCONT13を用
いることにより、負帰還増幅回路の利得を可変とするこ
とができる。この可変利得増幅回路は、寄生インピーダ
ンスを生じやすい可変抵抗素子を用いていないので、利
得量を大きく変えても利得の周波数特性をほぼ平担に保
つことができるという特徴がある。
Now, when the output voltage of the variable DC power supply V CONT 13 is changed, the FET determined by the voltage division ratio of the resistors R 3 and R 4
The DC gate bias voltage of 32 changes. As a result, the DC operating point of the FET 32 changes, and therefore the FET 3
The transconductance of 2 changes. Therefore, the voltage transfer function of the negative feedback circuit, in other words, the amount of feedback can be changed. That is, the gain of the negative feedback amplifier circuit can be made variable by using the variable DC voltage source V CONT 13. Since this variable gain amplifier circuit does not use a variable resistance element that easily causes parasitic impedance, it has a characteristic that the frequency characteristic of the gain can be kept almost flat even if the gain amount is largely changed.

この実施例によれば入力信号レベルの変動に対応して利
得を変化させて常に一定出力信号レベルを得る、いわゆ
るAGC回路を構成することでき、また入力インピーダ
ンスと帰還量とをそれぞれ独立に設定が可能な広帯域負
帰還増幅回路が得られる。更に回路設計が容易であると
いう特徴がある。
According to this embodiment, it is possible to configure a so-called AGC circuit that always obtains a constant output signal level by changing the gain in response to fluctuations in the input signal level, and set the input impedance and the feedback amount independently of each other. A possible wideband negative feedback amplifier circuit is obtained. Furthermore, there is a feature that the circuit design is easy.

次に第3図を参照して本発明の第3の実施例について説
明する。
Next, a third embodiment of the present invention will be described with reference to FIG.

第3図の実施例ではFET31,32のドレインを並列
接続し、FET31のゲートには入力信号を印加し、F
ET32のゲートには出力信号の一部を可変帰還回路3
0を介して印加するようにし、更に帯域補償回路100
をFET31およびFET32の負荷としている。
In the embodiment shown in FIG. 3, the drains of the FETs 31 and 32 are connected in parallel, and an input signal is applied to the gate of the FET 31, and F
A part of the output signal is fed to the variable feedback circuit 3 at the gate of ET32.
0, and the band compensation circuit 100
Is the load of the FET 31 and the FET 32.

第3図の構成は、第1図の回路における帰還抵抗R
かわりに可変抵抗Rfvを用いたものである。FET32
への帰還信号は、可変帰還回路30の可変抵抗Rfvを介
して印加される。このときの帰還量は、可変抵抗Rfv
抵抗値と抵抗R,抵抗Rの並列接続値との比によつ
て決まる。
The configuration of FIG. 3 uses a variable resistor R fv instead of the feedback resistor R f in the circuit of FIG. FET32
The feedback signal to the variable feedback circuit 30 is applied via the variable resistance R fv of the variable feedback circuit 30. The feedback amount at this time is determined by the ratio between the resistance value of the variable resistor R fv and the parallel connection value of the resistors R 3 and R 4 .

したがつて、第3図の実施例では、可変抵抗Rfvを変化
させることにより帰還量が変化し、増幅回路の利得を可
変とすることできる。FET32の直流ゲート電位は抵
抗R,抵抗Rによつても設定されるため可変抵抗R
fvを変化させてもFET32の直流ゲート電位は一定に
保たれる。第3図の回路においても第1図の回路と同様
に帯域補償回路100によつて周波数特性の広帯域化が
得られる。また、入力信号路と帰還路とは分離すること
ができ、入力インピーダンスと帰還量とを独立に設定が
可能な広帯域負帰還増幅回路が得られる。更に、回路設
計が容易であるという特徴がある。また、第3図の回路
を用いることにより入力信号レベルの変動に対応して利
得を変化させて常に一定出力信号レベルを得る、いわゆ
るAGC回路を構成することができる。
Therefore, in the embodiment of FIG. 3, the amount of feedback is changed by changing the variable resistance R fv, and the gain of the amplifier circuit can be made variable. The DC gate potential of the FET 32 is also set by the resistors R 3 and R 4, so the variable resistor R
Even if fv is changed, the DC gate potential of the FET 32 is kept constant. In the circuit of FIG. 3 as well, as in the circuit of FIG. 1, the band widening of the frequency characteristic can be obtained by the band compensation circuit 100. Further, the input signal path and the feedback path can be separated, and a wideband negative feedback amplifier circuit in which the input impedance and the feedback amount can be independently set can be obtained. Further, there is a feature that the circuit design is easy. Further, by using the circuit of FIG. 3, it is possible to configure a so-called AGC circuit in which the gain is changed in response to the fluctuation of the input signal level to always obtain a constant output signal level.

第4図は第3図の実施例(第3の実施例)の一変形例を
示す回路図である。第3図の回路は、可変抵抗Rfvを出
力信号路とFET32のゲートとの間にコンデンサC
を介して接続することにより帰還量を変える形式である
が、第4図の回路のように第3図の可変抵抗Rfvを固定
抵抗Rとし、FET32のゲートとアースとの間にコ
ンデンサCを介して可変抵抗Rfvを接続して帰還量を
可変とする可変帰還回路40を用いても第3図の回路と
同様に、利得可変の広帯域負帰還増幅回路が得られる。
FIG. 4 is a circuit diagram showing a modification of the embodiment shown in FIG. 3 (third embodiment). In the circuit of FIG. 3, a variable resistor R fv is provided between the output signal path and the gate of the FET 32 to form a capacitor C f.
The variable resistor R fv of FIG. 3 is a fixed resistor R f as in the circuit of FIG. 4, and the capacitor C is connected between the gate of the FET 32 and the ground. Even if the variable feedback circuit 40 that connects the variable resistor R fv via 5 to make the feedback amount variable is used, the gain variable wide band negative feedback amplifier circuit can be obtained as in the circuit of FIG.

(発明の効果) 以上説明したように、本発明によれば、FETを能動素
子とする広帯域増幅回路を用い、この広帯域増幅回路で
は、2個のFETのドレインを互いに接続し、一方のF
ETのゲートには入力信号が印加し他方のFETのゲー
トには帰還信号を印加するようにし、更に2個のFET
の接続されたドレイン直流電源との間にインダクタンス
と抵抗とから成る帯域補償回路を接続して用いることに
より、入力インピーダンスと帰還量とを各々独立に設定
することができ、かつ広帯域特性を有し、なおかつ安定
度の良い広帯域負帰還増幅回路が得られる。
(Effects of the Invention) As described above, according to the present invention, a wide band amplifier circuit using FETs as active elements is used. In this wide band amplifier circuit, the drains of two FETs are connected to each other and one of the F
The input signal is applied to the gate of ET and the feedback signal is applied to the gate of the other FET.
By connecting and using a band compensation circuit consisting of an inductance and a resistance between the drain DC power supply connected to and, the input impedance and the feedback amount can be set independently of each other, and a wide band characteristic is provided. Moreover, a wideband negative feedback amplifier circuit with good stability can be obtained.

なお以上の説明では、広帯域増幅回路を構成するのに適
したFETとしてGaAsFETを用いる場合を特に述べた
が、本発明の範囲はこれに限定されるものではなく、シ
リコンのFETを用いる場合にも全く同様に適用される
ことは言うまでもない。
In the above description, the case where a GaAs FET is used as an FET suitable for forming a wide band amplifier circuit has been particularly described, but the scope of the present invention is not limited to this, and a case where a silicon FET is used is also described. It goes without saying that the same applies.

【図面の簡単な説明】[Brief description of drawings]

第1図乃至第3図は本発明の第1乃至第3の実施例をそ
れぞれ示す回路図、第4図は第3図実施例の一変形例を
示す回路図、第5図は従来の広帯域負帰還増幅回路を示
す回路図である。
1 to 3 are circuit diagrams respectively showing first to third embodiments of the present invention, FIG. 4 is a circuit diagram showing a modification of the embodiment of FIG. 3, and FIG. 5 is a conventional wide band. It is a circuit diagram which shows a negative feedback amplifier circuit.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】入力信号に対応する第1の信号を送出する
入力回路と、ドレインを互いに接続した2個の電界効果
トランジスタを能動素子とする増幅回路と、前記増幅回
路が送出する信号を受けて帰還信号を送出する帰還回路
と、前記増幅回路が送出する信号に対応する出力信号を
送出する出力回路とを有し、前記2個の電界効果トラン
ジスタのうち一方のゲートには前記第1の信号を他方の
ゲートには前記帰還信号をそれぞれ印加し、前記ドレイ
ンと直流電源とのあいだにインダクタンスと抵抗との直
列回路から成る帯域補償回路を設け前記2個の電界効果
トランジスタの負荷インピーダンスとしたことを特徴と
する広帯域負帰還増幅回路。
1. An input circuit which sends out a first signal corresponding to an input signal, an amplifier circuit which uses two field effect transistors whose drains are connected to each other as active elements, and a signal which is sent out by the amplifier circuit. A feedback circuit for sending a feedback signal and an output circuit for sending an output signal corresponding to the signal sent by the amplifier circuit, and one of the two field effect transistors has the gate of the first The feedback signal is applied to the other gate of each signal, and a band compensating circuit including a series circuit of an inductance and a resistance is provided between the drain and the DC power source to set the load impedance of the two field effect transistors. A wideband negative feedback amplifier circuit characterized in that.
【請求項2】前記帰還回路が可変電圧直流電源を備え、
前記帰還信号が印加される前記ゲートには前記可変電圧
直流電源の出力をゲートバイアス直流電圧として加える
ことを特徴とする特許請求の範囲第1項記載の広帯域負
帰還増幅回路。
2. The feedback circuit comprises a variable voltage DC power supply,
The broadband negative feedback amplifier circuit according to claim 1, wherein the output of the variable voltage DC power supply is applied as a gate bias DC voltage to the gate to which the feedback signal is applied.
【請求項3】前記帰還回路は、前記増幅回路送出信号と
前記帰還信号とのレベル比を、その増幅回路送出信号を
受ける可変抵抗の抵抗値で定めることを特徴とする特許
請求の範囲第1項記載の広帯域負帰還増幅回路。
3. The feedback circuit according to claim 1, wherein a level ratio between the amplification circuit transmission signal and the feedback signal is determined by a resistance value of a variable resistor which receives the amplification circuit transmission signal. A wideband negative feedback amplifier circuit according to the item.
JP60191486A 1985-08-30 1985-08-30 Wideband negative feedback amplifier circuit Expired - Lifetime JPH0630413B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60191486A JPH0630413B2 (en) 1985-08-30 1985-08-30 Wideband negative feedback amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60191486A JPH0630413B2 (en) 1985-08-30 1985-08-30 Wideband negative feedback amplifier circuit

Publications (2)

Publication Number Publication Date
JPS6251812A JPS6251812A (en) 1987-03-06
JPH0630413B2 true JPH0630413B2 (en) 1994-04-20

Family

ID=16275442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60191486A Expired - Lifetime JPH0630413B2 (en) 1985-08-30 1985-08-30 Wideband negative feedback amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0630413B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2551653B2 (en) * 1989-04-13 1996-11-06 日本電気株式会社 Transimpedance type amplifier
JPWO2010100741A1 (en) * 2009-03-05 2012-09-06 株式会社日立製作所 Optical communication device
JP6102198B2 (en) * 2012-11-14 2017-03-29 富士通株式会社 Amplifier circuit
JP6470213B2 (en) * 2016-03-16 2019-02-13 日本電信電話株式会社 Variable gain amplifier

Also Published As

Publication number Publication date
JPS6251812A (en) 1987-03-06

Similar Documents

Publication Publication Date Title
US5661437A (en) Negative feedback variable gain amplifier circuit
US4038607A (en) Complementary field effect transistor amplifier
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
US5387880A (en) Compact monolithic wide band HEMT low noise amplifiers with regulated self-bias
JPH09205328A (en) Low noise low distortion hemt amplifier with monolithic tunable hbt active feedback
KR19990048147A (en) Active inductor
US5963064A (en) Linear transfer voltage to current circuit
US4315223A (en) CMOS Operational amplifier with improved frequency compensation
US6664853B1 (en) Wide-bandwidth differential signal amplifier
JPH0630413B2 (en) Wideband negative feedback amplifier circuit
JP3371350B2 (en) Negative feedback variable gain amplifier circuit
JP3886642B2 (en) High frequency gain variable amplifier circuit
JPS62104303A (en) Wide band negative feedback amplifying circuit
JP2771170B2 (en) Variable damping device
JPH0758869B2 (en) Wideband negative feedback amplifier circuit
JPH01188007A (en) Negative feedback amplifier circuit
JP2924483B2 (en) Variable attenuator
JPH04361410A (en) Broad band amplifier device
JP2000323944A (en) High frequency gain variable amplifier
JP4572032B2 (en) Frequency conversion circuit
JP3176793B2 (en) Amplifier circuit
JPH0624296B2 (en) Negative feedback amplifier circuit
US6420923B1 (en) Low supply, current-controlled FET Pi attenuator
JPH0572132B2 (en)
JPH11205055A (en) Variable gain differential amplifier circuit