JP2014003526A - Amplifier and amplification circuit - Google Patents

Amplifier and amplification circuit Download PDF

Info

Publication number
JP2014003526A
JP2014003526A JP2012138701A JP2012138701A JP2014003526A JP 2014003526 A JP2014003526 A JP 2014003526A JP 2012138701 A JP2012138701 A JP 2012138701A JP 2012138701 A JP2012138701 A JP 2012138701A JP 2014003526 A JP2014003526 A JP 2014003526A
Authority
JP
Japan
Prior art keywords
amplifier
transistor
input
gain
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012138701A
Other languages
Japanese (ja)
Inventor
Takana Kaho
貴奈 加保
Shoichi Masui
昇一 桝井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012138701A priority Critical patent/JP2014003526A/en
Publication of JP2014003526A publication Critical patent/JP2014003526A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an amplifier that reconciles gain adjustment with input impedance matching.SOLUTION: The amplifier comprises: at least three amplifying elements connected in series; an input terminal connected to an input of the first stage amplifying element; an output terminal connected to an output of the last stage amplifying element; an input matching section for controlling a feedback amount from the output of the last stage amplifying element to the input of the first stage amplifying element; and a gain adjustment section disposed for at least one of the second stage to last stage amplifying elements to control a feedback amount from an output to an input of the relevant amplifying element.

Description

本発明は、低雑音で信号を増幅する増幅器、及び増幅回路に関する。   The present invention relates to an amplifier that amplifies a signal with low noise, and an amplifier circuit.

無線通信の用途が高度かつ多様化するのにしたがって、複数の周波数帯域の信号に対応できる受信器への要求が高まっている。このような受信器では無線通信に用いる周波数帯域のマルチバンド化、又は広帯域化が必要になる。   As the use of wireless communication is advanced and diversified, there is an increasing demand for a receiver that can handle signals in a plurality of frequency bands. In such a receiver, it is necessary to make the frequency band used for wireless communication multiband or wideband.

前述の要求に応じて、ソフトウエア無線用などに数１００ＭＨｚ帯から数ＧＨｚ帯まで広帯域の信号を増幅する低雑音増幅器が提案されている。このような低雑音増幅器では、広帯域に亘って良好な周波数特性だけでなく、無線受信器において良好な受信感度が得られるように高い利得特性と低い雑音指数特性とが求められる。   In response to the above-described requirements, a low-noise amplifier that amplifies a wideband signal from several hundred MHz band to several GHz band has been proposed for software radio. Such a low noise amplifier is required to have not only good frequency characteristics over a wide band but also high gain characteristics and low noise figure characteristics so that good reception sensitivity can be obtained in the radio receiver.

また、無線受信器には小型化や低消費電力化の要求が高く、受信回路にもＣＭＯＳプロセスを用いた小型集積化が求められている。また、低コスト化の要求も高く、半導体チップ上の実装される受信回路には面積の削減が求められている。   Further, there is a high demand for miniaturization and low power consumption for wireless receivers, and miniaturization using a CMOS process is also required for the receiving circuit. In addition, there is a high demand for cost reduction, and a reduction in area is required for a receiving circuit mounted on a semiconductor chip.

このような種々の要求を満たすための増幅器が非特許文献１で提案されている。図１６は、非特許文献１に記載されている多段増幅器を示す回路図である。この多段増幅器は、同図に示すように、トランジスタ間を電圧分離用のキャパシタを用いずに接続することで、半導体チップ上における回路の実装面積の増加を抑えている。   Non-Patent Document 1 proposes an amplifier that satisfies such various requirements. FIG. 16 is a circuit diagram showing a multistage amplifier described in Non-Patent Document 1. In this multistage amplifier, as shown in the figure, transistors are connected without using a capacitor for voltage separation, thereby suppressing an increase in circuit mounting area on the semiconductor chip.

B. Razavi, "Cognitive Radio Design Challenges and Techniques," IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.45, NO.8, AUGUST 2010.B. Razavi, "Cognitive Radio Design Challenges and Techniques," IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.45, NO.8, AUGUST 2010.

しかしながら、非特許文献１に記載されている増幅器では、キャパシタを介さずにトランジスタ同士を接続するのでゲート電圧が前段の出力の影響を受け、各トランジスタのゲート電圧を制御することが難しくなり、トランジスタの閾値ばらつきや抵抗素子の抵抗値ばらつきを補償することが困難になる。また、図１６に示した増幅器では、温度変動による利得の変動を補償することができないという問題もある。特に微細ＣＭＯＳプロセスを用いて増幅器を製造する場合、閾値ばらつきや抵抗値ばらつきが大きくなるため利得特性変動が問題となる。更に、図１６に示した増幅器では、抵抗素子ＲＦを介したフィードバック量が入力側のインピーダンス整合及び雑音指数に影響を与えるため、閾値ばらつきや抵抗値ばらつきに応じた利得調整とインピーダンス整合とを行うことが難しいという問題がある。   However, in the amplifier described in Non-Patent Document 1, since the transistors are connected without using a capacitor, the gate voltage is affected by the output of the previous stage, and it becomes difficult to control the gate voltage of each transistor. It is difficult to compensate for variations in threshold values and resistance value variations of resistance elements. Also, the amplifier shown in FIG. 16 has a problem that it cannot compensate for gain fluctuations due to temperature fluctuations. In particular, when an amplifier is manufactured by using a fine CMOS process, variations in threshold values and resistance values become large, so that variations in gain characteristics become a problem. Further, in the amplifier shown in FIG. 16, since the feedback amount via the resistance element RF affects the impedance matching and noise figure on the input side, gain adjustment and impedance matching are performed in accordance with threshold variation and resistance value variation. There is a problem that it is difficult.

本発明はこのような事情を鑑みてなされたものであり、その目的は、入力インピーダンスを整合させつつ利得調整をすることができる増幅器、及び増幅回路を提供することにある。   The present invention has been made in view of such circumstances, and an object thereof is to provide an amplifier and an amplifier circuit capable of adjusting gain while matching input impedance.

上記問題を解決するために、本発明は、直列に接続された少なくとも３つの増幅素子と、初段の前記増幅素子の入力に接続された入力端子と、終段の前記増幅素子の出力に接続された出力端子と、終段の前記増幅素子の出力から初段の前記増幅素子の入力へのフィードバック量を制御する入力整合部と、２段目の前記増幅素子から終段の前記増幅素子までのうち少なくとも１つの増幅素子に対して設けられる利得調整部であって該増幅素子の出力から入力へのフィードバック量を制御する利得調整部とを備えることを特徴とする増幅器である。   In order to solve the above problem, the present invention is connected to at least three amplifying elements connected in series, an input terminal connected to an input of the first stage amplifying element, and an output of the last stage amplifying element. Output terminal, an input matching unit for controlling the feedback amount from the output of the final stage amplification element to the input of the first stage amplification element, and from the second stage amplification element to the final stage amplification element A gain adjusting unit provided for at least one amplifying element, the gain adjusting unit controlling a feedback amount from an output of the amplifying element to an input.

また、本発明は、上記に記載の増幅器であって、前記増幅素子はキャパシタを介さずに直列接続されていることを特徴とする。   Further, the present invention is the amplifier described above, wherein the amplifying elements are connected in series without a capacitor.

また、本発明は、上記に記載の増幅器であって、利得補正を行う際には、前記入力整合部によるフィードバック量を調整した後に、前記利得調整部によるフィードバック量を調整して、前記出力端子から出力される信号の強度を所定の強度にさせることを特徴とする。   The present invention is the amplifier described above, wherein when performing gain correction, after adjusting the feedback amount by the input matching unit, the feedback amount by the gain adjusting unit is adjusted, and the output terminal The intensity of the signal output from the apparatus is set to a predetermined intensity.

また、本発明は、上記に記載の増幅器であって、前記入力整合部は、トランジスタを有し、該トランジスタのゲートに印加する電圧を変化させることによりフィードバック量を制御することを特徴とする。   Further, the present invention is the amplifier described above, wherein the input matching unit includes a transistor and controls a feedback amount by changing a voltage applied to a gate of the transistor.

また、本発明は、上記に記載の増幅器であって、前記利得調整部は、トランジスタを有し、該トランジスタのゲートに印加する電圧を変化させることによりフィードバック量を制御することを特徴とする。   The present invention is the amplifier described above, wherein the gain adjusting unit includes a transistor, and controls a feedback amount by changing a voltage applied to a gate of the transistor.

また、本発明は、上記に記載の増幅器であって、前記増幅素子は、ソース接地増幅回路をなすトランジスタを有し、該トランジスタのソースが抵抗素子を介して接地されていることを特徴とする。   Further, the present invention is the amplifier as described above, wherein the amplifying element includes a transistor that forms a common-source amplifier circuit, and a source of the transistor is grounded via a resistance element. .

また、本発明は、上記に記載の増幅器であって、前記増幅素子は、ソース接地増幅回路をなすトランジスタを有し、該トランジスタのドレインがインダクタを介して、所定の電圧を供給する電源に接続されていることを特徴とする。   Further, the present invention is the amplifier described above, wherein the amplifying element has a transistor forming a source grounded amplifier circuit, and a drain of the transistor is connected to a power source that supplies a predetermined voltage via an inductor. It is characterized by being.

また、本発明は、上記に記載の増幅器と、フィードバック量を示すデジタル信号をアナログ信号に変換し、フィードバック量を制御する前記トランジスタのゲートに前記アナログ信号を印加するデジタル−アナログ変換器とを具備することを特徴とする増幅回路である。   The present invention also includes the amplifier described above and a digital-analog converter that converts a digital signal indicating a feedback amount into an analog signal and applies the analog signal to a gate of the transistor that controls the feedback amount. This is an amplifier circuit.

この発明によれば、入力インピーダンスを調整する入力整合部と、利得を調整する利得調整部とを備えるようにしているので、入力インピーダンス整合と利得調整とを独立に行うことができ、入力インピーダンスを整合させつつ利得調整をすることができる。   According to the present invention, since the input matching unit for adjusting the input impedance and the gain adjusting unit for adjusting the gain are provided, the input impedance matching and the gain adjustment can be performed independently, and the input impedance is reduced. Gain adjustment can be performed while matching.

第１の実施形態における増幅器１を示す回路図である。1 is a circuit diagram illustrating an amplifier 1 according to a first embodiment. FIG. 第２の実施形態における増幅器２の構成を示す回路図である。It is a circuit diagram which shows the structure of the amplifier 2 in 2nd Embodiment. 計算機シミュレーションにおける増幅器２の利得を示す第１のグラフである。It is a 1st graph which shows the gain of the amplifier 2 in computer simulation. 計算機シミュレーションにおける増幅器２の入力側反射損失を示す第１のグラフである。It is a 1st graph which shows the input side reflection loss of the amplifier 2 in computer simulation. 計算機シミュレーションにおける増幅器２の雑音指数を示す第１のグラフである。It is a 1st graph which shows the noise figure of the amplifier 2 in computer simulation. 計算機シミュレーションにおける増幅器２の利得を示す第２のグラフである。It is a 2nd graph which shows the gain of the amplifier 2 in computer simulation. 計算機シミュレーションにおける増幅器２の入力側反射損失を示す第２のグラフである。It is a 2nd graph which shows the input side reflection loss of the amplifier 2 in computer simulation. 計算機シミュレーションにおける増幅器２の雑音指数を示す第２のグラフである。It is a 2nd graph which shows the noise figure of the amplifier 2 in computer simulation. 計算機シミュレーションにおいてトランジスタのモデル（ｔｙｐｉｃａｌ）を用いた場合の増幅器２の利得を示すグラフである。It is a graph which shows the gain of the amplifier 2 at the time of using the model (typical) of a transistor in computer simulation. 計算機シミュレーションにおいてトランジスタのモデル（ｆａｓｔ）を用いた場合の増幅器２の利得を示すグラフである。It is a graph which shows the gain of the amplifier 2 at the time of using the model (fast) of a transistor in computer simulation. 計算機シミュレーションにおいてトランジスタのモデル（ｓｌｏｗ）を用いた場合の増幅器２の利得を示すグラフである。It is a graph which shows the gain of the amplifier 2 at the time of using the model (slow) of a transistor in computer simulation. 同実施形態における増幅器２を具備する増幅回路２０の構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the amplifier circuit 20 which comprises the amplifier 2 in the embodiment. 第３の実施形態における増幅器３の構成を示す回路図である。It is a circuit diagram which shows the structure of the amplifier 3 in 3rd Embodiment. 第４の実施形態における増幅器４の構成を示す回路図である。It is a circuit diagram which shows the structure of the amplifier 4 in 4th Embodiment. 第５の実施形態における増幅器５の構成を示す回路図である。It is a circuit diagram which shows the structure of the amplifier 5 in 5th Embodiment. 非特許文献１に記載されている多段増幅器を示す回路図である。1 is a circuit diagram showing a multistage amplifier described in Non-Patent Document 1. FIG.

以下、図面を参照して、本発明に係る実施形態における増幅器、及び増幅回路を説明する。   Hereinafter, an amplifier and an amplifier circuit according to embodiments of the present invention will be described with reference to the drawings.

（第１の実施形態）
図１は、本発明に係る第１の実施形態における増幅器１を示す回路図である。増幅器１は、同図に示すように、増幅対象の無線信号を入力する入力端子ＩＮと、直列に接続された増幅素子としてのトランジスタＭ１、Ｍ２、Ｍ３と、抵抗素子Ｒ１、Ｒ２、Ｒ３と、入力整合部としての可変抵抗素子ＲＦ１と、利得制御部としての可変抵抗素子ＲＦ２、ＲＦ３と、増幅した信号を出力する出力端子ＯＵＴとを備えている。同図において、トランジスタＭ１、Ｍ２、Ｍ３は、Ｎ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化膜半導体電界効果トランジスタ）を用いた構成例を示している。 (First embodiment)
FIG. 1 is a circuit diagram showing an amplifier 1 according to a first embodiment of the present invention. As shown in the figure, the amplifier 1 includes an input terminal IN for inputting a radio signal to be amplified, transistors M1, M2, and M3 as amplification elements connected in series, resistance elements R1, R2, and R3, A variable resistance element RF1 as an input matching section, variable resistance elements RF2 and RF3 as gain control sections, and an output terminal OUT that outputs an amplified signal are provided. In the figure, transistors M1, M2, and M3 show configuration examples using N-type MOSFETs (Metal Oxide Semiconductor Field Effect Transistors).

トランジスタＭ１は、ゲートが入力端子ＩＮに接続され、ドレインが所定の電圧（Ｖｄ１）を供給する電源に抵抗素子Ｒ１を介して接続され、ソースが接地されている。トランジスタＭ２は、ゲートがトランジスタＭ１のドレインに接続され、ドレインが所定の電圧（Ｖｄ２）を供給する電源に抵抗素子Ｒ２を介して接続され、ソースが接地されている。トランジスタＭ３は、ゲートがトランジスタＭ２のドレインに接続され、ドレインが所定の電圧（Ｖｄ３）を供給する電源に抵抗素子Ｒ３を介して接続され、ソースが接地されている。また、トランジスタＭ３のドレインは出力端子ＯＵＴに接続されている。   The transistor M1 has a gate connected to the input terminal IN, a drain connected to a power supply that supplies a predetermined voltage (Vd1) via a resistor element R1, and a source grounded. The transistor M2 has a gate connected to the drain of the transistor M1, a drain connected to a power supply that supplies a predetermined voltage (Vd2) via a resistance element R2, and a source grounded. The transistor M3 has a gate connected to the drain of the transistor M2, a drain connected to a power supply that supplies a predetermined voltage (Vd3) via a resistor element R3, and a source grounded. The drain of the transistor M3 is connected to the output terminal OUT.

増幅器１においてトランジスタＭ１〜Ｍ３と抵抗素子Ｒ１〜Ｒ３とは、ソース接地増幅回路を形成している。増幅器１は、３つのソース接地増幅回路が直列に接続された構成になっている。なお、トランジスタＭ１〜Ｍ３が接続されている電源の電圧（Ｖｄ１、Ｖｄ２、Ｖｄ３）は、同じ電圧であってもよいし、異なる電圧であってもよい。   In the amplifier 1, the transistors M1 to M3 and the resistance elements R1 to R3 form a common source amplifier circuit. The amplifier 1 has a configuration in which three common-source amplifier circuits are connected in series. Note that the power supply voltages (Vd1, Vd2, Vd3) to which the transistors M1 to M3 are connected may be the same voltage or different voltages.

可変抵抗素子ＲＦ１は、一端がトランジスタＭ３のドレイン及び出力端子ＯＵＴに接続され、他端がトランジスタＭ１のゲート及び入力端子ＩＮに接続されている。すなわち、可変抵抗素子ＲＦ１は、トランジスタＭ３の出力をトランジスタＭ１の入力にフィードバックする。可変抵抗素子ＲＦ１の抵抗値によりフィードバック量を制御することができ、増幅器１の入力インピーダンスを変化させることができる。   The variable resistance element RF1 has one end connected to the drain of the transistor M3 and the output terminal OUT, and the other end connected to the gate of the transistor M1 and the input terminal IN. That is, the variable resistance element RF1 feeds back the output of the transistor M3 to the input of the transistor M1. The feedback amount can be controlled by the resistance value of the variable resistance element RF1, and the input impedance of the amplifier 1 can be changed.

可変抵抗素子ＲＦ２は、一端がトランジスタＭ２のドレインに接続され、他端がトランジスタＭ２のゲートに接続されている。すなわち、可変抵抗素子ＲＦ２は、トランジスタＭ２を含むソース接地増幅回路の出力を当該回路の入力にフィードバックする。可変抵抗素子ＲＦ２の抵抗値に応じてフィードバック量を変化させることができ、可変抵抗素子ＲＦ２によりトランジスタＭ２における利得を制御することができる。   The variable resistance element RF2 has one end connected to the drain of the transistor M2 and the other end connected to the gate of the transistor M2. That is, the variable resistance element RF2 feeds back the output of the common source amplifier circuit including the transistor M2 to the input of the circuit. The feedback amount can be changed according to the resistance value of the variable resistance element RF2, and the gain in the transistor M2 can be controlled by the variable resistance element RF2.

可変抵抗素子ＲＦ３は、一端がトランジスタＭ３のドレインに接続され、他端がトランジスタＭ３のゲートに接続されている。すなわち、可変抵抗素子ＲＦ３は、トランジスタＭ３を含むソース接地増幅回路の出力を当該回路の入力にフィードバックする。可変抵抗素子ＲＦ３の抵抗値に応じてフィードバック量を変化させることができ、可変抵抗素子ＲＦ３によりトランジスタＭ３における利得を制御することができる。   The variable resistance element RF3 has one end connected to the drain of the transistor M3 and the other end connected to the gate of the transistor M3. That is, the variable resistance element RF3 feeds back the output of the common source amplifier circuit including the transistor M3 to the input of the circuit. The feedback amount can be changed according to the resistance value of the variable resistance element RF3, and the gain in the transistor M3 can be controlled by the variable resistance element RF3.

増幅器１は、入力整合部としての可変抵抗素子ＲＦ１と、利得制御部としての可変抵抗素子ＲＦ２及びＲＦ３とを備えているので、利得調整と入力インピーダンス整合とを独立に行うことができる。これにより、トランジスタＭ１〜Ｍ３の閾値ばらつきや各抵抗素子Ｒ１〜Ｒ３の抵抗値ばらつき、温度変動による利得変動などがある場合においても、入力インピーダンス整合に独立して各ばらつきを補償することができる。また、増幅器１においては、雑音指数に対する影響の大きい、初段の増幅素子（トランジスタＭ１）の利得を可変にしていないので、雑音指数の増加を抑えることができる。   Since the amplifier 1 includes the variable resistance element RF1 as an input matching section and the variable resistance elements RF2 and RF3 as gain control sections, gain adjustment and input impedance matching can be performed independently. As a result, even when there are variations in threshold values of the transistors M1 to M3, variations in resistance values of the resistance elements R1 to R3, gain variations due to temperature variations, etc., each variation can be compensated independently of input impedance matching. Further, in the amplifier 1, since the gain of the first stage amplifying element (transistor M1) having a large influence on the noise figure is not variable, an increase in the noise figure can be suppressed.

また、増幅器１は、各増幅素子（トランジスタ）間の電位分離するキャパシタを用いることなく、抵抗素子、可変抵抗素子、及びトランジスタで構成しているので、低い周波数帯をカバーした広帯域化を実現でき、かつ半導体チップ上に実装する際に要する面積を削減することができ、小型化を容易にしている。また、増幅器１では、各トランジスタＭ２及びＭ３におけるフィードバック量制御を制御するようにしているので、各トランジスタＭ１〜Ｍ３のゲート電圧を直接制御せずとも利得調整を行うことができ、キャパシタを介さずに直列接続されたトランジスタＭ２及びＭ３の利得調整を容易にしている。   In addition, the amplifier 1 is composed of a resistance element, a variable resistance element, and a transistor without using a capacitor that separates the potential between each amplification element (transistor), so that a wide band covering a low frequency band can be realized. In addition, the area required for mounting on a semiconductor chip can be reduced, and the size reduction is facilitated. Further, since the amplifier 1 controls the feedback amount control in each of the transistors M2 and M3, the gain adjustment can be performed without directly controlling the gate voltage of each of the transistors M1 to M3. The gains of the transistors M2 and M3 connected in series are easily adjusted.

（第２の実施形態）
図２は、第２の実施形態における増幅器２の構成を示す回路図である。増幅器２は、同図に示すように、増幅対象の無線信号を入力する入力端子ＩＮと、直列に接続された増幅素子としてのトランジスタＭ１、Ｍ２、Ｍ３と、抵抗素子Ｒ１、Ｒ２、Ｒ３と、入力整合部としてのトランジスタＭ４及び抵抗素子Ｒ４と、利得制御部としてのトランジスタＭ５及び抵抗素子Ｒ５、並びにトランジスタＭ６及び抵抗素子Ｒ６と、増幅した信号を出力する出力端子ＯＵＴとを備えている。なお、増幅器２において第１の実施形態における増幅器１（図１）と同じ構成には同じ符号を付しており、同じ構成の説明を省略する。本実施形態における増幅器２は、入力整合部と利得制御部との構成が増幅器１と異なっている。 (Second Embodiment)
FIG. 2 is a circuit diagram showing a configuration of the amplifier 2 in the second embodiment. As shown in the figure, the amplifier 2 includes an input terminal IN for inputting a radio signal to be amplified, transistors M1, M2, and M3 as amplification elements connected in series, resistance elements R1, R2, and R3, The transistor M4 and the resistance element R4 as an input matching unit, the transistor M5 and the resistance element R5 as the gain control unit, the transistor M6 and the resistance element R6, and an output terminal OUT that outputs an amplified signal are provided. In the amplifier 2, the same components as those of the amplifier 1 (FIG. 1) in the first embodiment are denoted by the same reference numerals, and the description of the same components is omitted. The amplifier 2 in the present embodiment is different from the amplifier 1 in the configuration of the input matching unit and the gain control unit.

入力整合部はトランジスタＭ４と抵抗素子Ｒ４とを有している。トランジスタＭ４は、ゲートに制御電圧Ｖｃ１を印加され、ドレインがトランジスタＭ３のドレイン及び出力端子ＯＵＴに接続され、ソースが抵抗素子Ｒ４の一端に接続されている。抵抗素子Ｒ４は、他端がトランジスタＭ１のゲート及び入力端子ＩＮに接続されている。
すなわち、トランジスタＭ４及び抵抗素子Ｒ４は、トランジスタＭ３の出力をトランジスタＭ１の入力にフィードバックする回路を形成している。制御電圧Ｖｃ１に応じてトランジスタＭ４のドレイン−ソース電流を変化させることにより、フィードバック量を制御することができ、増幅器２の入力インピーダンスを変化させることができる。 The input matching unit includes a transistor M4 and a resistance element R4. The transistor M4 has a gate to which a control voltage Vc1 is applied, a drain connected to the drain of the transistor M3 and the output terminal OUT, and a source connected to one end of the resistor element R4. The other end of the resistance element R4 is connected to the gate of the transistor M1 and the input terminal IN.
That is, the transistor M4 and the resistance element R4 form a circuit that feeds back the output of the transistor M3 to the input of the transistor M1. By changing the drain-source current of the transistor M4 according to the control voltage Vc1, the feedback amount can be controlled and the input impedance of the amplifier 2 can be changed.

トランジスタＭ２に対して設けられている利得制御部は、トランジスタＭ５と抵抗素子Ｒ５とを有している。トランジスタＭ５は、ゲートに制御電圧Ｖｃ２を印加され、ドレインがトランジスタＭ２のドレインに接続され、ソースが抵抗素子Ｒ５の一端に接続されている。抵抗素子Ｒ５は、他端がトランジスタＭ２のゲートに接続されている。
すなわち、トランジスタＭ５及び抵抗素子Ｒ５は、トランジスタＭ２の出力をトランジスタＭ２の入力にフィードバックする回路を形成している。制御電圧Ｖｃ２に応じてトランジスタＭ５のドレイン−ソース電流を変化させることにより、フィードバック量を制御することができ、トランジスタＭ２の利得を変化させることができる。 The gain controller provided for the transistor M2 includes a transistor M5 and a resistance element R5. The transistor M5 has a gate to which a control voltage Vc2 is applied, a drain connected to the drain of the transistor M2, and a source connected to one end of the resistor element R5. The other end of the resistance element R5 is connected to the gate of the transistor M2.
That is, the transistor M5 and the resistance element R5 form a circuit that feeds back the output of the transistor M2 to the input of the transistor M2. By changing the drain-source current of the transistor M5 according to the control voltage Vc2, the feedback amount can be controlled and the gain of the transistor M2 can be changed.

トランジスタＭ３に対して設けられている利得制御部は、トランジスタＭ６と抵抗素子Ｒ６とを有している。トランジスタＭ６は、ゲートに制御電圧Ｖｃ３を印加され、ドレインがトランジスタＭ３のドレインに接続され、ソースが抵抗素子Ｒ６の一端に接続されている。抵抗素子Ｒ６は、他端がトランジスタＭ３のゲートに接続されている。
すなわち、トランジスタＭ６及び抵抗素子Ｒ６は、トランジスタＭ３の出力をトランジスタＭ３の入力にフィードバックする回路を形成している。制御電圧Ｖｃ３に応じてトランジスタＭ６のドレイン−ソース電流を変化させることにより、フィードバック量を制御することができ、トランジスタＭ３の利得を変化させることができる。 The gain controller provided for the transistor M3 includes a transistor M6 and a resistance element R6. The transistor M6 has a gate to which a control voltage Vc3 is applied, a drain connected to the drain of the transistor M3, and a source connected to one end of the resistor element R6. The other end of the resistance element R6 is connected to the gate of the transistor M3.
That is, the transistor M6 and the resistance element R6 form a circuit that feeds back the output of the transistor M3 to the input of the transistor M3. By changing the drain-source current of the transistor M6 according to the control voltage Vc3, the feedback amount can be controlled and the gain of the transistor M3 can be changed.

増幅器２において、トランジスタＭ４、Ｍ５、Ｍ６は、それぞれのゲートに印加する制御電圧Ｖｃ１、Ｖｃ２、Ｖｃ３を変化させることで可変抵抗素子として機能する。トランジスタＭ４は、入力インピーダンス整合を調整するために用いられる。２段目、３段目の増幅素子（トランジスタＭ２、Ｍ３）に対応するトランジスタＭ５、Ｍ６は、トランジスタのプロセスばらつきや温度変動による利得変動を補償するために用いられる。   In the amplifier 2, the transistors M4, M5, and M6 function as variable resistance elements by changing control voltages Vc1, Vc2, and Vc3 applied to the respective gates. Transistor M4 is used to adjust the input impedance matching. Transistors M5 and M6 corresponding to the second-stage and third-stage amplifying elements (transistors M2 and M3) are used to compensate for process variations of the transistors and gain variations due to temperature variations.

図３から図８は、トランジスタモデルを用いて行った増幅器２の計算機シミュレーション結果を示すグラフである。   3 to 8 are graphs showing computer simulation results of the amplifier 2 performed using the transistor model.

図３と図６は、計算機シミュレーションにおける増幅器２の利得を示すグラフである。同図において、横軸は入力信号の周波数を示し、縦軸は利得を示している。図４と図７とは、計算機シミュレーションにおける増幅器２の入力側反射損失を示すグラフである。同図において、横軸は入力信号の周波数を示し、縦軸は入力側反射損失を示している。図５と図８とは、計算機シミュレーションにおける増幅器２の雑音指数（Noise Figure：ＮＦ）を示すグラフである。同図において、横軸は入力信号の周波数を示し、縦軸は雑音指数を示している。   3 and 6 are graphs showing the gain of the amplifier 2 in the computer simulation. In the figure, the horizontal axis indicates the frequency of the input signal, and the vertical axis indicates the gain. 4 and 7 are graphs showing the input side reflection loss of the amplifier 2 in the computer simulation. In the figure, the horizontal axis indicates the frequency of the input signal, and the vertical axis indicates the input side reflection loss. FIG. 5 and FIG. 8 are graphs showing the noise figure (NF) of the amplifier 2 in the computer simulation. In the figure, the horizontal axis indicates the frequency of the input signal, and the vertical axis indicates the noise figure.

図３から図５には、制御電圧Ｖｃ１を１．２［Ｖ］から１．９［Ｖ］まで０．１［Ｖ］刻みで変化させたときの増幅器２の利得、入力側反射損失、雑音指数が示されている。これらのグラフから分かるように、制御電圧Ｖｃ１を変化させることにより、増幅器２の利得及び入力側反射損失が大きく変動し、雑音指数が０．３［ｄＢ］程度変化する。   3 to 5 show the gain of the amplifier 2, the input side reflection loss, and the noise when the control voltage Vc1 is changed from 1.2 [V] to 1.9 [V] in increments of 0.1 [V]. The index is shown. As can be seen from these graphs, by changing the control voltage Vc1, the gain of the amplifier 2 and the input side reflection loss greatly fluctuate, and the noise figure changes by about 0.3 [dB].

図６から図８には、制御電圧Ｖｃ３を１．２［Ｖ］から１．９［Ｖ］まで０．１［Ｖ］刻みで変化させたときの増幅器２の利得、入力側反射損失、雑音指数が示されている。これらのグラフから分かるように、制御電圧Ｖｃ３を変化させた場合には、制御電圧Ｖｃ１を変化させた場合に比べて、入力側反射損失及び雑音指数の変化の度合いが小さく、利得を６［ｄＢ］程度変化させることができる。また、制御電圧Ｖｃ３を変化させた場合には、利得の周波数フラットネスの急激な変化が起きていないことが分かる。   6 to 8 show the gain of the amplifier 2, the input side reflection loss, and the noise when the control voltage Vc3 is changed from 1.2 [V] to 1.9 [V] in increments of 0.1 [V]. The index is shown. As can be seen from these graphs, when the control voltage Vc3 is changed, the degree of change in the input side reflection loss and noise figure is small and the gain is 6 [dB] compared to when the control voltage Vc1 is changed. The degree can be changed. It can also be seen that when the control voltage Vc3 is changed, there is no sudden change in the gain frequency flatness.

なお、制御電圧Ｖｃ２を変化させた場合には、制御電圧Ｖｃ３を変化させた場合に比べて雑音指数の変化の度合いが大きくなるが、制御電圧Ｖｃ３を変化させた場合と同様の利得制御特性が得られる。   Note that, when the control voltage Vc2 is changed, the degree of change in the noise figure is larger than when the control voltage Vc3 is changed, but the gain control characteristic similar to that when the control voltage Vc3 is changed is the same. can get.

図９から図１１は、計算機シミュレーションにおけるトランジスタのプロセスばらつきによる利得の変化と、制御電圧Ｖｃ１〜Ｖｃ３による補償結果とを示すグラフである。図９から図１１において、横軸は入力信号の周波数を示し、縦軸は増幅器２の利得を示している。   FIG. 9 to FIG. 11 are graphs showing the gain change due to the process variation of the transistor in the computer simulation and the compensation result by the control voltages Vc1 to Vc3. 9 to 11, the horizontal axis indicates the frequency of the input signal, and the vertical axis indicates the gain of the amplifier 2.

図９は、計算機シミュレーションにおいて平均的な閾値を有するトランジスタのモデル（ｔｙｐｉｃａｌ）を用いた場合の増幅器２の利得を示すグラフである。図１０は、計算機シミュレーションにおいて、電流が多く流れる方へ閾値がずれているトランジスタのモデル（ｆａｓｔ）を用いた場合の増幅器２の利得を示すグラフである。図１１は、計算機シミュレーションにおいて平均的な閾値より電流が少なく流れる方へ閾値がずれているトランジスタのモデル（ｓｌｏｗ）を用いた場合の増幅器２の利得を示すグラフである。   FIG. 9 is a graph showing the gain of the amplifier 2 when a transistor model having an average threshold is used in the computer simulation. FIG. 10 is a graph showing the gain of the amplifier 2 in the case of using a transistor model (fast) whose threshold value is shifted toward a direction where a large amount of current flows in the computer simulation. FIG. 11 is a graph showing the gain of the amplifier 2 when using a transistor model (slow) in which the threshold value is shifted toward the direction where the current flows less than the average threshold value in the computer simulation.

図１０及び図１１においては、制御電圧Ｖｃ１〜Ｖｃ３を変化させて利得を調整する前の「補償前」の利得の周波数特性と、利得を調整した後の「補償後」の利得の周波数特性とが示されている。図１０及び図１１のグラフから分かるように、トランジスタの閾値にばらつきが生じると、増幅器２の利得の周波数特性が大きくずれてしまう。しかし、制御電圧Ｖｃ１〜Ｖｃ３の電圧を調整することで、ほぼｔｙｐｉｃａｌの場合と同様の周波数特性を得ることができる。   10 and 11, the frequency characteristics of the “before compensation” gain before adjusting the gain by changing the control voltages Vc1 to Vc3, and the frequency characteristics of the “after compensation” gain after adjusting the gain. It is shown. As can be seen from the graphs of FIGS. 10 and 11, when the transistor threshold value varies, the frequency characteristics of the gain of the amplifier 2 greatly deviate. However, by adjusting the voltages of the control voltages Vc1 to Vc3, it is possible to obtain substantially the same frequency characteristics as in the case of typical.

上述の計算機シミュレーションの結果に基づいて、増幅器２の利得補正を行う際には、制御電圧Ｖｃ１を制御して入力インピーダンス整合を調整した後に、制御電圧Ｖｃ２及びＶｃ３を制御して、出力端子ＯＵＴから出力される信号の強度を所望の強度にする利得の調整をする。これにより、入力インピーダンス整合及び雑音指数への影響を抑えつつ所望の利得を得ることができる。   Based on the result of the computer simulation described above, when the gain of the amplifier 2 is corrected, the control voltage Vc1 is controlled to adjust the input impedance matching, and then the control voltages Vc2 and Vc3 are controlled to control the output voltage from the output terminal OUT. The gain is adjusted so that the output signal has a desired intensity. Thereby, a desired gain can be obtained while suppressing the influence on the input impedance matching and the noise figure.

なお、増幅器２において、各トランジスタＭ１〜Ｍ６は、ドレインとソースとを入れ替えて接続しても、図３〜図１１に示した結果と同様の結果が得られる。また、抵抗素子Ｒ１〜Ｒ３をトランジスタＭ１〜Ｍ３のソース側に接続するようにしたり、抵抗素子Ｒ４〜Ｒ６をトランジスタＭ４〜Ｍ６のドレイン側に接続するようにしたりしても、図３〜図１１に示した結果と同様の結果が得られる。   In the amplifier 2, the transistors M1 to M6 can obtain the same results as those shown in FIGS. Further, even if the resistance elements R1 to R3 are connected to the source sides of the transistors M1 to M3, or the resistance elements R4 to R6 are connected to the drain sides of the transistors M4 to M6, FIG. The result similar to the result shown in is obtained.

図１２は、本実施形態における増幅器２を具備する増幅回路２０の構成を示す概略ブロック図である。増幅回路２０は、増幅器２とデジタル−アナログ変換器２１とを具備する。デジタル−アナログ変換器２１には、外部より入力されるデジタル制御信号であって、入力整合部及び利得制御部におけるフィードバック量を示すデジタル制御信号が入力される。デジタル−アナログ変換器２１は、デジタル制御信号の値に応じた電圧を有するアナログ信号に変換する。デジタル−アナログ変換器２１は、変換により得られたアナログ信号を制御電圧Ｖｃ１〜Ｖｃ３として増幅器２に出力する。   FIG. 12 is a schematic block diagram showing a configuration of the amplifier circuit 20 including the amplifier 2 in the present embodiment. The amplifier circuit 20 includes an amplifier 2 and a digital-analog converter 21. The digital-analog converter 21 receives a digital control signal that is input from the outside and that indicates feedback amounts in the input matching unit and the gain control unit. The digital-analog converter 21 converts the digital signal into an analog signal having a voltage corresponding to the value of the digital control signal. The digital-analog converter 21 outputs the analog signal obtained by the conversion to the amplifier 2 as control voltages Vc1 to Vc3.

増幅回路２０は、デジタル−アナログ変換器２１を具備することにより、増幅器２の利得や入力インピーダンス整合を制御する際に与える制御電圧Ｖｃ１〜Ｖｃ３の電圧をデジタル信号で制御できるようになるので、ＭＭＩＣ（Monolithic Microwave Integrated Circuit：モノリシックマイクロ波集積回路）への集積化を容易にすることができる。   Since the amplifier circuit 20 includes the digital-analog converter 21, the voltage of the control voltages Vc1 to Vc3 given when controlling the gain and input impedance matching of the amplifier 2 can be controlled by a digital signal. Integration to (Monolithic Microwave Integrated Circuit) can be facilitated.

（第３の実施形態）
図１３は、第３の実施形態における増幅器３の構成を示す回路図である。増幅器３は、第２の実施形態の増幅器２（図２）における利得の周波数特性を改善した構成を有している。具体的には、増幅器３は、増幅器２の構成に加えて、インダクタＬ１及びＬ２を備えている点が増幅器２と異なっている。 (Third embodiment)
FIG. 13 is a circuit diagram illustrating a configuration of the amplifier 3 according to the third embodiment. The amplifier 3 has a configuration in which the frequency characteristic of the gain in the amplifier 2 (FIG. 2) of the second embodiment is improved. Specifically, the amplifier 3 is different from the amplifier 2 in that it includes inductors L 1 and L 2 in addition to the configuration of the amplifier 2.

インダクタＬ１は、抵抗素子Ｒ２とトランジスタＭ２との間に設けられており、一端が抵抗素子Ｒ２に接続されており、他端がトランジスタＭ２のドレインに接続されている。すなわち、トランジスタＭ２のドレインは、抵抗素子Ｒ２及びインダクタＬ１を介して、所定の電圧（Ｖｄ２）を供給する電源に接続されている。   The inductor L1 is provided between the resistance element R2 and the transistor M2, and one end is connected to the resistance element R2, and the other end is connected to the drain of the transistor M2. That is, the drain of the transistor M2 is connected to a power supply that supplies a predetermined voltage (Vd2) via the resistance element R2 and the inductor L1.

インダクタＬ２は、抵抗素子Ｒ３とトランジスタＭ３との間に設けられており、一端が抵抗素子Ｒ３に接続されており、他端がトランジスタＭ３のドレインに接続されている。すなわち、トランジスタＭ３のドレインは、抵抗素子Ｒ３及びインダクタＬ２を介して、所定の電圧（Ｖｄ３）を供給する電源に接続されている。   The inductor L2 is provided between the resistance element R3 and the transistor M3, one end is connected to the resistance element R3, and the other end is connected to the drain of the transistor M3. That is, the drain of the transistor M3 is connected to a power supply that supplies a predetermined voltage (Vd3) via the resistance element R3 and the inductor L2.

増幅器３は、インダクタＬ１及びＬ２を備えることにより、トランジスタＭ２及びＭ３における高周波帯域における利得を改善することができ、広帯域に亘って良好な特性を得ることができる。
なお、本実施形態においては、初段以外の増幅素子（トランジスタＭ２及びＭ３）に対してインダクタを接続した構成を示したが、初段の増幅素子（トランジスタＭ１）に対してインダクタを接続するようにしてもよい。また、増幅器３が備える増幅素子うちの任意の増幅素子にインダクタを接続するようにしてもよい。 By providing the inductors L1 and L2, the amplifier 3 can improve the gain in the high frequency band of the transistors M2 and M3, and can obtain good characteristics over the wide band.
In the present embodiment, the configuration is shown in which the inductor is connected to the amplification elements (transistors M2 and M3) other than the first stage, but the inductor is connected to the first stage amplification element (transistor M1). Also good. Further, an inductor may be connected to any amplification element among the amplification elements included in the amplifier 3.

（第４の実施形態）
図１４は、第４の実施形態における増幅器４の構成を示す回路図である。増幅器４は、第２の実施形態の増幅器２（図２）における雑音指数を改善した構成を有している。具体的には、増幅器４は、増幅器２の構成に加えて電流源４１を備えている点が増幅器２と異なっている。 (Fourth embodiment)
FIG. 14 is a circuit diagram showing a configuration of the amplifier 4 in the fourth embodiment. The amplifier 4 has a configuration in which the noise figure in the amplifier 2 (FIG. 2) of the second embodiment is improved. Specifically, the amplifier 4 is different from the amplifier 2 in that it includes a current source 41 in addition to the configuration of the amplifier 2.

電流源４１は、初段の増幅素子であるトランジスタＭ１のゲートに接続されている。複数の増幅素子を直列にした多段の増幅回路においては、初段の雑音指数を下げることが重要である。そこで、電流源４１をトランジスタＭ１のゲートに接続して、トランジスタＭ１のゲート電位を所定の電位に安定させることにより、増幅器２の雑音指数を低減することができる。   The current source 41 is connected to the gate of the transistor M1, which is the first stage amplifying element. In a multistage amplifier circuit in which a plurality of amplifier elements are connected in series, it is important to lower the noise figure of the first stage. Therefore, the noise figure of the amplifier 2 can be reduced by connecting the current source 41 to the gate of the transistor M1 and stabilizing the gate potential of the transistor M1 at a predetermined potential.

（第５の実施形態）
図１５は、第５の実施形態における増幅器５の構成を示す回路図である。増幅器５は、第２の実施形態の増幅器２（図２）における利得の周波数特性を改善した構成を有している。具体的には、増幅器５は、増幅器２の構成に加えて抵抗素子Ｒ７を備えている点が増幅器２と異なっている。 (Fifth embodiment)
FIG. 15 is a circuit diagram showing a configuration of the amplifier 5 in the fifth embodiment. The amplifier 5 has a configuration in which the frequency characteristic of gain in the amplifier 2 (FIG. 2) of the second embodiment is improved. Specifically, the amplifier 5 is different from the amplifier 2 in that it includes a resistance element R7 in addition to the configuration of the amplifier 2.

抵抗素子Ｒ７は、一端がトランジスタＭ３のソースに接続され、他端が接地されている。増幅器２は、抵抗素子Ｒ７を備えることによりトランジスタＭ３における利得の線形性を向上させることができ、入力される無線信号に対する増幅の線形性を改善することができる。   The resistor element R7 has one end connected to the source of the transistor M3 and the other end grounded. The amplifier 2 can improve the linearity of gain in the transistor M3 by including the resistance element R7, and can improve the linearity of amplification with respect to the input radio signal.

なお、本実施形態においては、抵抗素子Ｒ７を介して終段の増幅素子（トランジスタＭ３）のソースを接地する場合を説明したが、２段目の増幅素子（トランジスタＭ２）に対して抵抗素子を設けて当該抵抗素子を介してソースを接地するようにしてもよい。   In the present embodiment, the case where the source of the final stage amplification element (transistor M3) is grounded via the resistance element R7 has been described. However, the resistance element is connected to the second stage amplification element (transistor M2). It may be provided so that the source is grounded via the resistance element.

なお、第１から第５の各実施形態において、増幅器が３つの増幅素子を直列に接続した多段の構成を有する場合を説明したが、これに限ることなく、３つ以上の増幅素子を直列に接続した多段の構成であってもよい。ただし、初段の増幅素子の入力にフィードバックする信号、すなわち入力整合部によりフィードバックされる信号は、位相条件から、奇数段目の増幅素子の出力である必要がある。   In each of the first to fifth embodiments, the case where the amplifier has a multi-stage configuration in which three amplifying elements are connected in series has been described. However, the present invention is not limited to this, and three or more amplifying elements are connected in series. A connected multi-stage configuration may be used. However, the signal fed back to the input of the first stage amplifying element, that is, the signal fed back by the input matching unit needs to be the output of the amplifying element in the odd numbered stage from the phase condition.

また、上述の各実施形態では、初段以外の増幅素子（トランジスタＭ２及びＭ３）それぞれに利得制御部を設ける場合を説明したが、これに限ることなく、初段以外の増幅素子のいずれかに利得制御部を設ける構成としてもよい。
また、上述の各実施形態では、各増幅素子にＮチャネル型のＭＯＳＦＥＴを用いる場合を説明したが、これに限ることなく、増幅素子にＰチャネル型のＭＯＳＦＥＴを用いるようにしてもよいし、バイポーラトランジスタを用いるようにしてもよい。
また、第３から第５の各実施形態において説明した、増幅器２の特性を改善させる構成（インダクタＬ１及びＬ２、電流源４１、抵抗素子Ｒ７）を組み合わせて用いるようにしてもよい。 Further, in each of the above-described embodiments, the case where the gain control unit is provided in each of the amplification elements (transistors M2 and M3) other than the first stage has been described. It is good also as a structure which provides a part.
In each of the above-described embodiments, the case where an N-channel type MOSFET is used for each amplification element has been described. However, the present invention is not limited to this, and a P-channel type MOSFET may be used for the amplification element. A transistor may be used.
Further, the configurations (inductors L1 and L2, current source 41, resistor element R7) for improving the characteristics of the amplifier 2 described in the third to fifth embodiments may be used in combination.

１，２，３，４，５…増幅器
２０…増幅回路
２１…デジタル−アナログ変換器
４１…電流源
ＩＮ…入力端子
Ｌ１，Ｌ２…インダクタ
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６…トランジスタ
ＯＵＴ…出力端子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７…抵抗素子
ＲＦ１，ＲＦ２，ＲＦ３…可変抵抗素子 DESCRIPTION OF SYMBOLS 1, 2, 3, 4, 5 ... Amplifier 20 ... Amplifier circuit 21 ... Digital-analog converter 41 ... Current source IN ... Input terminal L1, L2 ... Inductor M1, M2, M3, M4, M5, M6 ... Transistor OUT ... Output terminals R1, R2, R3, R4, R5, R6, R7 ... resistance elements RF1, RF2, RF3 ... variable resistance elements

Claims (8)

直列に接続された少なくとも３つの増幅素子と、
初段の前記増幅素子の入力に接続された入力端子と、
終段の前記増幅素子の出力に接続された出力端子と、
終段の前記増幅素子の出力から初段の前記増幅素子の入力へのフィードバック量を制御する入力整合部と、
２段目の前記増幅素子から終段の前記増幅素子までのうち少なくとも１つの増幅素子に対して設けられる利得調整部であって該増幅素子の出力から入力へのフィードバック量を制御する利得調整部と
を備えることを特徴とする増幅器。 At least three amplifying elements connected in series;
An input terminal connected to the input of the amplification element in the first stage;
An output terminal connected to the output of the amplification element at the final stage;
An input matching unit that controls the amount of feedback from the output of the final stage amplification element to the input of the first stage amplification element;
A gain adjusting unit provided for at least one amplifying element from the second stage amplifying element to the last stage amplifying element, and controlling a feedback amount from an output of the amplifying element to an input An amplifier comprising: and an amplifier. 請求項１に記載の増幅器であって、
前記増幅素子はキャパシタを介さずに直列接続されている
ことを特徴とする増幅器。 An amplifier according to claim 1, comprising:
The amplifier is connected in series without a capacitor. 請求項１又は請求項２のいずれかに記載の増幅器であって、
利得補正を行う際には、
前記入力整合部によるフィードバック量を調整した後に、前記利得調整部によるフィードバック量を調整して、前記出力端子から出力される信号の強度を所定の強度にさせる
ことを特徴とする増幅器。 An amplifier according to claim 1 or claim 2,
When performing gain correction,
After adjusting the feedback amount by the input matching unit, the feedback amount by the gain adjusting unit is adjusted so that the intensity of the signal output from the output terminal becomes a predetermined intensity. 請求項１から請求項３のいずれか一項に記載の増幅器であって、
前記入力整合部は、トランジスタを有し、該トランジスタのゲートに印加する電圧を変化させることによりフィードバック量を制御する
ことを特徴とする増幅器。 An amplifier according to any one of claims 1 to 3,
The input matching unit includes a transistor, and controls an amount of feedback by changing a voltage applied to a gate of the transistor. 請求項１から請求項４のいずれか一項に記載の増幅器であって、
前記利得調整部は、トランジスタを有し、該トランジスタのゲートに印加する電圧を変化させることによりフィードバック量を制御する
ことを特徴とする増幅器。 An amplifier according to any one of claims 1 to 4, comprising:
The gain adjusting unit includes a transistor, and controls a feedback amount by changing a voltage applied to a gate of the transistor. 請求項１から請求項５のいずれか一項に記載の増幅器であって、
前記増幅素子は、ソース接地増幅回路をなすトランジスタを有し、該トランジスタのソースが抵抗素子を介して接地されている
ことを特徴とする増幅器。 An amplifier according to any one of claims 1 to 5,
The amplifier includes a transistor that forms a source-grounded amplifier circuit, and a source of the transistor is grounded via a resistance element. 請求項１から請求項６のいずれか一項に記載の増幅器であって、
前記増幅素子は、ソース接地増幅回路をなすトランジスタを有し、該トランジスタのドレインがインダクタを介して、所定の電圧を供給する電源に接続されている
ことを特徴とする増幅器。 An amplifier according to any one of claims 1 to 6, wherein
The amplifier includes a transistor that forms a common-source amplifier circuit, and a drain of the transistor is connected to a power supply that supplies a predetermined voltage via an inductor. 請求項４又は請求項５に記載の増幅器と、
フィードバック量を示すデジタル信号をアナログ信号に変換し、フィードバック量を制御する前記トランジスタのゲートに前記アナログ信号を印加するデジタル−アナログ変換器と
を具備することを特徴とする増幅回路。 An amplifier according to claim 4 or claim 5;
A digital-analog converter that converts a digital signal indicating a feedback amount into an analog signal and applies the analog signal to a gate of the transistor that controls the feedback amount.
JP2012138701A 2012-06-20 2012-06-20 Amplifier and amplification circuit Pending JP2014003526A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012138701A JP2014003526A (en) 2012-06-20 2012-06-20 Amplifier and amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012138701A JP2014003526A (en) 2012-06-20 2012-06-20 Amplifier and amplification circuit

Publications (1)

Publication Number Publication Date
JP2014003526A true JP2014003526A (en) 2014-01-09

Family

ID=50036298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012138701A Pending JP2014003526A (en) 2012-06-20 2012-06-20 Amplifier and amplification circuit

Country Status (1)

Country Link
JP (1) JP2014003526A (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180412A (en) * 1988-12-29 1990-07-13 Sharp Corp Broad band amplifier
JPH04238407A (en) * 1991-01-22 1992-08-26 Nippon Telegr & Teleph Corp <Ntt> Variable gain amplifier
JPH05291837A (en) * 1992-04-09 1993-11-05 Alps Electric Co Ltd Amplifier
JPH08148953A (en) * 1994-11-16 1996-06-07 Sanyo Electric Co Ltd Amplifier and communication equipment
JPH08162859A (en) * 1994-11-29 1996-06-21 Hitachi Ltd Multi-stage amplifier
JPH1022746A (en) * 1996-06-28 1998-01-23 Nec Corp Wide band amplifier
JP2002141759A (en) * 2000-10-31 2002-05-17 Murata Mfg Co Ltd Variable gain amplifier
JP2006245843A (en) * 2005-03-02 2006-09-14 Nippon Telegr & Teleph Corp <Ntt> Variable gain amplifier
JP2007195189A (en) * 2006-01-18 2007-08-02 Marvell World Trade Ltd Nesting-like transimpedance amplifier
JP2008067365A (en) * 2006-08-08 2008-03-21 Hitachi Ltd Signal delay circuit and pulse generation circuit using the same
JP2008099146A (en) * 2006-10-13 2008-04-24 Sony Corp Amplification circuit and receiver

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180412A (en) * 1988-12-29 1990-07-13 Sharp Corp Broad band amplifier
JPH04238407A (en) * 1991-01-22 1992-08-26 Nippon Telegr & Teleph Corp <Ntt> Variable gain amplifier
JPH05291837A (en) * 1992-04-09 1993-11-05 Alps Electric Co Ltd Amplifier
JPH08148953A (en) * 1994-11-16 1996-06-07 Sanyo Electric Co Ltd Amplifier and communication equipment
JPH08162859A (en) * 1994-11-29 1996-06-21 Hitachi Ltd Multi-stage amplifier
JPH1022746A (en) * 1996-06-28 1998-01-23 Nec Corp Wide band amplifier
JP2002141759A (en) * 2000-10-31 2002-05-17 Murata Mfg Co Ltd Variable gain amplifier
JP2006245843A (en) * 2005-03-02 2006-09-14 Nippon Telegr & Teleph Corp <Ntt> Variable gain amplifier
JP2007195189A (en) * 2006-01-18 2007-08-02 Marvell World Trade Ltd Nesting-like transimpedance amplifier
JP2008067365A (en) * 2006-08-08 2008-03-21 Hitachi Ltd Signal delay circuit and pulse generation circuit using the same
JP2008099146A (en) * 2006-10-13 2008-04-24 Sony Corp Amplification circuit and receiver

Similar Documents

Publication Publication Date Title
US8253492B2 (en) Variable gain amplifier
US8570106B2 (en) Positive feedback common gate low noise amplifier
US7420423B2 (en) Active balun device
US8008973B2 (en) Amplifier for amplifying a high-frequency signal
WO2009073581A1 (en) High-linearity complementary amplifier
JP5979160B2 (en) amplifier
WO2012164794A1 (en) Low-noise amplifier with through mode
WO2014087479A1 (en) High-frequency power amplifier
US9306500B2 (en) Cascode amplifier
JP5239451B2 (en) Differential single phase converter circuit
JP2014175675A (en) High frequency amplifier circuit, radio communication device, and high frequency amplifier circuit control method
JP5109895B2 (en) Amplifier circuit and receiver
US20090027128A1 (en) Variable gain amplifier
US8063703B2 (en) Output circuit of radio-frequency transmitter
KR101787761B1 (en) Rf amplifier
WO2014083876A1 (en) Power amplification circuit and power amplification module
US20110304395A1 (en) Power amplifier
US20110237212A1 (en) Radio receiving circuit
JP2012004777A (en) High-frequency amplifier
KR20060090525A (en) Low noise amplifier having the properties of image signals eliminating and gain-controlling
JP2014003526A (en) Amplifier and amplification circuit
CN110661494A (en) High-frequency amplifier circuit and semiconductor device
JP2007243830A (en) Variable gain amplifier
KR101435342B1 (en) Amplifier for boosting gain
CN113890551B (en) Broadband radio frequency front end receiving circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151201