JPH05291837A - Amplifier - Google Patents
AmplifierInfo
- Publication number
- JPH05291837A JPH05291837A JP8882292A JP8882292A JPH05291837A JP H05291837 A JPH05291837 A JP H05291837A JP 8882292 A JP8882292 A JP 8882292A JP 8882292 A JP8882292 A JP 8882292A JP H05291837 A JPH05291837 A JP H05291837A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- amplifier circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、光電スイッチ装置の検
出信号等を増幅するのに適した増幅装置に係わり、特
に、高い直流動作点安定度と大きなダイナミックレンジ
を有し、交流信号利得を前記直流動作点の安定化に係わ
りなく設定できる増幅装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifying device suitable for amplifying a detection signal of a photoelectric switch device, and more particularly, it has a high DC operating point stability and a large dynamic range, and has an AC signal gain. The present invention relates to an amplifying device that can be set regardless of stabilization of the DC operating point.
【０００２】[0002]
【従来の技術】従来、光電スイッチ装置において光セン
サの検出信号を増幅する増幅装置としては、通常、図１
８に示すような回路構成の増幅装置が用いられていた。2. Description of the Related Art Conventionally, as an amplifying device for amplifying a detection signal of an optical sensor in a photoelectric switch device, generally, an amplifier device shown in FIG.
An amplifier having a circuit configuration as shown in 8 has been used.
【０００３】図１８において、８０は交流結合反転増幅
回路、８１は比較回路、８２、８３、８４は増幅用トラ
ンジスタ、８５は直流電源、８６はオペアンプ、８７は
基準電圧設定用ポテンショメータ、８８は信号入力端
子、８９は信号出力端子である。In FIG. 18, 80 is an AC coupling inverting amplifier circuit, 81 is a comparison circuit, 82, 83 and 84 are amplifying transistors, 85 is a DC power supply, 86 is an operational amplifier, 87 is a reference voltage setting potentiometer, and 88 is a signal. The input terminal 89 is a signal output terminal.
【０００４】そして、交流結合反転増幅回路８０は、３
つのトランジスタ８２乃至８４からなる増幅段を備えて
おり、各増幅段間は容量結合されている。比較回路８１
は、オペアンプ８６を含み、オペアンプ８６の反転入力
はポテンショメータ８７に接続されている。The AC coupling inverting amplifier circuit 80 has three
An amplification stage including two transistors 82 to 84 is provided, and the amplification stages are capacitively coupled. Comparison circuit 81
Includes an operational amplifier 86, and the inverting input of the operational amplifier 86 is connected to the potentiometer 87.
【０００５】前記構成に係わる増幅装置において、光セ
ンサ（図示なし）により検出された信号が信号入力端子
８８に供給されると、その信号は交流結合反転増幅回路
８０で所定のレベルになるように増幅され、この増幅信
号は比較回路８１に供給される。次いで、比較回路８１
は、オペアンプ８６において前記増幅信号とポテンショ
メータ８７からの基準電圧とを比較し、その比較により
得られた所定レベル以上の出力信号が信号出力端子８９
から取り出されるものである。In the amplifying apparatus having the above structure, when a signal detected by an optical sensor (not shown) is supplied to the signal input terminal 88, the AC coupling inverting amplifier circuit 80 causes the signal to have a predetermined level. The amplified signal is amplified and supplied to the comparison circuit 81. Then, the comparison circuit 81
The operational amplifier 86 compares the amplified signal with the reference voltage from the potentiometer 87, and the output signal of a predetermined level or higher obtained by the comparison is the signal output terminal 89.
Is taken from.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、前述の
従来の増幅装置は、各増幅段間が容量結合されている交
流結合反転増幅回路８０を用いているために、デューテ
イサイクルの小さいパルス信号や時間的にデューテイサ
イクルの変化する信号が入力されたときには、前記信号
に対応して交流結合反転増幅回路８０の直流動作点が変
動するようになって、前記信号を正しく増幅することが
できず、しかも、交流結合反転増幅回路８０で増幅した
信号を次続の比較回路８１に供給すると、前記直流動作
点の変動に応じてその出力信号のレベルも変化してしま
うという問題がある。However, since the above-described conventional amplifying apparatus uses the AC coupling inverting amplifying circuit 80 in which each amplifying stage is capacitively coupled, a pulse signal with a small duty cycle or When a signal whose duty cycle changes with time is input, the DC operating point of the AC coupling inverting amplifier circuit 80 changes corresponding to the signal, and the signal cannot be amplified properly. Moreover, when the signal amplified by the AC coupling inverting amplifier circuit 80 is supplied to the subsequent comparison circuit 81, there is a problem that the level of the output signal also changes according to the fluctuation of the DC operating point.
【０００７】ところで、前記問題の解決のために、前記
交流結合反転増幅回路８０の代わりにオペアンプを用い
ることが考えられるが、一般に、差動入力を有するオペ
アンプは、高速動作させることができないため、取り扱
う信号が制限されるという問題がある。なお、差動入力
を有するオペアンプの中には、高速動作させることがで
きるものも存在するが、このようなオペアンプは、消費
電力が大きく、高い直流動作電圧を必要とするという問
題がある。In order to solve the above problem, an operational amplifier may be used in place of the AC coupling inverting amplifier circuit 80. However, in general, an operational amplifier having a differential input cannot be operated at high speed. There is a problem that the signals to be handled are limited. Although some operational amplifiers having a differential input can be operated at high speed, such operational amplifiers have a problem that they consume a large amount of power and require a high DC operating voltage.
【０００８】この他に、前記交流結合反転増幅回路８０
の代わりに非差動入力を有する高速動作可能な増幅回路
を用いることも考えられるが、このような増幅回路は、
ダイナミックレンジが小さく、直流動作点が不安定にな
るという問題がある。In addition to this, the AC coupling inverting amplifier circuit 80 is also provided.
Although it is possible to use an amplifier circuit having a non-differential input and capable of high speed operation, such an amplifier circuit is
There is a problem that the dynamic range is small and the DC operating point becomes unstable.
【０００９】本発明は、これらの問題点を解決するため
のもので、その目的は、入力される信号の種類に関係な
しに高速動作が可能であり、大きなダイナミックレンジ
と高い直流動作点安定度を有し、かつ、その交流信号利
得を前記直流動作点の安定化に係わりなく設定できる増
幅装置を提供することにある。The present invention is intended to solve these problems, and its purpose is to enable high speed operation regardless of the type of input signal, a large dynamic range and a high DC operating point stability. It is an object of the present invention to provide an amplifier device which has the above-mentioned characteristics and which can set the AC signal gain thereof regardless of stabilization of the DC operating point.
【００１０】[0010]
【課題を解決するための手段】前記目的の達成のため
に、本発明は、直結型反転増幅回路と、前記直結型反転
増幅回路の入出力間に接続された交流帰還回路及び直流
帰還回路とからなり、前記直流帰還回路は、直流成分を
抽出する動作点抽出回路、好ましくは、ローパスフィル
タ回路、ピークホールド回路、サンプルホールド回路の
いずれかで構成される動作点抽出回路と、交流信号利得
よりも大きな直流信号利得を有するバイアス電圧発生回
路、好ましくは、反転入力と出力との間に容量素子が接
続され、かつ、非反転入力に前記動作点抽出回路からの
出力電圧、反転入力に基準電圧がそれぞれ供給された差
動増幅回路で構成されるバイアス電圧発生回路とを少な
くとも含み、前記バイアス電圧発生回路の出力によって
前記直結型反転増幅回路の直流動作バイアス電圧が設定
される手段を具備している。To achieve the above object, the present invention provides a direct connection inverting amplifier circuit, and an AC feedback circuit and a DC feedback circuit connected between the input and output of the direct connection inverting amplifier circuit. The DC feedback circuit comprises an operating point extraction circuit for extracting a DC component, preferably an operating point extraction circuit composed of a low pass filter circuit, a peak hold circuit, or a sample hold circuit, and an AC signal gain. A bias voltage generation circuit having a large DC signal gain, preferably a capacitive element is connected between the inverting input and the output, and the output voltage from the operating point extraction circuit to the non-inverting input and the reference voltage to the inverting input. And a bias voltage generating circuit composed of a differential amplifier circuit to which each of the above is supplied. DC operating bias voltage of the road is provided with means to be set.
【００１１】[0011]
【作用】前記手段によれば、直結型反転増幅回路は、各
段間が直流結合されている奇数増幅段（好ましくは３段
であるが、１段でも可）によって構成され、内部に各別
の直流バイアス回路や差動回路を有していないので、前
記直結型反転増幅回路を高速動作させることができると
ともに、広いダイナミックレンジで動作させることがで
きる。この他に、この直結型反転増幅回路は、内部にル
ープ帰還回路を有していないので、高利得を得ることが
できる。According to the above-mentioned means, the direct connection type inverting amplifier circuit is constituted by the odd-numbered amplifier stages (preferably three stages, but one stage is also possible) in which the respective stages are DC-coupled, and each of them is internally separated. Since it does not have the DC bias circuit or the differential circuit, the direct connection inverting amplifier circuit can be operated at a high speed and can be operated in a wide dynamic range. In addition to this, since this direct connection type inverting amplifier circuit does not have a loop feedback circuit inside, a high gain can be obtained.
【００１２】また、前記手段によれば、交流帰還回路
が、直流帰還回路に対して別個に並列的に設けられてい
るので、前記直結型反転増幅回路を含んだ増幅装置全体
の交流信号利得を、前記直流帰還回路による前記直結型
反転増幅回路の直流動作点の安定化に係わりなく設定す
ることができる。Further, according to the above means, since the AC feedback circuit is separately provided in parallel with the DC feedback circuit, the AC signal gain of the entire amplifying device including the direct connection inverting amplifier circuit can be reduced. It can be set regardless of the stabilization of the DC operating point of the direct coupling inverting amplifier circuit by the DC feedback circuit.
【００１３】さらに、前記手段によれば、前記直流帰還
回路は、前記直結型反転増幅回路の出力信号から直流成
分のみを抽出する動作点抽出回路と、前記直流成分を基
準電圧と比較し、その比較出力を前記直結型反転増幅回
路に直流バイアス電圧として供給する差動増幅回路を含
んだバイアス電圧発生回路とからなり、前記差動増幅回
路は交流信号利得よりも大きな直流信号利得を有するよ
うに構成されているので、前記直結型反転増幅回路の直
流動作点を任意の点において安定化させることができ
る。その上、前記差動増幅回路は、直流が入力されるだ
けであるから、前記差動増幅回路として低速のものが使
用できる。Further, according to the above means, the DC feedback circuit compares the DC component with a reference voltage and an operating point extraction circuit that extracts only the DC component from the output signal of the direct connection inverting amplifier circuit. And a bias voltage generating circuit including a differential amplifier circuit for supplying a comparison output to the direct connection inverting amplifier circuit as a DC bias voltage, the differential amplifier circuit having a DC signal gain larger than an AC signal gain. Since it is configured, the direct-current operating point of the direct coupling inverting amplifier circuit can be stabilized at an arbitrary point. Moreover, since only DC is input to the differential amplifier circuit, a low speed differential amplifier circuit can be used.
【００１４】[0014]
【実施例】ここでは、本発明の実施例の説明に先立っ
て、本発明に係わる増幅装置が適用される光電スイッチ
装置について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Prior to the description of the embodiments of the present invention, a photoelectric switch device to which the amplification device according to the present invention is applied will be described.
【００１５】図１３は、本発明に係わる増幅装置が適用
される光電スイッチ装置の構成の第１例を示すブロック
構成図である。FIG. 13 is a block diagram showing a first example of the configuration of a photoelectric switch device to which the amplifier device according to the present invention is applied.
【００１６】図１３において、５０はフォトダイオード
（光センサ）、５１はプリアンプ、５２はローパスフィ
ルタ、５３は本発明に係わる増幅装置、５４はリミッタ
アンプ（比較回路）、５５は検波回路、５６は２値化回
路、５７はマイクロコンピュータ（マイコン）、５８は
発光ダイオード、５９は駆動用トランジスタである。In FIG. 13, reference numeral 50 is a photodiode (optical sensor), 51 is a preamplifier, 52 is a low-pass filter, 53 is an amplifying device according to the present invention, 54 is a limiter amplifier (comparing circuit), 55 is a detecting circuit, and 56 is a detecting circuit. A binary circuit, 57 is a microcomputer, 58 is a light emitting diode, and 59 is a driving transistor.
【００１７】そして、光センサ５０と発光ダイオード５
８との間に検知物体（図示なし）等が配置され、光セン
サ５０により得られた検知信号は、プリアンプ５１、ロ
ーパスフィルタ５２、増幅装置５３、比較回路５４、検
波回路５５、２値化回路５６をそれぞれ介してマイコン
５７に供給され、一方、マイコン５７からの駆動信号は
駆動用トランジスタ５９を介して発光ダイオード５８に
供給される。The optical sensor 50 and the light emitting diode 5
A detection object (not shown) or the like is arranged between the detection signal and the detection signal obtained by the optical sensor 50. The signal is supplied to the microcomputer 57 via 56, while the drive signal from the microcomputer 57 is supplied to the light emitting diode 58 via the driving transistor 59.
【００１８】また、図１４は、図１３の光電スイッチ装
置において、その比較回路５４、検波回路５５、２値化
回路５６の詳細を示す回路構成図である。FIG. 14 is a circuit configuration diagram showing details of the comparison circuit 54, the detection circuit 55, and the binarization circuit 56 in the photoelectric switch device of FIG.
【００１９】図１４において、６０は電源とポテンショ
メータからなる基準電圧発生回路、６１は差動増幅回
路、６２は２個の抵抗と一対の背中合わせのツエナダイ
オードからなる負帰還回路、６３は検波用ダイオード、
６４は抵抗と容量からなる平滑回路、６５は差動増幅回
路である。In FIG. 14, reference numeral 60 is a reference voltage generating circuit composed of a power source and a potentiometer, 61 is a differential amplifier circuit, 62 is a negative feedback circuit composed of two resistors and a pair of back-to-back Zener diodes, and 63 is a detection diode. ,
Reference numeral 64 is a smoothing circuit composed of resistors and capacitors, and 65 is a differential amplifier circuit.
【００２０】そして、基準電圧発生回路６０は、２つの
電圧Ｖ1 、Ｖ2 （ただし、Ｖ1 ＞Ｖ2 ）を発生し、前記
電圧Ｖ1 は２値化回路５６に、前記電圧Ｖ2 は比較回路
５４にそれぞれ供給される。比較回路５４は差動増幅回
路６１と負帰還回路６２とからなり、検波回路５５は検
波用ダイオード６４と平滑回路６５からなる。The reference voltage generating circuit 60 generates two voltages V 1 and V 2 (where V 1 > V 2 ), the voltage V 1 is supplied to the binarization circuit 56, and the voltage V 2 is supplied to the binarizing circuit 56. It is supplied to each of the comparison circuits 54. The comparison circuit 54 includes a differential amplifier circuit 61 and a negative feedback circuit 62, and the detection circuit 55 includes a detection diode 64 and a smoothing circuit 65.
【００２１】さらに、図１５（ａ）乃至（ｆ）は、図１
３及び図１４の光電スイッチ装置における各部の信号状
態を示す波形図である。Further, FIGS. 15A to 15F are shown in FIG.
FIG. 15 is a waveform diagram showing signal states of respective parts in the photoelectric switch device of FIGS. 3 and 14.
【００２２】図１５において、（ａ）は発光ダイオード
５８の出力光波形（図１３のＡ点）、（ｂ）は増幅装置
５３の入力信号波形（図１３、図１４のＢ点）、（ｃ）
は増幅装置５３の出力信号波形（図１３、図１４のＣ
点）、（ｄ）は比較回路５４の出力信号波形（図１３、
図１４のＤ点）、（ｅ）は検波回路５５の出力信号波形
（図１３、図１４のＥ点）、（ｆ）は２値化回路５６の
出力信号波形（図１３、図１４のＦ点）である。In FIG. 15, (a) is the output light waveform of the light emitting diode 58 (point A in FIG. 13), (b) is the input signal waveform of the amplifying device 53 (point B in FIGS. 13 and 14), (c). )
Is the output signal waveform of the amplifier 53 (C in FIGS. 13 and 14).
Points) and (d) are output signal waveforms of the comparison circuit 54 (FIG. 13,
14), (e) is the output signal waveform of the detection circuit 55 (point E of FIGS. 13 and 14), and (f) is the output signal waveform of the binarization circuit 56 (F of FIGS. 13 and 14). Points).
【００２３】ここにおいて、前記光電スイッチ装置の動
作を、図１５の波形図を併用して説明する。Here, the operation of the photoelectric switch device will be described with reference to the waveform diagram of FIG.
【００２４】動作時に、マイコン５７は所定の繰返し周
波数と所定の継続期間とを有する間歇的な駆動信号を発
生する。この駆動信号は、駆動用トランジスタ５９を介
して発光ダイオード５８に供給され、発光ダイオード５
８から図１５の（ａ）に示すような光信号を検知物体に
向かって放射させる。この放射光信号は、一部が検知物
体で反射された後、光センサ５０において検知受光さ
れ、その受光量に対応した電気的な検知信号に変換され
る。次に、この検知信号は、プリアンプ５１において所
定のレベルに増幅された後、狭帯域ローパスフィルタ５
２においてノイズ等の不要な成分が除去され、図１５
（ｂ）に示すような正弦波状のバースト信号に変換さ
れ、次いで、このバースト信号は次続の本発明に係わる
増幅装置５３の入力に供給される。続いて、前記バース
ト信号は、前記増幅装置５３において増幅され、前記電
圧Ｖ1 を基準レベルとする図１５（ｃ）に示すような増
幅信号に変換され、この増幅信号は次続の比較回路５４
の入力に供給される。次に、前記増幅信号は、比較回路
５４において差動増幅回路６１に供給される前記電圧Ｖ
2によりリミット増幅され、正側レベルに比べて負側レ
ベルが大幅にカットされた図１５（ｄ）に示すようなリ
ミット信号に変換され、このリミット信号は次続の２値
化回路５５の入力に供給される。続いて、前記リミット
信号は、２値化回路５５において差動増幅回路６５に供
給される前記電圧Ｖ1 によりさらにスライスされ、正振
幅の頂上部分だけが抽出された図１５（ｅ）に示すよう
な２値化信号に変換され、この２値化信号がマイコン５
７に供給される。最後に、マイコン５７は、前記２値化
信号を受けると、その信号の波形分析を行い、前記検知
物体の有無の判断を行うものである。In operation, the microcomputer 57 generates an intermittent drive signal having a predetermined repetition frequency and a predetermined duration. This drive signal is supplied to the light emitting diode 58 through the driving transistor 59, and the light emitting diode 5
An optical signal as shown in FIG. 15A from 8 is emitted toward the detection object. A part of the emitted light signal is reflected by the detection object, then detected and received by the optical sensor 50, and converted into an electrical detection signal corresponding to the received light amount. Next, this detection signal is amplified to a predetermined level in the preamplifier 51, and then the narrow band low-pass filter 5
2, unnecessary components such as noise are removed, and FIG.
It is converted into a sinusoidal burst signal as shown in (b), and this burst signal is then supplied to the input of the following amplifying device 53 according to the present invention. Then, the burst signal is amplified in the amplifier 53 and converted into an amplified signal as shown in FIG. 15C with the voltage V 1 as a reference level, and this amplified signal is compared with the next comparison circuit 54.
Is supplied to the input of. Next, the amplified signal is the voltage V supplied to the differential amplifier circuit 61 in the comparison circuit 54.
2 is limit-amplified and converted into a limit signal as shown in FIG. 15 (d) in which the negative side level is greatly cut compared to the positive side level, and this limit signal is input to the next binarization circuit 55. Is supplied to. Subsequently, the limit signal is further sliced by the voltage V 1 supplied to the differential amplifier circuit 65 in the binarization circuit 55, and only the top portion of the positive amplitude is extracted, as shown in FIG. Is converted into a binary signal, and this binary signal is converted to the microcomputer 5
7 is supplied. Finally, the microcomputer 57 receives the binarized signal, analyzes the waveform of the signal, and determines the presence or absence of the detection object.
【００２５】続く、図１６は、本発明に係わる増幅装置
が適用される検出装置の概略構成の第２例を示すブロッ
ク構成図である。Next, FIG. 16 is a block diagram showing a second example of a schematic configuration of a detection device to which the amplification device according to the present invention is applied.
【００２６】図１６において、６６は超音波発生素子、
６７は超音波受信素子、６８はスイッチング回路、６９
は発振回路、７０は検知物体であり、その他、図１３に
示す構成要素と同じ構成要素には同じ符号を付けてい
る。In FIG. 16, 66 is an ultrasonic wave generating element,
67 is an ultrasonic receiving element, 68 is a switching circuit, 69
Is an oscillating circuit, 70 is a detection object, and the same components as those shown in FIG. 13 are denoted by the same reference numerals.
【００２７】そして、超音波発生素子６６は、駆動トラ
ンジスタ５９を介して間欠的な駆動信号を受け、前記駆
動信号を超音波信号に変換し、この超音波信号を検知物
体７０に向けて放射する。超音波受信素子６７は、検知
物体７０から反射された超音波信号を受信し、その信号
の受信量に対応した電気的な検知信号を発生する。な
お、スイッチング回路６８は、マイコン５７から供給さ
れる周期的な制御信号によって発振回路６９が発生する
信号をスイッチングし、前記間歇的な駆動信号を発生さ
せる。Then, the ultrasonic wave generation element 66 receives an intermittent drive signal via the drive transistor 59, converts the drive signal into an ultrasonic wave signal, and radiates this ultrasonic wave signal toward the detection object 70. .. The ultrasonic wave receiving element 67 receives the ultrasonic wave signal reflected from the detection object 70 and generates an electric detection signal corresponding to the received amount of the signal. The switching circuit 68 switches the signal generated by the oscillation circuit 69 according to the periodic control signal supplied from the microcomputer 57 to generate the intermittent drive signal.
【００２８】また、図１７は、図１６の検出装置の超音
波発生素子６６の直前にある点Ａ’における超音波信号
を示す信号波形図である。FIG. 17 is a signal waveform diagram showing an ultrasonic wave signal at a point A'just before the ultrasonic wave generating element 66 of the detecting apparatus of FIG.
【００２９】この第２例と前記第１例との違いは、第２
例が超音波信号を用いて検知物体７０の検出を行ってい
るのに対して、前記第１例が光信号を用いて検知物体の
検出を行っている点、及び、第２例が超音波信号を発生
するために、スイッチング回路６８及び発振回路６９を
別途設けているのに対して、前記第１例がそれらの回路
６８、６９を欠いている点にあるが、検知物体を検知す
る際の動作態様には何等変わりがなく、全体的に見ても
第２例の動作は前述した前記第１例の動作とほぼ同じで
あるので、第２例の動作についてのこれ以上の詳しい説
明は省略する。The difference between the second example and the first example is that the second example
While the example detects the detection object 70 using an ultrasonic signal, the first example detects the detection object using an optical signal, and the second example uses the ultrasonic wave. While a switching circuit 68 and an oscillation circuit 69 are separately provided to generate a signal, the first example lacks those circuits 68 and 69. There is no change in the operation mode, and the operation of the second example is almost the same as the operation of the first example described above even if viewed as a whole. Therefore, a more detailed description of the operation of the second example will be given. Omit it.
【００３０】以下においては、本発明に係わる増幅装置
の実施例を図面を用いて説明する。In the following, embodiments of the amplification device according to the present invention will be described with reference to the drawings.
【００３１】図１は、本発明に係わる増幅装置の第１の
実施例を示す回路構成図である。FIG. 1 is a circuit configuration diagram showing a first embodiment of an amplifier device according to the present invention.
【００３２】図１において、１は直結型反転増幅回路、
１Ａ乃至１Ｃは増幅用トランジスタ、２は交流帰還回
路、３は直流帰還回路、４は入力結合容量、５は信号入
力端子、６は信号出力端子、７は動作点抽出回路、８は
バイアス電圧発生回路、９は差動増幅回路、１０は基準
電圧源、１１は比較回路、１２は差動増幅回路、１３は
比較回路の出力端子である。In FIG. 1, 1 is a direct-coupled inverting amplifier circuit,
1A to 1C are amplification transistors, 2 is an AC feedback circuit, 3 is a DC feedback circuit, 4 is an input coupling capacitance, 5 is a signal input terminal, 6 is a signal output terminal, 7 is an operating point extraction circuit, and 8 is a bias voltage generator. The circuit, 9 is a differential amplifier circuit, 10 is a reference voltage source, 11 is a comparison circuit, 12 is a differential amplification circuit, and 13 is an output terminal of the comparison circuit.
【００３３】そして、直結型反転増幅回路１は、トラン
ジスタ１Ａ乃至１Ｃをそれぞれ含む３つの増幅段を直接
結合し、かつ、これら増幅段間の直流バイアス供給回路
を省いた回路で構成されている。この直結型反転増幅回
路１は、入出力端間に交流帰還回路２と直流帰還回路３
とが並列接続され、前記入力端は入力結合容量４を介し
て信号入力端子５に、前記出力端は直接信号出力端子６
にそれぞれ接続されている。交流帰還回路２は帰還容量
と帰還抵抗の直列接続からなっており、直流帰還回路３
は動作点抽出回路７、バイアス電圧発生回路８及び基準
電圧源１０からなっている。この中で、前記動作点抽出
回路７は、直列抵抗と分路容量とにより構成されたロー
パスフィルタで構成されており、前記基準電圧源１０
は、直流電源とポテンショメータの並列接続で構成され
ている。さらに、前記バイアス電圧発生回路８は、差動
増幅回路９、帰還容量及び帰還抵抗で構成されており、
前記差動増幅回路９の反転入力と出力との間に前記帰還
容量が、前記差動増幅回路９の出力に直列に前記帰還抵
抗がそれぞれ接続されている。The direct-coupled inverting amplifier circuit 1 is composed of a circuit in which three amplification stages each including the transistors 1A to 1C are directly coupled and a DC bias supply circuit between these amplification stages is omitted. This direct connection type inverting amplifier circuit 1 has an AC feedback circuit 2 and a DC feedback circuit 3 between its input and output terminals.
Are connected in parallel, the input end is connected to the signal input terminal 5 via the input coupling capacitor 4, and the output end is directly connected to the signal output terminal 6
Respectively connected to. The AC feedback circuit 2 is composed of a feedback capacitor and a feedback resistor connected in series.
Is composed of an operating point extraction circuit 7, a bias voltage generation circuit 8 and a reference voltage source 10. In this, the operating point extraction circuit 7 is composed of a low-pass filter composed of a series resistance and a shunt capacitance, and the reference voltage source 10
Is composed of a DC power supply and a potentiometer connected in parallel. Further, the bias voltage generating circuit 8 is composed of a differential amplifier circuit 9, a feedback capacitor and a feedback resistor,
The feedback capacitor is connected between the inverting input and the output of the differential amplifier circuit 9, and the feedback resistor is connected in series to the output of the differential amplifier circuit 9.
【００３４】本実施例に係わる増幅装置は、次に述べる
ような動作を行う。The amplifying apparatus according to this embodiment operates as described below.
【００３５】まず、信号入力端子５に何等信号が供給さ
れないとき（信号無入力時）に、直結型反転増幅回路１
にはバイアス電圧発生回路８からの直流バイアス電圧が
供給される、具体的に述べると、基準電圧源１０で得ら
れた電圧Ｖ1 がバイアス電圧発生回路８の差動増幅回路
９を介して直結型反転増幅回路１の入力端に供給され、
直結型反転増幅回路１の各増幅段のトランジスタ１Ａ乃
至１Ｃにおける信号無入力時の動作点は、前記電圧Ｖ1
の値に一致した基準レベルになるように選択設定され
る。First, when no signal is supplied to the signal input terminal 5 (when no signal is input), the direct connection inverting amplifier circuit 1
Is supplied with a DC bias voltage from the bias voltage generating circuit 8. Specifically, the voltage V 1 obtained from the reference voltage source 10 is directly connected via the differential amplifier circuit 9 of the bias voltage generating circuit 8. Is supplied to the input terminal of the type inverting amplifier circuit 1,
The operating point when no signal is input to the transistors 1A to 1C of each amplification stage of the direct connection inverting amplifier circuit 1 is the voltage V 1
The reference level is selected and set so as to match the value of.
【００３６】次に、信号入力端子５に図１５（ｂ）に示
すような入力（バースト）信号が入力されると、この入
力信号は、入力結合容量５において直流分がカットされ
た後に直結型反転増幅回路１に供給され、そこで高利得
増幅されて図１５（ｃ）に示すように前記電圧Ｖ1 を基
準レベルとする出力信号に変換され、この出力信号は信
号出力端子６に供給される。続いて、前記出力信号は、
基準電圧源１０で得られる電圧Ｖ2 （ただし、Ｖ1 ＞Ｖ
2 ）とともに比較回路１１の差動増幅回路１２に供給さ
れ、前記差動増幅回路１２においては前記電圧Ｖ2 との
振幅の比較が行われ、その結果、正側振幅レベルに比べ
て負側振幅レベルが大幅にカットされた図１５（ｄ）に
示すようなリミット信号に変換される。その後、このリ
ミット信号は、比較回路１１から出力されて比較回路の
出力端子１３に供給される。Next, when an input (burst) signal as shown in FIG. 15 (b) is input to the signal input terminal 5, this input signal is directly coupled after the direct current component is cut off in the input coupling capacitor 5. It is supplied to the inverting amplifier circuit 1, where it is amplified with high gain and converted into an output signal having the voltage V 1 as a reference level as shown in FIG. 15C, and this output signal is supplied to the signal output terminal 6. .. Subsequently, the output signal is
The voltage V 2 obtained by the reference voltage source 10 (where V 1 > V
2 ) is supplied to the differential amplifier circuit 12 of the comparison circuit 11, and the differential amplifier circuit 12 compares the amplitude with the voltage V 2, and as a result, the negative side amplitude is higher than the positive side amplitude level. The level is converted into a limit signal as shown in FIG. Then, the limit signal is output from the comparison circuit 11 and supplied to the output terminal 13 of the comparison circuit.
【００３７】ところで、前記信号出力端子６に得られた
出力信号の一部は、交流帰還回路２を介して直結型反転
増幅回路１の入力端に負帰還されている。この負帰還の
配置により、本実施例の増幅装置における信号交流利得
及び信号利得周波数特性は、前記交流帰還回路２のイン
ピーダンス値に依存するので、前記交流帰還回路２の帰
還抵抗及び帰還容量の各インピーダンス値を選択するこ
とにより、前記信号交流利得及び信号利得周波数特性を
それぞれ独自に設定することができる。By the way, a part of the output signal obtained at the signal output terminal 6 is negatively fed back to the input end of the direct connection type inverting amplifier circuit 1 through the AC feedback circuit 2. With this negative feedback arrangement, the signal AC gain and the signal gain frequency characteristic in the amplifying apparatus of this embodiment depend on the impedance value of the AC feedback circuit 2, so that the feedback resistance and the feedback capacitance of the AC feedback circuit 2 are different. By selecting the impedance value, the signal AC gain and the signal gain frequency characteristic can be independently set.
【００３８】また、前記出力信号の一部は、直流帰還回
路３にも供給されるが、このとき、前記出力信号は、ま
ず、ローパスフィルタ７に供給され、そこで前記出力信
号中の直流成分及び超低周波数成分（以下、これらを直
流成分という）が抽出された後に、前記直流成分は差動
増幅回路９の非反転入力に供給される。この場合、差動
増幅回路９には、その反転入力に基準電圧源１０の前記
電圧Ｖ1 が供給されているので、差動増幅回路９におい
ては前記直流成分と前記電圧Ｖ1 とがレベル比較され、
差動増幅回路９の出力にはその比較出力電圧が得られ
る。次いで、この比較出力電圧は、帰還抵抗を介して直
結型反転増幅回路１の入力端に、前記出力信号の基準レ
ベル（前記電圧Ｖ1 に一致）の変動を補償するような大
きさ及び極性をもって供給されるものである。A part of the output signal is also supplied to the DC feedback circuit 3. At this time, the output signal is first supplied to the low-pass filter 7, where the DC component in the output signal and After the ultra-low frequency components (hereinafter referred to as DC components) are extracted, the DC components are supplied to the non-inverting input of the differential amplifier circuit 9. In this case, since the voltage V 1 of the reference voltage source 10 is supplied to the inverting input of the differential amplifier circuit 9, the DC component and the voltage V 1 are compared in level in the differential amplifier circuit 9. Was
The comparison output voltage is obtained at the output of the differential amplifier circuit 9. Next, this comparison output voltage is applied to the input terminal of the direct connection type inverting amplifier circuit 1 via a feedback resistor with a magnitude and polarity so as to compensate for the fluctuation of the reference level (which matches the voltage V 1 ) of the output signal. What is supplied.
【００３９】即ち、いま、直結型反転増幅回路１の各増
幅段の直流動作点が何等かの原因によってその設定値か
ら変動し、その変動に起因して前記出力信号の基準レベ
ルが変動したとしても、その基準レベルの変動が直流帰
還回路３から前記比較出力電圧として前記直結型反転増
幅回路１に負帰還され、その結果として前記直流動作点
がその設定値に戻されるので、前記出力信号の基準レベ
ルの変動も直ちに補償されるものである。このため、直
結型反転増幅回路１の直流動作点は常時一定に維持され
ることになり、前記直流動作点の安定度を著しく高める
ことができるようになる。That is, it is now assumed that the DC operating point of each amplification stage of the direct-coupled inverting amplifier circuit 1 is changed from its set value due to some cause, and the reference level of the output signal is changed due to the change. Also, since the fluctuation of the reference level is negatively fed back from the DC feedback circuit 3 to the direct connection inverting amplifier circuit 1 as the comparison output voltage, and as a result, the DC operating point is returned to its set value, the output signal The fluctuation of the reference level is also immediately compensated. Therefore, the DC operating point of the direct-coupled inverting amplifier circuit 1 is always maintained constant, and the stability of the DC operating point can be significantly increased.
【００４０】ところで、直結型反転増幅回路１の直流動
作点安定度は、周知のように、直流帰還回路３の利得の
大きさ、換言すれば、直流帰還回路３の差動増幅回路９
の直流利得の大きさに依存する。ここにおいて、前記差
動増幅回路９は、その反転入力と出力との間に帰還容量
が結合され、その直流利得（例えば、約１００乃至１２
０ｄＢ）がその交流利得（例えば、約８０ｄＢ）に比べ
てかなり大きくなるように構成されているので、このよ
うな構成の差動増幅回路９を直流帰還回路３に使用すれ
ば、直結型反転増幅回路１の直流動作点を充分に安定化
させることができ、しかも、この直流動作点の安定化は
前記信号交流利得及び信号利得周波数特性の設定と別個
に行うことができるものである。また、前記差動増幅回
路９は主として直流成分の処理を行っているだけである
ので、この差動増幅回路９には低速のものを用いること
ができる。As is well known, the DC operating point stability of the direct-coupled inverting amplifier circuit 1 is the magnitude of the gain of the DC feedback circuit 3, in other words, the differential amplifier circuit 9 of the DC feedback circuit 3.
Depends on the magnitude of the DC gain of. Here, in the differential amplifier circuit 9, a feedback capacitance is coupled between its inverting input and output, and its DC gain (for example, about 100 to 12).
0 dB) is configured to be considerably larger than the AC gain (for example, about 80 dB). Therefore, if the differential amplifier circuit 9 having such a configuration is used for the DC feedback circuit 3, the direct connection inverting amplification is performed. The DC operating point of the circuit 1 can be sufficiently stabilized, and the DC operating point can be stabilized separately from the setting of the signal AC gain and the signal gain frequency characteristic. Further, since the differential amplifier circuit 9 mainly only processes the DC component, a low speed differential amplifier circuit 9 can be used.
【００４１】また、図２（ａ）、（ｂ）は、本実施例に
おいて、信号入力端子５及び信号出力端子６に生じる信
号の実測波形図である。2 (a) and 2 (b) are actually measured waveform diagrams of signals generated at the signal input terminal 5 and the signal output terminal 6 in this embodiment.
【００４２】図２において、（ａ）は信号入力端子５に
供給される入力（バースト）信号波形であり、（ｂ）は
信号出力端子６から取り出される出力信号波形である。In FIG. 2, (a) is an input (burst) signal waveform supplied to the signal input terminal 5, and (b) is an output signal waveform extracted from the signal output terminal 6.
【００４３】この図２（ａ）、（ｂ）に示される信号波
形図からも明らかなように、前記出力信号の波形は前記
入力信号の波形変化に充分追従して変化しており、か
つ、前記出力信号は基準レベルの変動がないことも判
る。As is clear from the signal waveform diagrams shown in FIGS. 2 (a) and 2 (b), the waveform of the output signal changes sufficiently following the waveform change of the input signal, and It can also be seen that the output signal has no variation in the reference level.
【００４４】このように、本実施例によれば、種々の作
用効果を有するものであるが、それらを列挙すれば、次
のとおりである。As described above, according to the present embodiment, various operational effects are provided, and the following are the enumerated examples.
【００４５】第１は、直結型反転増幅回路１は、その直
流動作点が直流負帰還回路３の直流負帰還作用によって
常時一定の値に維持されるので、前記直流動作点の安定
度を著しく高めることができる。また、前記直流動作点
の安定度が高いので、出力信号の基準レベルも一定の値
に維持されるものである。First, since the direct-current operating point of the direct-coupled inverting amplifier circuit 1 is always maintained at a constant value by the direct-current negative feedback action of the direct-current negative feedback circuit 3, the stability of the direct-current operating point is remarkably high. Can be increased. Further, since the DC operating point is highly stable, the reference level of the output signal is maintained at a constant value.
【００４６】第２は、直結型反転増幅回路１は、内部に
各別の直流バイアス供給回路や差動回路を有していない
ため、前記直結型反転増幅回路１を高速動作させること
ができ、かつ、広いダイナミックレンジで動作させるこ
とができる。その上に、この直結型反転増幅回路１は、
内部にループ帰還回路を有していないため、高い信号交
流利得を得ることもできる。Second, since the direct-coupled inverting amplifier circuit 1 does not have a separate DC bias supply circuit or differential circuit inside, the direct-coupled inverting amplifier circuit 1 can be operated at high speed. Moreover, it can be operated in a wide dynamic range. On top of that, this direct connection inverting amplifier circuit 1
Since no loop feedback circuit is provided inside, a high signal AC gain can also be obtained.
【００４７】第３は、直結型反転増幅回路１の入出力間
に、交流帰還回路２及び直流帰還回路３をそれぞれ結合
した構成になっているので、直結型反転増幅回路１にお
ける信号交流利得及び信号利得周波数特性の設定と、直
流動作点の安定化のための設定とを独自に行うことがで
きる。Thirdly, since the AC feedback circuit 2 and the DC feedback circuit 3 are respectively coupled between the input and output of the direct connection type inverting amplification circuit 1, the signal AC gain and the gain in the direct connection type inverting amplification circuit 1 are It is possible to independently set the signal gain frequency characteristic and the setting for stabilizing the DC operating point.
【００４８】第４は、前記直流帰還回路３の差動増幅回
路９は、直流成分を処理するだけであるので、低速の差
動増幅回路を使用することができる。Fourth, since the differential amplifier circuit 9 of the DC feedback circuit 3 only processes a DC component, a low speed differential amplifier circuit can be used.
【００４９】続いて、図３は、本発明に係わる増幅装置
の第２の実施例を示す回路構成図である。Next, FIG. 3 is a circuit configuration diagram showing a second embodiment of the amplifier device according to the present invention.
【００５０】図３において、ここでは、図１に示す構成
要素と同じ構成要素には同じ符号を付けている。In FIG. 3, the same components as those shown in FIG. 1 are designated by the same reference numerals.
【００５１】そして、本実施例と前述の第１の実施例と
の違いは、動作点抽出回路７に関して、前述の第１の実
施例がローパスフィルタを構成しているのに対し、本実
施例が直列ダイオードと分路容量とからなるピークホー
ルド回路を構成している点だけであって、その余の構成
については、本実施例と前述の第１の実施例との間に全
く違いがない。The difference between this embodiment and the above-mentioned first embodiment is that, with respect to the operating point extraction circuit 7, the above-mentioned first embodiment constitutes a low-pass filter, while this embodiment is different. Constitutes a peak hold circuit composed of a series diode and a shunt capacitance, and there is no difference between the present embodiment and the above-mentioned first embodiment in the rest of the construction. ..
【００５２】ここで、本実施例の動作について述べる
が、最初に、信号入力端子５にビデオ信号が入力された
場合の動作（以下、これを第１の動作例という）につい
て図４の波形図を用いて説明する。The operation of this embodiment will be described. First, the operation when a video signal is input to the signal input terminal 5 (hereinafter, referred to as the first operation example) is shown in the waveform chart of FIG. Will be explained.
【００５３】なお、図４は本実施例において増幅される
ビデオ信号波形を示す信号波形図であって、（ａ）は入
力ビデオ信号波形、（ｂ）は出力ビデオ信号波形であ
る。FIG. 4 is a signal waveform diagram showing a video signal waveform amplified in this embodiment, where (a) is an input video signal waveform and (b) is an output video signal waveform.
【００５４】いま、信号入力端子５に何等信号が供給さ
れないとき（信号無入力時）に、直結型反転増幅回路１
にバイアス電圧発生回路８からの直流バイアス電圧Ｖ1
が供給され、その直流バイアス電圧Ｖ1 の値に各増幅段
のトランジスタ１Ａ乃至１Ｃの直流動作点が設定される
点は前述の第１の実施例と同じである。しかるに、前記
直流バイアス電圧Ｖ1 の選択設定に関して、前述の第１
の実施例は出力信号の基準レベルに等しくなるように設
定しているのに対し、この第１の動作例は前記出力ビデ
オ信号の振幅のピーク値（またはボトム値）に等しいレ
ベルになるように設定している点において違いがある。Now, when no signal is supplied to the signal input terminal 5 (when no signal is input), the direct connection inverting amplifier circuit 1
DC bias voltage V 1 from the bias voltage generating circuit 8
Is supplied, and the DC operating points of the transistors 1A to 1C of each amplification stage are set to the value of the DC bias voltage V 1 thereof, which is the same as the first embodiment. However, regarding the selection setting of the DC bias voltage V 1 , the above-mentioned first
In the first embodiment, the level is set to be equal to the peak value (or bottom value) of the amplitude of the output video signal, while the embodiment is set to be equal to the reference level of the output signal. There is a difference in the settings.
【００５５】いま、信号入力端子５に図４（ａ）に示す
ような入力ビデオ信号が供給されると、この入力ビデオ
信号は、入力結合容量４において直流分がカットされた
後に直結型反転増幅回路１に供給され、そこで反転増幅
されて図４（ｂ）のような出力ビデオ信号に変換され、
この出力ビデオ信号は信号出力端子６に供給される。次
いで、前記出力ビデオ信号は前記電圧Ｖ2 とともに比較
回路１１の差動増幅回路１２に供給され、前記差動増幅
回路１２において前記出力ビデオ信号と前記電圧Ｖ2 と
のレベル比較が行われ、その比較出力がリミット信号と
して比較回路の出力端子１３に供給される。Now, when the input video signal as shown in FIG. 4A is supplied to the signal input terminal 5, this input video signal is directly coupled and inverted after the direct current component is cut in the input coupling capacitor 4. It is supplied to the circuit 1, where it is inverted and amplified and converted into an output video signal as shown in FIG.
This output video signal is supplied to the signal output terminal 6. Next, the output video signal is supplied to the differential amplifier circuit 12 of the comparison circuit 11 together with the voltage V 2 , and the differential amplifier circuit 12 performs level comparison between the output video signal and the voltage V 2 , The comparison output is supplied to the output terminal 13 of the comparison circuit as a limit signal.
【００５６】また、この第１の動作例においても、前記
出力ビデオ信号の一部は、直流帰還回路３に供給され、
そこで最初に動作点抽出回路７を構成するピークホール
ド回路に印加される。このピークホールド回路では前記
出力ビデオ信号のピーク振幅値またはボトム振幅値（以
下、これらをピーク値という）の抽出が行われ、前記ピ
ーク値は差動増幅回路９の非反転入力端子に供給され
る。この場合にも、前記差動増幅回路９にはその反転入
力端子に基準電圧源１０の電圧Ｖ1 が供給されているの
で、前記差動増幅回路９においては前記ピーク値と前記
電圧Ｖ1 とのレベル比較が行われ、その比較の結果、前
記差動増幅回路９の出力に比較出力電圧が得られる。続
いて、この比較出力電圧は帰還抵抗を介して直結型反転
増幅回路１に供給され、前記直結型反転増幅回路１の各
増幅段における直流動作点の調整が行われるが、ここで
も前記比較出力電圧は前記電圧Ｖ1 の変動を補償するよ
うに作用する。このため、前記直結型反転増幅回路１の
出力には、図４（ｂ）に示すように同期信号の先端レベ
ルが前記電圧Ｖ1 に一致した出力ビデオ信号が得られ、
しかも、前記電圧Ｖ1 は増幅されるビデオ信号の振幅の
変動によっても変動することがない。Also in this first operation example, part of the output video signal is supplied to the DC feedback circuit 3,
Therefore, the voltage is first applied to the peak hold circuit that constitutes the operating point extraction circuit 7. The peak hold circuit extracts the peak amplitude value or the bottom amplitude value (hereinafter, these are referred to as peak values) of the output video signal, and the peak value is supplied to the non-inverting input terminal of the differential amplifier circuit 9. .. In this case, the the differential amplifier 9 and the voltage V 1 of the reference voltage source 10 at its inverting input terminal is supplied, the said peak value in the differential amplifier circuit 9 and the voltages V 1 Level comparison is performed, and as a result of the comparison, a comparison output voltage is obtained at the output of the differential amplifier circuit 9. Then, this comparison output voltage is supplied to the direct connection type inverting amplification circuit 1 through a feedback resistor, and the DC operating point in each amplification stage of the direct connection type inverting amplification circuit 1 is adjusted. The voltage acts to compensate for variations in the voltage V 1 . Therefore, at the output of the direct connection type inverting amplifier circuit 1, as shown in FIG. 4B, an output video signal in which the tip level of the synchronizing signal matches the voltage V 1 is obtained,
Moreover, the voltage V 1 does not fluctuate even if the amplitude of the video signal to be amplified fluctuates.
【００５７】このように、ビデオ信号の増幅を行う本実
施例の第１の動作例によれば、出力ビデオ信号の振幅が
時間とともに大幅に変化する場合においても、前記直流
帰還回路３による直流負帰還作用により、前記直結型反
転増幅回路１の直流動作点は前記電圧Ｖ1 の値に維持さ
れ、その値は著しく安定化されるものである。また、前
記出力ビデオ信号の振幅の変動にも係わらず、前記出力
ビデオ信号における同期信号の先端レベルが前記電圧Ｖ
1 に維持されるので、そのペデスタルレベルもほぼ一定
のレベルに維持される。As described above, according to the first operation example of the present embodiment for amplifying the video signal, even if the amplitude of the output video signal changes significantly with time, the DC negative voltage by the DC feedback circuit 3 is reduced. Due to the feedback action, the DC operating point of the direct connection inverting amplifier circuit 1 is maintained at the value of the voltage V 1 , and the value is remarkably stabilized. Further, the tip level of the synchronization signal in the output video signal is the voltage V regardless of the variation in the amplitude of the output video signal.
Since it is maintained at 1 , its pedestal level is also maintained at a nearly constant level.
【００５８】次に、前記構成に係わる本実施例におい
て、今度は信号入力端子５にデューテイサイクルの異な
るパルス信号が入力された場合の動作（以下、これを第
２の動作例という）を図５の波形図を用いて説明する。Next, in the present embodiment relating to the above-mentioned configuration, the operation when a pulse signal having a different duty cycle is inputted to the signal input terminal 5 (hereinafter, referred to as a second operation example) is shown in FIG. This will be described with reference to the waveform chart of FIG.
【００５９】なお、図５は本実施例において増幅される
パルス信号波形を示す信号波形図であって、（ａ）は入
力パルス信号波形、（ｂ）は出力パルス信号波形であ
る。FIG. 5 is a signal waveform diagram showing a pulse signal waveform amplified in this embodiment, where (a) is an input pulse signal waveform and (b) is an output pulse signal waveform.
【００６０】第２の動作例においても、前述の第１の動
作例と同様に、信号入力端子５に何等信号が供給されな
いとき（信号無入力時）に、直結型反転増幅回路１にバ
イアス電圧発生回路８から直流バイアス電圧Ｖ1 が供給
され、各増幅段のトランジスタ１Ａ乃至１Ｃの直流動作
点は前記直流バイアス電圧Ｖ1 の値に選択設定されてい
る。そして、この第２の動作例では、前記直流バイアス
電圧Ｖ1 が前記出力パルス信号の振幅のボトム値に等し
いレベルに選択設定されている。In the second operation example as well, similar to the first operation example described above, when no signal is supplied to the signal input terminal 5 (when no signal is input), the bias voltage is applied to the direct connection inverting amplifier circuit 1. The DC bias voltage V 1 is supplied from the generation circuit 8, and the DC operating points of the transistors 1A to 1C in each amplification stage are selectively set to the value of the DC bias voltage V 1 . Then, in this second operation example, the DC bias voltage V 1 is selectively set to a level equal to the bottom value of the amplitude of the output pulse signal.
【００６１】いま、信号入力端子５に図５（ａ）のよう
なパルス信号が供給されると、この入力パルス信号は、
入力結合容量４において直流分がカットされた後に直結
型反転増幅回路１に供給され、そこで反転増幅されて図
５（ｂ）のような出力パルス信号に変換され、この出力
パルス信号は信号出力端子６に供給される。次いで、前
記出力パルス信号は前記電圧Ｖ2 とともに比較回路１１
の差動増幅回路１２に供給され、前記差動増幅回路１２
では前記出力パルス信号と前記電圧Ｖ2 とのレベル比較
が行われ、その比較結果、比較回路の出力端子１３にリ
ミット信号が供給される。When a pulse signal as shown in FIG. 5A is supplied to the signal input terminal 5, the input pulse signal is
After the direct current component is cut in the input coupling capacitor 4, it is supplied to the direct connection type inverting amplifier circuit 1, where it is inverted and amplified and converted into an output pulse signal as shown in FIG. 5B, and this output pulse signal is a signal output terminal. 6 is supplied. Then, the output pulse signal is compared with the voltage V 2 in the comparison circuit 11
Is supplied to the differential amplifier circuit 12 of
Then, the level comparison between the output pulse signal and the voltage V 2 is performed, and as a result of the comparison, the limit signal is supplied to the output terminal 13 of the comparison circuit.
【００６２】また、第２の動作例にあっても、前記出力
パルス信号の一部は、直流帰還回路３に印加され、その
中の前記ピークホールド回路に供給される。前記ピーク
ホールド回路では前記出力パルス信号のピーク振幅値
（以下、これらをピーク値という）が抽出され、前記ピ
ーク値が差動増幅回路９の非反転入力端子に供給され
る。この場合においても、前記差動増幅回路９にはその
反転入力端子に基準電圧源１０の電圧Ｖ1 が供給されて
いるので、前記差動増幅回路９においては前記ピーク値
と前記電圧Ｖ1 とのレベル比較が行われ、その比較結果
により、前記差動増幅回路９の出力に比較出力電圧が得
られる。続いて、この比較出力電圧は、帰還抵抗を介し
て直結型反転増幅回路１に印加され、前記直結型反転増
幅回路１の各増幅段の直流動作点が前記電圧Ｖ1 の値を
維持するように調整される。このため、前記直結型反転
増幅回路１の出力には図４（ｂ）に示すように同期信号
のボトムレベルが前記電圧Ｖ1 に一致した出力パルス信
号が得られ、しかも、前記電圧Ｖ1 は増幅されるパルス
信号の振幅の変動によっても変動しない。Also in the second operation example, a part of the output pulse signal is applied to the DC feedback circuit 3 and supplied to the peak hold circuit therein. The peak hold circuit extracts a peak amplitude value of the output pulse signal (hereinafter referred to as a peak value), and the peak value is supplied to the non-inverting input terminal of the differential amplifier circuit 9. In this case, the the differential amplifier 9 and the voltage V 1 of the reference voltage source 10 at its inverting input terminal is supplied, the said peak value in the differential amplifier circuit 9 and the voltages V 1 Level comparison is performed, and a comparison output voltage is obtained at the output of the differential amplifier circuit 9 according to the comparison result. Subsequently, this comparison output voltage is applied to the direct connection type inverting amplification circuit 1 via a feedback resistor so that the DC operating point of each amplification stage of the direct connection type inverting amplification circuit 1 maintains the value of the voltage V 1. Adjusted to. Therefore, as shown in FIG. 4B, an output pulse signal in which the bottom level of the synchronizing signal matches the voltage V 1 is obtained at the output of the direct connection inverting amplifier circuit 1, and the voltage V 1 is It does not change even if the amplitude of the amplified pulse signal changes.
【００６３】このように、パルス信号を増幅する本実施
例の第２の動作例によれば、デューテイサイクルの異な
るパルス信号が入力され、そのパルス信号の実質的な直
流成分が時間とともに変動する場合においても、前記直
流帰還回路３の直流負帰還によって、直結型反転増幅回
路１の直流動作点は安定化される。そして、その直流動
作点の安定化により、パルス信号のデューテイサイクル
が小さい場合またはそのデューテイサイクルが変動する
場合においても、前記出力パルス信号のボトムレベルは
前記電圧Ｖ1 に維持され、かつ、前記出力パルス信号の
振幅は変化することがない。As described above, according to the second operation example of the present embodiment for amplifying a pulse signal, pulse signals having different duty cycles are input, and the substantial DC component of the pulse signal fluctuates with time. Even in such a case, the DC negative feedback of the DC feedback circuit 3 stabilizes the DC operating point of the direct coupling inverting amplifier circuit 1. The stabilization of the DC operating point maintains the bottom level of the output pulse signal at the voltage V 1 even when the duty cycle of the pulse signal is small or when the duty cycle fluctuates, and The amplitude of the output pulse signal does not change.
【００６４】また、本実施例によれば、前述の作用効果
の他に、前記第１の実施例において列挙した作用効果も
期待できるものである。Further, according to this embodiment, in addition to the above-described operational effects, the operational effects listed in the first embodiment can be expected.
【００６５】続く、図６は、本発明に係わる増幅装置の
第３の実施例を示す回路構成図である。Next, FIG. 6 is a circuit configuration diagram showing a third embodiment of the amplifier device according to the present invention.
【００６６】図６において、１４は同期信号発生回路で
あり、その他、図１に示す構成要素と同じ構成要素には
同じ符号を付けている。In FIG. 6, reference numeral 14 designates a synchronizing signal generating circuit, and the other components which are the same as those shown in FIG. 1 are designated by the same reference numerals.
【００６７】そして、前述の第１の実施例と本実施例と
の違いは、動作点抽出回路７に関して、前述の第１の実
施例がローパスフィルタを構成しているのに対し、本実
施例が直列サンプリングスイッチと分路容量とからなる
サンプルホールド回路を構成しており、しかも、前記サ
ンプリングスイッチが同期信号発生回路１４からの同期
信号によりオンオフされるように構成されている点だけ
であって、その余の構成については、前述の第１の実施
例と本実施例との間に全く違いがない。The difference between the first embodiment and the present embodiment is that the operating point extraction circuit 7 is different from the first embodiment in that it constitutes a low-pass filter. Constitutes a sample hold circuit composed of a serial sampling switch and a shunt capacitance, and moreover, the sampling switch is configured to be turned on / off by a synchronizing signal from a synchronizing signal generating circuit 14. With regard to the remaining structure, there is no difference between the first embodiment and the present embodiment.
【００６８】本実施例の動作については、信号入力端子
５にビデオ信号が入力された場合の動作について図７の
信号波形図を用いて説明する。Regarding the operation of this embodiment, the operation when a video signal is input to the signal input terminal 5 will be described with reference to the signal waveform diagram of FIG.
【００６９】なお、図７は本実施例において増幅される
ビデオ信号波形を示す信号波形図であって、（ａ）は入
力ビデオ信号波形、（ｂ）はその同期信号波形、（ｃ）
は出力ビデオ信号波形である。FIG. 7 is a signal waveform diagram showing a video signal waveform amplified in this embodiment. (A) is an input video signal waveform, (b) is its synchronizing signal waveform, (c).
Is the output video signal waveform.
【００７０】いま、信号入力端子５に何等信号が供給さ
れないとき（信号無入力時）に、直結型反転増幅回路１
にバイアス電圧発生回路８から直流バイアス電圧Ｖ1 が
供給され、各増幅段の直流動作点が前記直流バイアス電
圧Ｖ1 の値に選択設定されるが、本実施例においても、
前述の第２の実施例における前記第１の動作例と同様
に、前記直流バイアス電圧Ｖ1 は、前記出力ビデオ信号
の振幅のピーク値またはボトム値（以下、これらをピー
ク値という）に等しいレベルに選択設定されている。Now, when no signal is supplied to the signal input terminal 5 (when no signal is input), the direct connection inverting amplifier circuit 1
A DC bias voltage V 1 is supplied from the bias voltage generating circuit 8 to the DC operating point of each amplification stage, and the DC bias voltage V 1 is selectively set to the value of the DC bias voltage V 1 .
Similar to the first operation example in the second embodiment, the DC bias voltage V 1 has a level equal to the peak value or the bottom value (hereinafter, referred to as peak value) of the amplitude of the output video signal. Is set to.
【００７１】ここで、信号入力端子５に図７（ａ）に示
すような入力ビデオ信号が供給されると、この入力ビデ
オ信号は、入力結合容量４において直流分がカットされ
た後に、直結型反転増幅回路１に供給されてそこで反転
増幅され、図７（ｃ）に示すような出力ビデオ信号に変
換されて信号出力端子６から取り出される。また、前記
入力ビデオ信号の一部は、同期信号発生回路１４に印加
され、そこで図７（ｂ）に示すような同期信号が抽出さ
れる。次いで、この同期信号はサンプリングスイッチに
供給され、前記サンプリングスイッチは前記同期信号の
供給時に閉成動作を行う。Here, when an input video signal as shown in FIG. 7A is supplied to the signal input terminal 5, this input video signal is directly coupled after the direct current component is cut off in the input coupling capacitor 4. The signal is supplied to the inverting amplifier circuit 1 where it is inverted and amplified, converted into an output video signal as shown in FIG. 7C, and taken out from the signal output terminal 6. Further, a part of the input video signal is applied to the sync signal generation circuit 14, and the sync signal as shown in FIG. 7B is extracted there. Then, the synchronization signal is supplied to the sampling switch, and the sampling switch performs a closing operation when the synchronization signal is supplied.
【００７２】また、本実施例においても、前記出力ビデ
オ信号の一部は直流帰還回路３に印加され、前記サンプ
ルホールド回路に供給される。前記サンプルホールド回
路では、前記サンプリングスイッチの閉成動作に同期し
て、前記出力ビデオ信号における同期信号のピーク振幅
値（以下、これらをピーク値という）が抽出され、前記
差動増幅回路９の非反転入力に供給される。この場合
に、前記差動増幅回路９の反転入力には前記電圧Ｖ1 が
供給されているので、前記差動増幅回路９においては前
記ピーク値と前記電圧Ｖ1 とがレベル比較され、その比
較結果により、前記差動増幅回路９の出力には比較出力
電圧が得られる。続いて、この比較出力電圧は、帰還抵
抗を介して直結型反転増幅回路１に印加され、前記直結
型反転増幅回路１の直流動作点が前記電圧Ｖ1 の値に維
持されるように調整される。このため、前記直結型反転
増幅回路１の出力には図７（ｃ）に示すように同期信号
のピークレベルが前記電圧Ｖ1 の値に一致した出力ビデ
オ信号が得られ、しかも、前記電圧Ｖ1 は前記ビデオ信
号の振幅の変動によっても変動しない。Also in this embodiment, a part of the output video signal is applied to the DC feedback circuit 3 and supplied to the sample hold circuit. In the sample and hold circuit, the peak amplitude value of the sync signal in the output video signal (hereinafter referred to as the peak value) is extracted in synchronization with the closing operation of the sampling switch, and the differential amplifier circuit 9 outputs It is supplied to the inverting input. In this case, since the voltage V 1 is supplied to the inverting input of the differential amplifier circuit 9, the differential amplifier circuit 9 performs level comparison between the peak value and the voltage V 1 and compares the levels. As a result, a comparative output voltage is obtained at the output of the differential amplifier circuit 9. Subsequently, this comparison output voltage is applied to the direct connection type inverting amplification circuit 1 via a feedback resistor and adjusted so that the DC operating point of the direct connection type inverting amplification circuit 1 is maintained at the value of the voltage V 1. It Therefore, as shown in FIG. 7C, an output video signal in which the peak level of the synchronizing signal matches the value of the voltage V 1 is obtained at the output of the direct connection inverting amplifier circuit 1, and the voltage V 1 1 does not change even if the amplitude of the video signal changes.
【００７３】このように、本実施例によれば、出力ビデ
オ信号の振幅が時間とともに大幅に変化する場合におい
ても、前記直流帰還回路３による直流負帰還作用によ
り、前記直結型反転増幅回路１の直流動作点は前記電圧
Ｖ1 の値に維持され、その値は著しく安定化されるもの
である。また、前記出力ビデオ信号の振幅の変動にも係
わらず、前記出力ビデオ信号における同期信号の先端レ
ベルは前記電圧Ｖ1 に維持される。As described above, according to the present embodiment, even when the amplitude of the output video signal changes significantly with time, the direct current negative feedback action of the direct current feedback circuit 3 causes the direct connection inverting amplifier circuit 1 to operate. The DC operating point is maintained at the value of the voltage V 1 , which is significantly stabilized. Further, the tip level of the sync signal in the output video signal is maintained at the voltage V 1 regardless of the variation in the amplitude of the output video signal.
【００７４】また、本実施例によれば、前述の作用効果
の他に、前記第１の実施例において列挙した作用効果も
期待できるものである。Further, according to this embodiment, in addition to the above-described operational effects, the operational effects enumerated in the first embodiment can be expected.
【００７５】次いで、図８は、本発明に係わる増幅装置
の第４の実施例を示す回路構成図である。Next, FIG. 8 is a circuit configuration diagram showing a fourth embodiment of the amplifier device according to the present invention.
【００７６】図８において、１５は遅延回路であり、そ
の他、図６に示す構成要素と同じ構成要素には同じ符号
を付けている。In FIG. 8, reference numeral 15 is a delay circuit, and other components that are the same as those shown in FIG. 6 are designated by the same reference numerals.
【００７７】そして、本実施例と前述の第３の実施例と
の構成の違いは、本実施例が同期信号発生回路１４とサ
ンプリングスイッチとの間に、同期信号をビデオ信号の
ペデスタルレベル（黒レベル）部分に該当する位置まで
遅延させる遅延回路１５を挿入接続しているのに対し
て、前述の第３の実施例は前記遅延回路１５を欠いてい
る点だけであって、その余の構成については、前述の第
３の実施例と本実施例との間に全く違いがない。The difference between the present embodiment and the third embodiment described above is that the present embodiment provides a sync signal between the sync signal generation circuit 14 and the sampling switch. While the delay circuit 15 for delaying to the position corresponding to the level) portion is inserted and connected, the above-described third embodiment is only lacking the delay circuit 15 and the remaining configuration. As for the above, there is no difference between the third embodiment and the present embodiment.
【００７８】なお、図９は本実施例において増幅される
ビデオ信号波形を示す信号波形図であって、（ａ）は入
力ビデオ信号波形、（ｂ）はその同期信号波形、（ｃ）
は遅延された同期信号波形、（ｄ）は出力ビデオ信号波
形である。FIG. 9 is a signal waveform diagram showing a video signal waveform to be amplified in this embodiment. (A) is an input video signal waveform, (b) is its synchronizing signal waveform, (c).
Is a delayed sync signal waveform, and (d) is an output video signal waveform.
【００７９】本実施例の動作と前述の第３の実施例の動
作とを比較すると、信号無入力時にバイアス電圧発生回
路８から直結型反転増幅回路１に供給される直流バイア
ス電圧Ｖ1 の値に関して、前述の第３の実施例はその値
が出力ビデオ信号の同期信号の先端レベルに等しいレベ
ルに選択設定されているのに対し、本実施例は図９
（ｄ）に示すようにその値が出力ビデオ信号のペデスタ
ルレベル（黒レベル）に等しいレベルに選択設定されて
いる点に違いがあり、この直流バイアス電圧Ｖ1 の値の
選択設定の違いに基づいて、前述の第３の実施例は同期
信号から得られるサンプルホールド電圧により出力ビデ
オ信号の同期信号の先端レベルが前記直流バイアス電圧
Ｖ1 の値に一致するように調整されるものであるのに対
し、本実施例は遅延同期信号から得られるサンプルホー
ルド電圧により出力ビデオ信号のペデスタルレベル（黒
レベル）が前記直流バイアス電圧Ｖ1 の値にに一致する
ように調整されるものである点に違いがあるが、その余
の動作については実質的な違いがない。そして、本実施
例についての全体的な動作は、前述の第３の実施例の動
作の説明から明らかであるので、本実施例についてのこ
れ以上の動作の説明は省略する。Comparing the operation of this embodiment with the operation of the above-mentioned third embodiment, the value of the DC bias voltage V 1 supplied from the bias voltage generating circuit 8 to the direct connection inverting amplifier circuit 1 when no signal is input. 9, the value is selectively set to a level equal to the leading edge level of the sync signal of the output video signal in the above-described third embodiment, while in the present embodiment, as shown in FIG.
As shown in (d), there is a difference in that the value is selectively set to a level equal to the pedestal level (black level) of the output video signal. Based on the difference in the selective setting of the value of the DC bias voltage V 1. In the third embodiment, the sample-hold voltage obtained from the sync signal is adjusted so that the tip level of the sync signal of the output video signal matches the value of the DC bias voltage V 1. On the other hand, the present embodiment is different in that the pedestal level (black level) of the output video signal is adjusted so as to match the value of the DC bias voltage V 1 by the sample hold voltage obtained from the delay synchronizing signal. However, there is no substantial difference in the other operations. Since the overall operation of this embodiment is clear from the description of the operation of the above-mentioned third embodiment, further explanation of the operation of this embodiment will be omitted.
【００８０】このように、本実施例によれば、前述の第
３の実施例において期待できる作用効果の他に、同期信
号の振幅が変動しても、直結型反転増幅回路１の直流動
作点が変動することがないという作用効果も期待できる
ものである。As described above, according to this embodiment, in addition to the effects and advantages that can be expected in the above-described third embodiment, even if the amplitude of the synchronizing signal fluctuates, the DC operating point of the direct connection inverting amplifier circuit 1 can be obtained. It is also possible to expect the operational effect that does not change.
【００８１】続いて、図１０は、本発明に係わる増幅装
置の第５の実施例を示す回路構成図である。Next, FIG. 10 is a circuit configuration diagram showing a fifth embodiment of an amplifier device according to the present invention.
【００８２】図１０において、１６はタイミング信号発
生回路、１７はプリアンプ、１８はフォトダイオード
（光センサ）、１９は発光ダイオード（ＬＥＤ）、２０
はＬＥＤ駆動回路であり、その他、図６に示す構成要素
と同じ構成要素には同じ符号を付けている。In FIG. 10, 16 is a timing signal generation circuit, 17 is a preamplifier, 18 is a photodiode (light sensor), 19 is a light emitting diode (LED), 20
Is an LED drive circuit, and the same components as those shown in FIG. 6 are denoted by the same reference numerals.
【００８３】そして、本実施例と前述の第３の実施例と
の構成の違いは、サンプリングスイッチの駆動信号に関
して、本実施例がタイミング信号発生回路１６からのタ
イミング（ホールド）信号で駆動するように構成されて
いるのに対し、前述の第３の実施例が同期信号発生回路
１４からの同期信号で駆動するように構成されている
点、及び、本実施例が光センサ１５やプリアンプ１６、
発光ダイオード１７や発光ダイオード駆動回路１８を具
備しているのに対し、前述の第３の実施例がこれらの構
成要素を具備していない点だけであって、その余の構成
については、本実施例と前述の第３の実施例との間に全
く違いがない。The difference between the present embodiment and the above-mentioned third embodiment is that the present embodiment is driven by the timing (hold) signal from the timing signal generating circuit 16 with respect to the drive signal of the sampling switch. In contrast to the above configuration, the third embodiment described above is configured to be driven by the synchronization signal from the synchronization signal generation circuit 14, and this embodiment is the optical sensor 15 and the preamplifier 16,
While the light emitting diode 17 and the light emitting diode drive circuit 18 are provided, the third embodiment described above is not provided with these components, and the rest of the configuration is the present embodiment. There is no difference between the example and the third embodiment described above.
【００８４】ここで、図１１は、本実施例において増幅
される１つのパルス信号波形を示す信号波形図であっ
て、（ａ）はＬＥＤ駆動信号、（ｂ）はタイミング（ホ
ールド）信号波形、（ｃ）は入力パルス信号波形、
（ｄ）は出力パルス信号波形、（ｅ）は比較回路の出力
波形である。FIG. 11 is a signal waveform diagram showing one pulse signal waveform amplified in this embodiment, where (a) is an LED drive signal, (b) is a timing (hold) signal waveform, (C) is the input pulse signal waveform,
(D) is an output pulse signal waveform, and (e) is an output waveform of the comparison circuit.
【００８５】また、図１２は、同じく本実施例において
増幅される他のパルス信号波形を示す信号波形図であっ
て、（ａ）はＬＥＤ駆動信号、（ｂ）はタイミング（ホ
ールド）信号波形、（ｃ）は入力パルス信号波形、
（ｄ）は出力パルス信号波形、（ｅ）は比較回路の出力
波形である。Further, FIG. 12 is a signal waveform diagram showing another pulse signal waveform which is also amplified in this embodiment. (A) is an LED drive signal, (b) is a timing (hold) signal waveform, (C) is the input pulse signal waveform,
(D) is an output pulse signal waveform, and (e) is an output waveform of the comparison circuit.
【００８６】前記構成による本実施例において、種々の
振幅を有する前記１つのパルス信号を増幅する場合の動
作（以下、これを第１の動作例という）について図１１
の波形図を用いて説明する。FIG. 11 shows an operation (hereinafter, referred to as a first operation example) in the case of amplifying the one pulse signal having various amplitudes in this embodiment having the above-mentioned configuration.
This will be described with reference to the waveform diagram of.
【００８７】まず、タイミング信号発生回路１６は、図
１１（ａ）に示すようなＬＥＤ駆動信号と、前記ＬＥＤ
駆動信号の発生に先立って図１１（ｂ）に示すようなホ
ールド信号を発生する。この中で、前記ＬＥＤ駆動信号
は、ＬＥＤ駆動回路２０を介してＬＥＤ２１に供給さ
れ、前記ＬＥＤ駆動信号の印加時にＬＥＤ２１を発光さ
せる。また、前記ホールド信号は、サンプリングスイッ
チに供給され、前記ホールド信号の供給時に前記サンプ
リングスイッチを閉成させる。前記ＬＥＤ２１の発光出
力が光センサ１８で受光されると、光センサ１８は受光
量に対応した電気信号を発生し、この信号はプリアンプ
１７で増幅された後、図１１（ｃ）に示すように種々の
振幅を有するパルス信号成分と種々の振幅を有する雑音
成分とを含んだ入力パルス信号波形として信号入力端子
５に供給される。First, the timing signal generation circuit 16 uses the LED drive signal as shown in FIG.
Prior to the generation of the drive signal, a hold signal as shown in FIG. 11B is generated. Among these, the LED drive signal is supplied to the LED 21 via the LED drive circuit 20, and causes the LED 21 to emit light when the LED drive signal is applied. Further, the hold signal is supplied to the sampling switch, and when the hold signal is supplied, the sampling switch is closed. When the light emission output of the LED 21 is received by the optical sensor 18, the optical sensor 18 generates an electric signal corresponding to the amount of received light, and this signal is amplified by the preamplifier 17 and then as shown in FIG. It is supplied to the signal input terminal 5 as an input pulse signal waveform including a pulse signal component having various amplitudes and a noise component having various amplitudes.
【００８８】前述の各実施例と同様に、前記信号入力端
子５に何等の信号が入力されないとき（信号無入力時）
に、直結型反転増幅回路１にはバイアス電圧発生回路８
から直流バイアス電圧Ｖ1 が供給され、各増幅段の直流
動作点が前記直流バイアス電圧Ｖ1 の値に選択設定され
る。そして、この第１の動作例では、前記直流バイアス
電圧Ｖ1 の値が図１１（ｄ）に示すような出力パルス信
号のボトムレベルに一致するように選択設定される。Similar to each of the above-mentioned embodiments, when no signal is input to the signal input terminal 5 (when no signal is input)
In addition, the direct-coupled inverting amplifier circuit 1 includes a bias voltage generating circuit 8
A DC bias voltage V 1 is supplied from the DC bias voltage V 1 and the DC operating point of each amplification stage is selectively set to the value of the DC bias voltage V 1 . In this first operation example, the value of the DC bias voltage V 1 is selectively set so as to match the bottom level of the output pulse signal as shown in FIG. 11 (d).
【００８９】ここで、信号入力端子５にパルス信号成分
と雑音成分とを含んだ図１１（ｃ）に示すような入力パ
ルス信号が供給されると、前記入力パルス信号は、入力
結合容量４において直流分がカットされた後に、直結型
反転増幅回路１に供給されてそこで反転増幅される。そ
して、この増幅により直結型反転増幅回路１の出力には
図１１（ｄ）に示すようにパルス信号成分と雑音成分と
を含んだ出力パルス信号が得られ、この出力パルス信号
は信号出力端子６から取り出される。次いで、前記出力
パルス信号は、前記電圧Ｖ2 とともに比較回路１１の差
動増幅回路１２に供給され、差動増幅回路１２では前記
出力パルス信号と前記電圧Ｖ2 とのレベル比較が行わ
れ、その比較結果により、比較回路の出力端子１３には
図１１（ｅ）に示すようなリミット信号が供給される。When an input pulse signal including a pulse signal component and a noise component as shown in FIG. 11C is supplied to the signal input terminal 5, the input pulse signal is input to the input coupling capacitor 4. After the direct current component is cut off, it is supplied to the direct connection type inverting amplifier circuit 1 and is inverted and amplified there. As a result of this amplification, an output pulse signal containing a pulse signal component and a noise component is obtained at the output of the direct connection inverting amplifier circuit 1 as shown in FIG. 11 (d), and this output pulse signal is the signal output terminal 6 Taken from. Next, the output pulse signal is supplied to the differential amplifier circuit 12 of the comparison circuit 11 together with the voltage V 2 , and the differential amplifier circuit 12 compares the levels of the output pulse signal and the voltage V 2 and According to the comparison result, the limit signal as shown in FIG. 11E is supplied to the output terminal 13 of the comparison circuit.
【００９０】この第１の動作例においても、前記出力パ
ルス信号の一部は、直流帰還回路３に印加され、前記サ
ンプルホールド回路に供給される。前記サンプルホール
ド回路においては、前記ホールド信号の供給時に前記サ
ンプリングスイッチが閉成するように動作するので、前
記ホールド信号の供給時の前記出力パルス信号のボトム
レベル値（以下、これをボトム値という）が抽出され、
このボトム値が差動増幅回路９の非反転入力端子に供給
される。この場合にも、前記差動増幅回路９にはその反
転入力端子に前記電圧Ｖ1 が供給されているので、前記
差動増幅回路９では前記ボトム値と前記電圧Ｖ1 とがレ
ベル比較され、このレベル比較の結果、前記差動増幅回
路９の出力には比較出力電圧が得られる。続いて、この
比較出力電圧は、帰還抵抗を介して直結型反転増幅回路
１に印加され、前記直結型反転増幅回路１の直流動作点
が前記電圧Ｖ1 の値に維持されるように調整される。こ
のため、前記直結型反転増幅回路１の出力には図１１
（ｄ）に示すようなボトムレベルが前記電圧Ｖ1 に一致
した出力パルス信号が得られ、しかも、前記電圧Ｖ1は
前記パルス信号の振幅の変動によっても変動しない。Also in this first operation example, a part of the output pulse signal is applied to the DC feedback circuit 3 and supplied to the sample hold circuit. In the sample hold circuit, the sampling switch operates so as to be closed when the hold signal is supplied, so that the bottom level value of the output pulse signal when the hold signal is supplied (hereinafter, referred to as bottom value). Is extracted,
This bottom value is supplied to the non-inverting input terminal of the differential amplifier circuit 9. Also in this case, since the voltage V 1 is supplied to the inverting input terminal of the differential amplifier circuit 9, the differential amplifier circuit 9 compares the bottom value and the voltage V 1 in level, As a result of this level comparison, a comparison output voltage is obtained at the output of the differential amplifier circuit 9. Subsequently, this comparison output voltage is applied to the direct connection type inverting amplification circuit 1 via a feedback resistor and adjusted so that the DC operating point of the direct connection type inverting amplification circuit 1 is maintained at the value of the voltage V 1. It Therefore, the output of the direct connection type inverting amplifier circuit 1 is shown in FIG.
An output pulse signal whose bottom level coincides with the voltage V 1 as shown in (d) is obtained, and the voltage V 1 does not fluctuate even if the amplitude of the pulse signal fluctuates.
【００９１】続いて、この出力パルス信号が前記電圧Ｖ
2 とともに比較回路１１に供給されると、比較回路１１
においては前記出力パルス信号と前記電圧Ｖ2 とのレベ
ル比較が行われ、そのレベル比較の結果、前記出力パル
ス信号中の信号成分と雑音成分とが前記電圧Ｖ2 以下の
部分がカットされ、比較回路の出力端子１３には図１１
（ｅ）に示すようなリミット信号が得られる。Subsequently, the output pulse signal is the voltage V
When supplied to the comparison circuit 11 together with 2 , the comparison circuit 11
, The level comparison between the output pulse signal and the voltage V 2 is performed, and as a result of the level comparison, the signal component and the noise component in the output pulse signal are cut off at a portion below the voltage V 2 for comparison. The output terminal 13 of the circuit is shown in FIG.
A limit signal as shown in (e) is obtained.
【００９２】これまで述べた本実施例における第１の動
作例は、種々の振幅を有する１つのパルス信号を増幅す
る場合を例に挙げて説明したものであるが、本実施例に
おいては前記第１のパルス信号の増幅を行う代わりに、
図１２（ｃ）に示すようにデューテイサイクルの異なる
前記他のパルス信号を増幅することもできる。The first operation example in the present embodiment described so far has been described by exemplifying the case of amplifying one pulse signal having various amplitudes, but in the present embodiment, the first operation example is described. Instead of amplifying the 1 pulse signal,
As shown in FIG. 12C, the other pulse signals having different duty cycles can be amplified.
【００９３】ここで、本実施例において前記他のパルス
信号を増幅する動作を第２の動作例とすれば、第２の動
作例についても、前記第１の動作例において説明したの
と全く同様の動作が行われ、その結果、直結型反転増幅
回路１の直流動作点は前記他のパルス信号のデューテイ
サイクルの変動に係わらず前記電圧Ｖ1 の値に維持さ
れ、信号出力端子６には図１２（ｄ）に示すような出力
パルス信号が得られる。また、比較回路の出力端子１３
には図１２（ｅ）に示すようなリミット信号が得られ
る。Here, assuming that the operation of amplifying the other pulse signal in this embodiment is the second operation example, the second operation example is exactly the same as that described in the first operation example. As a result, the DC operating point of the direct connection inverting amplifier circuit 1 is maintained at the value of the voltage V 1 regardless of the variation of the duty cycle of the other pulse signal, and the signal output terminal 6 receives An output pulse signal as shown in FIG. 12D is obtained. In addition, the output terminal 13 of the comparison circuit
, A limit signal as shown in FIG.
【００９４】このように、本実施例によれば、種々の振
幅を有する前記１つのパルス信号またはデューテイサイ
クルの異なる前記他のパルス信号が入力され、そのパル
ス信号の実質的な直流成分が時間とともに変動するよう
な場合であっても、前記直流帰還回路３の負帰還作用に
より直結型反転増幅回路１の直流動作点が安定化され、
前記出力パルス信号のボトムレベルは前記電圧Ｖ1 の値
に維持される。As described above, according to the present embodiment, the one pulse signal having various amplitudes or the other pulse signals having different duty cycles are input, and the substantial DC component of the pulse signal is changed with time. Even if it fluctuates with the above, the direct current operating point of the direct connection type inverting amplifier circuit 1 is stabilized by the negative feedback action of the direct current feedback circuit 3,
The bottom level of the output pulse signal is maintained at the value of the voltage V 1 .
【００９５】また、本実施例によれば、前述の作用効果
の他に、前記第１の実施例において列挙した作用効果も
期待できるものである。Further, according to this embodiment, in addition to the above-mentioned operational effects, the operational effects enumerated in the first embodiment can be expected.
【００９６】前述の各実施例の動作については、それぞ
れの実施例において好適な動作を行う信号が入力された
場合についてのみ説明しているが、前述の各実施例はそ
のような信号が入力される場合のみに適用されるもので
はなく、各種の信号が入力される場合であっても同様の
適用が可能であり、同様な動作を行わせることができる
ものである。The operation of each of the above-described embodiments has been described only when a signal for performing a suitable operation in each of the embodiments is input, but each of the above-described embodiments receives such a signal. The present invention is not applied only to the case where various signals are input, and the same application is possible even when various signals are input, and the same operation can be performed.
【００９７】例えば、第１の実施例に、図４に示すよう
なビデオ信号または図５に示すようなパルス信号が供給
されてもよく、第２の実施例に図２に示すようなバース
ト信号が供給されてもよい。For example, the video signal as shown in FIG. 4 or the pulse signal as shown in FIG. 5 may be supplied to the first embodiment, and the burst signal as shown in FIG. 2 in the second embodiment. May be supplied.
【００９８】なお、前述の各実施例においては、直結型
反転増幅回路１として、３段のトランジスタ増幅段から
なる構成のものについて説明しているが、直結型反転増
幅回路１は前記構成に限られるものではなく、前記直結
型反転増幅回路１として、１段構成のトランジスタ増幅
段を用いてもよく、また、１段または３段構成のＣＭＯ
Ｓインバータゲートまたはバイポーラインバータゲート
を用いてもよい。In each of the above-described embodiments, the direct connection type inverting amplification circuit 1 is described as having a structure including three transistor amplification stages, but the direct connection type inverting amplification circuit 1 is limited to the above structure. However, a single-stage transistor amplification stage may be used as the direct-coupled inverting amplifier circuit 1, and a one-stage or three-stage CMO may be used.
An S inverter gate or a bipolar inverter gate may be used.
【００９９】また、前述の各実施例においては、バイア
ス電圧発生回路８として、差動増幅回路９の反転入力と
出力との間に帰還容量が、前記差動増幅回路９の出力に
直列に帰還抵抗がそれぞれ接続された構成のものについ
て説明しているが、前記バイアス電圧発生回路８も前記
構成に限られるものではなく、交流電圧利得よりも直流
電圧利得が大きな回路であれば、どのような回路を用い
ても差し支えない。Further, in each of the above-described embodiments, the bias voltage generating circuit 8 has a feedback capacitance between the inverting input and the output of the differential amplifier circuit 9 which is fed back to the output of the differential amplifier circuit 9 in series. Although the configuration in which the resistors are connected to each other has been described, the bias voltage generating circuit 8 is not limited to the above configuration, and any circuit having a DC voltage gain larger than the AC voltage gain can be used. You can use a circuit.
【０１００】さらに、動作点抽出回路７を構成するロー
パスフィルタ回路、ピークホールド回路、サンプルホー
ルド回路においても、前述の各実施例に挙げた回路に限
定されるものではなく、前記各回路機能を達成できるも
のであれば、どのような回路を用いても差し支えない。Furthermore, the low-pass filter circuit, the peak hold circuit, and the sample hold circuit that form the operating point extraction circuit 7 are not limited to the circuits described in the above-mentioned embodiments, and the respective circuit functions described above are achieved. Any circuit can be used as long as it can.
【０１０１】[0101]
【発明の効果】以上説明したように、本発明によれば、
直結型反転増幅回路１の入出力間に、交流帰還回路２と
直流帰還回路３とを接続しており、かつ、前記直流帰還
回路３は動作点抽出回路７とバイアス電圧発生回路８を
含み、前記バイアス電圧発生回路８の出力により前記直
結型反転増幅回路１の直流動作点が設定されるように構
成したので、前記直流帰還回路３による直流負帰還作用
により、増幅する信号の種類やその波形に係わりなく、
前記直流動作点を一定の値に維持させることができ、か
つ、前記信号の信号基準レベルも一定に維持させること
ができるという効果がある。As described above, according to the present invention,
An AC feedback circuit 2 and a DC feedback circuit 3 are connected between the input and output of the direct connection type inverting amplifier circuit 1, and the DC feedback circuit 3 includes an operating point extraction circuit 7 and a bias voltage generation circuit 8. Since the direct-current operating point of the direct connection type inverting amplifier circuit 1 is set by the output of the bias voltage generating circuit 8, the type of the signal to be amplified and its waveform by the direct-current negative feedback action of the direct-current feedback circuit 3. Regardless of
There is an effect that the DC operating point can be maintained at a constant value and the signal reference level of the signal can also be maintained at a constant value.
【０１０２】また、本発明によれば、前記構成により、
直結型反転増幅回路１における信号交流利得及び信号利
得周波数特性の設定と、直流動作点の安定化のための設
定とを独自に行うことができるという効果がある。Further, according to the present invention, according to the above configuration,
There is an effect that the setting of the signal AC gain and the signal gain frequency characteristic in the direct connection type inverting amplifier circuit 1 and the setting for stabilizing the DC operating point can be independently performed.
【０１０３】さらに、本発明によれば、直結型反転増幅
回路１は、内部に各別の直流バイアス供給回路や差動回
路を有していない構成を有し、しかも、内部にループ帰
還回路を有さない構成であるので、前記直結型反転増幅
回路１を高速動作させることができ、かつ、広いダイナ
ミックレンジで動作させることができるという効果があ
る上に、高い信号交流利得が得られるという効果もあ
る。Further, according to the present invention, the direct connection type inverting amplifier circuit 1 has a structure that does not have a separate DC bias supply circuit or a differential circuit inside, and moreover, has a loop feedback circuit inside. Since the configuration is not provided, there is an effect that the direct connection type inverting amplifier circuit 1 can be operated at a high speed and a wide dynamic range, and a high signal AC gain can be obtained. There is also.
【０１０４】この他に、本発明によれば、バイアス電圧
発生回路８を構成する差動増幅回路は、低速のものが使
用できるという効果もある。In addition to this, according to the present invention, the differential amplifier circuit forming the bias voltage generating circuit 8 has an effect that a low speed differential amplifier circuit can be used.
【図１】本発明に係わる増幅装置の第１の実施例を示す
回路構成図である。FIG. 1 is a circuit configuration diagram showing a first embodiment of an amplifier device according to the present invention.
【図２】第１の実施例の信号入力端子及び信号出力端子
に生じる信号の実測波形図である。FIG. 2 is an actually measured waveform diagram of signals generated at a signal input terminal and a signal output terminal of the first embodiment.
【図３】本発明に係わる増幅装置の第２の実施例を示す
回路構成図である。FIG. 3 is a circuit configuration diagram showing a second embodiment of the amplifier device according to the present invention.
【図４】第２の実施例において増幅されるビデオ信号波
形を示す信号波形図である。FIG. 4 is a signal waveform diagram showing a video signal waveform amplified in the second embodiment.
【図５】第２の実施例において増幅されるパルス信号波
形を示す信号波形図である。FIG. 5 is a signal waveform diagram showing a pulse signal waveform amplified in the second embodiment.
【図６】本発明に係わる増幅装置の第３の実施例を示す
回路構成図である。FIG. 6 is a circuit configuration diagram showing a third embodiment of the amplifier device according to the present invention.
【図７】第３の実施例において増幅されるビデオ信号波
形を示す信号波形図である。FIG. 7 is a signal waveform diagram showing a video signal waveform amplified in a third embodiment.
【図８】本発明に係わる増幅装置の第４の実施例を示す
回路構成図である。FIG. 8 is a circuit configuration diagram showing a fourth embodiment of the amplifier device according to the present invention.
【図９】第４の実施例において増幅されるビデオ信号波
形を示す信号波形図である。FIG. 9 is a signal waveform diagram showing a video signal waveform amplified in the fourth embodiment.
【図１０】本発明に係わる増幅装置の第５の実施例を示
す回路構成図である。FIG. 10 is a circuit configuration diagram showing a fifth embodiment of the amplifier device according to the present invention.
【図１１】第５の実施例において増幅されるパルス信号
波形を示す信号波形図である。FIG. 11 is a signal waveform diagram showing a pulse signal waveform amplified in the fifth embodiment.
【図１２】第５の実施例において増幅される他のパルス
信号波形を示す信号波形図である。FIG. 12 is a signal waveform diagram showing another pulse signal waveform amplified in the fifth embodiment.
【図１３】本発明に係わる増幅装置が適用される光電ス
イッチ装置の構成の一例を示すブロック構成図である。FIG. 13 is a block configuration diagram showing an example of a configuration of a photoelectric switch device to which the amplification device according to the present invention is applied.
【図１４】図１３の光電スイッチ装置の一部の詳細な回
路を示す回路構成図である。14 is a circuit configuration diagram showing a detailed circuit of a part of the photoelectric switch device of FIG.
【図１５】図１３の光電スイッチ装置における各部の信
号状態を示す信号波形図である。FIG. 15 is a signal waveform diagram showing a signal state of each part in the photoelectric switch device of FIG.
【図１６】本発明に係わる増幅装置が適用される光電ス
イッチ装置の構成の他の例を示すブロック構成図であ
る。FIG. 16 is a block diagram showing another example of the configuration of the photoelectric switch device to which the amplifier device according to the present invention is applied.
【図１７】図１６の光電スイッチ装置における超音波信
号波形を示す信号波形図である。17 is a signal waveform diagram showing an ultrasonic signal waveform in the photoelectric switch device of FIG.
【図１８】光電スイッチ装置において光センサの検出信
号を増幅する従来の増幅装置を示す回路構成図である。FIG. 18 is a circuit configuration diagram showing a conventional amplification device that amplifies a detection signal of an optical sensor in a photoelectric switch device.
１ 直結型反転増幅回路 １Ａ、１Ｂ、１Ｃ 増幅用トランジスタ ２ 交流帰還回路 ３ 直流帰還回路 ４ 入力結合容量 ５ 信号入力端子 ６ 信号出力端子 ７ 動作点抽出回路 ８ バイアス電圧発生回路 ９、１２ 差動増幅回路 １０ 基準電圧源 １１ 比較回路 １３ 比較回路の出力端子 １４ 同期信号発生回路 １５ 遅延回路 １６ タイミング信号発生回路 １７ プリアンプ １８ フォトダイオード（光センサ） １９ 発光ダイオード（ＬＥＤ） ２０ ＬＥＤ駆動回路 1 Direct Connection Inverting Amplifier Circuit 1A, 1B, 1C Amplifying Transistor 2 AC Feedback Circuit 3 DC Feedback Circuit 4 Input Coupling Capacitance 5 Signal Input Terminal 6 Signal Output Terminal 7 Operating Point Extraction Circuit 8 Bias Voltage Generation Circuit 9, 12 Differential Amplification Circuit 10 Reference voltage source 11 Comparison circuit 13 Output terminal of comparison circuit 14 Synchronization signal generation circuit 15 Delay circuit 16 Timing signal generation circuit 17 Preamplifier 18 Photodiode (light sensor) 19 Light emitting diode (LED) 20 LED drive circuit
Claims (4)
増幅回路の入出力間に接続された交流帰還回路及び直流
帰還回路とからなり、前記直流帰還回路は直流成分を抽
出する動作点抽出回路と交流信号利得よりも大きな直流
信号利得を有するバイアス電圧発生回路とを少なくとも
含み、前記バイアス電圧発生回路の出力により前記直結
型反転増幅回路の直流動作バイアス電圧が設定されるこ
とを特徴とする増幅装置。1. A direct-coupled inverting amplifier circuit, and an AC feedback circuit and a DC feedback circuit connected between the input and output of the direct-coupled inverting amplifier circuit. The DC feedback circuit extracts an operating point for extracting a DC component. A bias voltage generating circuit having a DC signal gain larger than an AC signal gain, and a DC operating bias voltage of the direct coupling inverting amplifier circuit is set by an output of the bias voltage generating circuit. Amplification device.
タ回路、ピークホールド回路、サンプルホールド回路の
いずれかで構成されていることを特徴とする請求項１記
載の増幅装置。2. The amplifying apparatus according to claim 1, wherein the operating point extraction circuit is composed of any one of a low pass filter circuit, a peak hold circuit, and a sample hold circuit.
と出力との間に容量素子が接続され、かつ、非反転入力
に前記動作点抽出回路からの出力電圧、反転入力に基準
電圧がそれぞれ供給された差動増幅回路で構成されてい
ることを特徴とする請求項１記載の増幅装置。3. In the bias voltage generating circuit, a capacitive element is connected between an inverting input and an output, and an output voltage from the operating point extracting circuit is supplied to a non-inverting input and a reference voltage is supplied to an inverting input. 2. The amplifying device according to claim 1, wherein the amplifying device comprises a differential amplifier circuit.
個別の直流バイアス供給手段がなく、かつ、差動回路部
分も有さない回路で構成されていることを特徴とする請
求項１記載の増幅装置。4. The direct-coupled inverting amplifier circuit is configured by a circuit that does not have a DC bias supply unit for each amplification stage and has no differential circuit portion. The amplification device described.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8882292A JP2809549B2 (en) | 1992-04-09 | 1992-04-09 | Amplifier |
| US08/041,633 US5325073A (en) | 1992-04-09 | 1993-04-01 | Amplifying apparatus with ac/dc feedback circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8882292A JP2809549B2 (en) | 1992-04-09 | 1992-04-09 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291837A true JPH05291837A (en) | 1993-11-05 |
| JP2809549B2 JP2809549B2 (en) | 1998-10-08 |
Family
ID=13953626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8882292A Expired - Lifetime JP2809549B2 (en) | 1992-04-09 | 1992-04-09 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809549B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014003526A (en) * | 2012-06-20 | 2014-01-09 | Nippon Telegr & Teleph Corp <Ntt> | Amplifier and amplification circuit |
| JP2022142572A (en) * | 2021-03-16 | 2022-09-30 | アンリツ株式会社 | Short pulse generation circuit and short pulse generation method, and sampling pulse oscilloscope using the same |
-
1992
- 1992-04-09 JP JP8882292A patent/JP2809549B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014003526A (en) * | 2012-06-20 | 2014-01-09 | Nippon Telegr & Teleph Corp <Ntt> | Amplifier and amplification circuit |
| JP2022142572A (en) * | 2021-03-16 | 2022-09-30 | アンリツ株式会社 | Short pulse generation circuit and short pulse generation method, and sampling pulse oscilloscope using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2809549B2 (en) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345167A (en) | Automatically adjusting drive circuit for light emitting diode | |
| US7208995B2 (en) | Charge pump circuit and amplifier | |
| US5325073A (en) | Amplifying apparatus with ac/dc feedback circuit | |
| US7423698B2 (en) | Amplifier for amplifying input signal such as video signal and outputting amplified signal | |
| EP1031815A4 (en) | Angle speed sensor | |
| JP2809549B2 (en) | Amplifier | |
| JP2809551B2 (en) | Synchronous amplification device | |
| JP3937756B2 (en) | Photoelectric smoke detector | |
| JP3992338B2 (en) | Proximity detector | |
| JP3795626B2 (en) | Receiver circuit | |
| JP2010041158A (en) | Optical receiver | |
| JP2005142795A (en) | Audio circuit | |
| JP4088385B2 (en) | Optical transmitter and optical communication system | |
| JP2005166939A (en) | Semiconductor light emitting element drive circuit | |
| JPH04282876A (en) | Photoelectric conversion system | |
| JP3397908B2 (en) | Photo detector | |
| JP2011171812A (en) | Optical receiver | |
| JPH03175709A (en) | Power control circuit for high frequency amplifier | |
| JP3104932B2 (en) | Synchronous amplification device | |
| CN110739925B (en) | Small-volume high-sensitivity laser signal receiving and processing module | |
| KR0172697B1 (en) | Horizontal drive duty controlling circuit of a monitor | |
| JPH0278307A (en) | Circuit for bringing operating potential to steady-state | |
| KR0119770Y1 (en) | The receiving signal detecting circuit of radio device | |
| US9742417B1 (en) | Self-oscillation circuit | |
| JPS63290419A (en) | Ld driving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980714 |