JP3397908B2 - Photo detector - Google Patents
Photo detectorInfo
- Publication number
- JP3397908B2 JP3397908B2 JP25841994A JP25841994A JP3397908B2 JP 3397908 B2 JP3397908 B2 JP 3397908B2 JP 25841994 A JP25841994 A JP 25841994A JP 25841994 A JP25841994 A JP 25841994A JP 3397908 B2 JP3397908 B2 JP 3397908B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- capacitor
- comparator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、光検出器に関し、特
に、光信号が発光素子から照射された後に受光素子で受
光され光電変換された電気信号が、後段の回路で形成さ
れてしまう微分回路で所定レベル以上に微分され、それ
故に負荷が誤動作してしまうのを防止するのに好適な光
検出器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photodetector, and more particularly to a differential in which an electric signal received by a light receiving element after being irradiated with an optical signal by the light receiving element and photoelectrically converted is formed in a circuit in a subsequent stage. The present invention relates to a photodetector suitable for preventing a load from malfunctioning due to differentiation in a circuit to a predetermined level or higher.
【０００２】[0002]
【従来の技術】一般的な光検出器について図１を用いて
説明する。図１において、（１）は発光ダイオード（発
光素子）であり、アノードはスイッチングトランジスタ
（２）のコレクタエミッタ路を介して電源ＶＣＣ１（例
えば１２ボルト）と接続され、カソードは接地されてい
る。（３）はレギュレータであり、電源電圧ＶＣＣ１を
基に定電圧ＶＣＣ２（例えば５ボルト）を生成して出力
するものである。（４）は平滑コンデンサであり、定電
圧ＶＣＣ２に重畳するリップルを除去するものである。
（５）は駆動回路であり、発光ダイオード（１）を点灯
又は消灯させる為の駆動パルスを発生するものである。
該駆動回路（５）は、発振クロックＯＳＣを基に、１２
０μｓｅｃ中で５μｓｅｃだけハイレベルとなる駆動パ
ルスを発生する。即ち、駆動パルスがハイレベルになっ
た時、スイッチングトランジスタ（２）がオンし、発光
ダイオード（１）が点灯して光信号が照射される。
（６）は受光ダイオード（受光素子）であり、カソード
は後段の構成の電源として使用される定電圧ＶＣＣ２と
接続され、アノードは抵抗（７）を介して接地されてい
る。（８）はコンデンサであり、抵抗（７）の非接地側
と接続され、受光ダイオード（６）を流れる電流の直流
成分を除去するものである。（９）は増幅器であり、コ
ンデンサ（８）を通過した交流成分即ち信号成分を増幅
するものである。（１０）は可変抵抗であり、後述する
最終段の負荷を確実に駆動する為に、増幅器（９）の増
幅率を調整するものである。（１１）はコンデンサであ
り、可変抵抗（１０）の間の特定点と接続され、該特定
点に生じる直流成分を除去するものである。（１２）は
増幅器であり、コンデンサ（１２）を通過した交流成分
を増幅するものである。ここで、増幅器（９）（１２）
を図１の如く２段構成とすることにより、十分な信号増
幅率を得ることができる。（１３）はコンパレータであ
り、−（反転入力）端子は基準電源Ｖｒｅｆ（例えば
２．５ボルト）と接続され、＋（非反転入力）端子は増
幅器（１２）の出力と接続されている。つまり、コンパ
レータ（１３）は、後述するロジック回路が動作できる
様に、増幅器（１２）から出力される信号の大きさを基
準電圧Ｖｒｅｆと比較してハイレベル（例えば５ボル
ト）又はローレベル（０ボルト）を出力するものであ
る。即ち、コンパレータ（１３）はＡＤ変換機能を有す
ることになる。（１４）はリレー等の負荷であり、一端
は電源電圧ＶＣＣ１と接続されている。（１５）は負荷
（１４）への電流供給を制御する制御トランジスタであ
り、コレクタは負荷（１４）の他端と接続され、エミッ
タは抵抗（１６）を介して接地されている。（１７）は
前述したロジック回路であり、コンパレータ（１３）の
ハイ又はローレベルの出力に基づいて、負荷（１４）に
駆動電流を流す為の制御信号を制御トランジスタ（１
５）のベースに供給するものである。具体的には、コン
パレータ（１３）のハイレベル出力は数μｓｅｃと短
く、制御トランジスタ（１５）を直接オンして負荷（１
４）に駆動電流を流すことが困難な為、ロジック回路
（１７）内部でコンパレータ（１３）のハイレベル出力
を伸長して制御信号として出力する様にしている。これ
より、負荷（１４）が駆動されることになる。2. Description of the Related Art A general photodetector will be described with reference to FIG. In FIG. 1, (1) is a light emitting diode (light emitting element), the anode is connected to the power supply VCC1 (for example, 12 volts) through the collector-emitter path of the switching transistor (2), and the cathode is grounded. (3) is a regulator that generates and outputs a constant voltage VCC2 (for example, 5 volts) based on the power supply voltage VCC1. (4) is a smoothing capacitor that removes ripples superimposed on the constant voltage VCC2.
(5) is a drive circuit, which generates a drive pulse for turning on or off the light emitting diode (1).
The drive circuit (5) uses the oscillation clock OSC to
A drive pulse that becomes high level for 5 μsec in 0 μsec is generated. That is, when the drive pulse becomes high level, the switching transistor (2) is turned on, the light emitting diode (1) is turned on, and an optical signal is emitted.
Reference numeral (6) is a light receiving diode (light receiving element), the cathode of which is connected to a constant voltage VCC2 used as a power source in the latter stage configuration, and the anode of which is grounded via a resistor (7). Reference numeral (8) is a capacitor, which is connected to the non-grounded side of the resistor (7) and removes the DC component of the current flowing through the light receiving diode (6). Reference numeral (9) is an amplifier for amplifying the AC component, that is, the signal component that has passed through the capacitor (8). Reference numeral (10) is a variable resistor, which adjusts the amplification factor of the amplifier (9) in order to reliably drive the load at the final stage described later. A capacitor (11) is connected to a specific point between the variable resistors (10) and removes a DC component generated at the specific point. Reference numeral (12) is an amplifier which amplifies the AC component that has passed through the capacitor (12). Here, the amplifier (9) (12)
2 has a two-stage structure as shown in FIG. 1, a sufficient signal amplification factor can be obtained. Reference numeral (13) is a comparator, the − (inverting input) terminal is connected to the reference power supply Vref (for example, 2.5 V), and the + (non-inverting input) terminal is connected to the output of the amplifier (12). That is, the comparator (13) compares the magnitude of the signal output from the amplifier (12) with the reference voltage Vref so that a logic circuit described later can operate, and the comparator (13) is at a high level (for example, 5 volts) or a low level (0 volt). Volt) is output. That is, the comparator (13) has an AD conversion function. (14) is a load such as a relay, and one end thereof is connected to the power supply voltage VCC1. Reference numeral (15) is a control transistor for controlling the current supply to the load (14), the collector is connected to the other end of the load (14), and the emitter is grounded via the resistor (16). (17) is the above-mentioned logic circuit, which outputs a control signal for flowing a drive current to the load (14) to the control transistor (1) based on the high or low level output of the comparator (13).
It is supplied to the base of 5). Specifically, the high level output of the comparator (13) is as short as several μsec, and the control transistor (15) is turned on directly to load (1
Since it is difficult to pass the drive current to 4), the high level output of the comparator 13 is expanded inside the logic circuit 17 and output as a control signal. As a result, the load (14) is driven.
【０００３】[0003]
【発明が解決しようとする課題】以上説明した図１の光
検出器の動作波形について、図３を用いて説明する。ま
ず、駆動回路（５）からは、５μｓｅｃのハイレベル期
間が１２０μｓｅｃの周期の中で周期的に発生する駆動
信号が出力される（波形Ａ）。この波形に応じて発光ダ
イオード（１）が点灯及び消灯を繰り返し、受光ダイオ
ード（６）により光信号が電気信号に変換されるが、受
光ダイオード（６）が定電圧ＶＣＣ２及び接地間に逆接
続されていることから、受光ダイオード（６）が有する
内部容量と抵抗（７）の抵抗値とにより第１の微分回路
が形成され、受光ダイオード（６）及び抵抗（７）の接
続点における波形は微分されて図３のＢに示す波形とな
る。この微分波形Ｂは後段で更に微分される。即ち、コ
ンデンサ（８）及び増幅器（９）の入力インピーダンス
から第２の微分回路が形成され、コンデンサ（８）及び
増幅器（９）の接続点において図３のＢ波形は更に微分
されてＣ波形となる。つまり、図３のＢ及びＣ波形を比
較すると、最低レベル点からのはね上がりがＣ波形の方
が大きくなっている。同様にして、この微分波形Ｃは後
段で更に微分される。即ち、増幅器（９）（１２）を２
段設けた為に、コンデンサ（１１）及び増幅器（１２）
の入力インピーダンスから第３の微分回路が形成され、
コンデンサ（１１）及び増幅器（１２）の接続点におい
て図３のＣ波形は更に微分され増幅されてＤ波形とな
る。つまり、コンデンサ（１１）及び増幅器（１２）の
接続点における微分波形の最低レベル点からのはね上が
りはＣ波形のはね上がりよりも大きくなっている為、こ
の微分波形が増幅器（１２）で増幅されると、Ｄ波形に
おける最低レベル点からの最大はね上がりレベルは一転
鎖線に示すコンパレータ（１３）の基準電圧Ｖｒｅｆを
越えてしまうことになる。この結果、コンパレータ（１
３）からは、Ｄ波形のはね上がりに基づき意図しないハ
イレベルが出力されてしまうことになる。そして、ロジ
ック回路（１７）の出力により、制御トランジスタ（１
５）がオンしなくてもよいタイミングでオンしてしま
い、負荷（１４）を誤って動作させてしまう問題があっ
た。The operation waveforms of the photodetector of FIG. 1 described above will be described with reference to FIG. First, the drive circuit (5) outputs a drive signal that is periodically generated in a high-level period of 5 μsec of 120 μsec (waveform A). The light emitting diode (1) repeats lighting and extinguishing according to this waveform, and the light receiving diode (6) converts an optical signal into an electric signal. The light receiving diode (6) is reversely connected between the constant voltage VCC2 and the ground. Therefore, the first differentiating circuit is formed by the internal capacitance of the light receiving diode (6) and the resistance value of the resistor (7), and the waveform at the connection point of the light receiving diode (6) and the resistor (7) is differentiated. As a result, the waveform shown in FIG. 3B is obtained. This differentiated waveform B is further differentiated in the subsequent stage. That is, a second differentiating circuit is formed from the input impedances of the capacitor (8) and the amplifier (9), and the B waveform of FIG. 3 is further differentiated into a C waveform at the connection point of the capacitor (8) and the amplifier (9). Become. That is, comparing the B and C waveforms in FIG. 3, the jump from the lowest level point is larger in the C waveform. Similarly, the differentiated waveform C is further differentiated in the subsequent stage. That is, the amplifiers (9) (12)
The capacitor (11) and the amplifier (12) are provided because the stage is provided.
A third differentiation circuit is formed from the input impedance of
At the connection point between the capacitor (11) and the amplifier (12), the C waveform of FIG. 3 is further differentiated and amplified to become a D waveform. That is, since the rise of the differential waveform at the connection point of the capacitor (11) and the amplifier (12) from the lowest level point is larger than that of the C waveform, when the differential waveform is amplified by the amplifier (12). , The maximum rising level from the lowest level point in the D waveform exceeds the reference voltage Vref of the comparator (13) shown by the chain line. As a result, the comparator (1
From 3), an unintended high level is output based on the rising of the D waveform. Then, according to the output of the logic circuit (17), the control transistor (1
There is a problem that the load (14) is erroneously operated because the load 5) is turned on at a timing that does not need to be turned on.
【０００４】そこで、本発明は、増幅器から出力される
微分波形のはね上がりがコンパレータのスレッショルド
電圧（基準電圧）を越えるのを防止した光検出器を提供
することを目的とする。Therefore, an object of the present invention is to provide a photodetector which prevents the rising of the differential waveform output from the amplifier from exceeding the threshold voltage (reference voltage) of the comparator.
【０００５】[0005]
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、発光素子から照射された光信号を受光素子が受光
した時、前記光信号の大きさに応じて発生する電気信号
をコンデンサを介して増幅する増幅器と、該増幅器の出
力を基準電圧と比較してハイ又はローレベルを出力する
コンパレータと、該コンパレータの出力を基に負荷を制
御できる状態となる様に信号処理を施すロジック回路
と、該ロジック回路の出力に応じてスイッチングし、前
記負荷への電流供給を制御する制御トランジスタと、を
有する光検出器において、前記コンデンサ及び前記増幅
器の入力インピーダンスから構成される微分回路によ
り、前記電気信号が所定レベル以上に微分されるのをク
ランプするクランプ回路を備えた点である。The present invention has been made to solve the above problems, and is characterized in that when a light receiving element receives an optical signal emitted from the light emitting element. , An amplifier for amplifying an electric signal generated according to the magnitude of the optical signal through a capacitor, a comparator for comparing the output of the amplifier with a reference voltage and outputting a high or low level, and an output of the comparator. In a photodetector having a logic circuit that performs signal processing so that the load can be controlled based on the basis, and a control transistor that switches according to the output of the logic circuit, and that controls the current supply to the load, A clamp circuit for clamping the differentiation of the electric signal to a predetermined level or more by a differentiation circuit composed of the input impedance of the capacitor and the amplifier. Is that with.
【０００６】[0006]
【作用】本発明によれば、コンデンサの出力と増幅器の
入力との間に、微分回路で作成される微分波形が所定レ
ベル以上に微分されるのを防止するクランプ回路を設け
た。これにより、コンパレータから光信号に基づく正常
な出力が得られ、負荷が正常に動作する。According to the present invention, the clamp circuit is provided between the output of the capacitor and the input of the amplifier to prevent the differentiated waveform created by the differentiator from being differentiated to a predetermined level or more. As a result, a normal output based on the optical signal is obtained from the comparator, and the load operates normally.
【０００７】[0007]
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図２は本発明に適用されるクランプ回路の構成を示
す回路図である。尚、図１の構成と同一の素子について
は同一番号を記すものとする。図２において、（１８）
はコンデンサ（１１）の一端（信号の出力側）と増幅器
（１２）の入力との間に接続されたクランプ回路であ
る。ここで、図１においては、増幅器（１２）を単なる
増幅器として図示したが、図２においては、増幅器（１
２）を演算増幅器（１９）として示している。演算増幅
器（１９）の＋端子はコンデンサ（１１）の一端と接続
されている。また、演算増幅器（１９）の−端子と出力
端子との間には帰還抵抗（２０）が接続され、−端子と
接地との間には入力抵抗（２１）及びコンデンサ（２
２）が直列接続されている。演算増幅器（１９）は、入
力抵抗（２１）及び帰還抵抗（２０）の比により増幅率
が決定される様になっている。尚、図１において、発光
ダイオード（１）、受光ダイオード（６）、可変抵抗
（１０）、基準電源Ｖｒｅｆ、及び負荷（１４）を除く
構成は全て基本的にＩＣ化されるものであり、図２の演
算増幅器（１９）はＩＣ化されるものの帰還抵抗（２
０）、入力抵抗（２１）及びコンデンサ（２２）は前記
ＩＣに対して外部接続され、使用者が容易に演算増幅器
（１９）の増幅率を調整できる様になっている。The details of the present invention will be described in detail with reference to the drawings. FIG. 2 is a circuit diagram showing the configuration of the clamp circuit applied to the present invention. The same elements as those in the configuration of FIG. 1 are designated by the same reference numerals. In FIG. 2, (18)
Is a clamp circuit connected between one end (output side of signal) of the capacitor (11) and the input of the amplifier (12). Here, in FIG. 1, the amplifier (12) is shown as a simple amplifier, but in FIG.
2) is shown as an operational amplifier (19). The + terminal of the operational amplifier (19) is connected to one end of the capacitor (11). A feedback resistor (20) is connected between the negative terminal and the output terminal of the operational amplifier (19), and an input resistor (21) and a capacitor (2) are connected between the negative terminal and the ground.
2) are connected in series. The amplification factor of the operational amplifier (19) is determined by the ratio of the input resistance (21) and the feedback resistance (20). In FIG. 1, the configuration except for the light emitting diode (1), the light receiving diode (6), the variable resistor (10), the reference power source Vref, and the load (14) is basically an IC. Although the second operational amplifier (19) is integrated into an IC, the feedback resistance (2
0), the input resistor 21 and the capacitor 22 are externally connected to the IC so that the user can easily adjust the amplification factor of the operational amplifier 19.
【０００８】さて、上記したクランプ回路（１８）の構
成は、差動接続されたＰＮＰ型のトランジスタ（２３）
（２４）と、電流ミラー接続されたＮＰＮ型のトランジ
スタ（２５）（２６）と、基準電源Ｖｒｅｆ’（例えば
１．５ボルト）と、抵抗（２７）とから成る。詳しく
は、トランジスタ（２３）のベースは基準電源Ｖｒｅ
ｆ’と接続され、エミッタは抵抗（２７）を介して定電
圧ＶＣＣ２と接続されている。また、トランジスタ（２
４）のベースはコンデンサ（１１）の一端と接続され、
エミッタはトランジスタ（２３）と同様に抵抗（２７）
を介して定電圧ＶＣＣ２と接続されている。また、トラ
ンジスタ（２５）（２６）のコレクタは各々トランジス
タ（２３）（２４）のコレクタと接続され、エミッタは
接地されている。従って、上記した回路構成のクランプ
回路（１８）によれば、コンデンサ（１１）の一端は
１．５ボルト以下に低下することはなく必ず１．５ボル
トにクランプされることになる。また、コンデンサ（１
１）を通過した交流信号のレベルが１．５ボルト以上で
あると、トランジスタ（２４）はオフし、コンデンサ
（１１）の通過信号がそのまま演算増幅器（１９）の＋
端子に印加されることになる。The clamp circuit (18) described above has a differential connection PNP type transistor (23).
(24), current mirror-connected NPN type transistors (25) and (26), a reference power supply Vref '(for example, 1.5 V), and a resistor (27). Specifically, the base of the transistor (23) is the reference power source Vre.
It is connected to f ′ and the emitter is connected to the constant voltage VCC2 via the resistor (27). In addition, the transistor (2
The base of 4) is connected to one end of the capacitor (11),
The emitter is a resistor (27) as well as a transistor (23)
Is connected to the constant voltage VCC2 via. The collectors of the transistors (25) and (26) are connected to the collectors of the transistors (23) and (24), respectively, and the emitters are grounded. Therefore, according to the clamp circuit (18) having the above-mentioned circuit configuration, the one end of the capacitor (11) does not drop below 1.5 V and is clamped to 1.5 V without fail. In addition, the capacitor (1
When the level of the AC signal passing through 1) is 1.5 V or more, the transistor (24) is turned off, and the passing signal of the capacitor (11) is directly + of the operational amplifier (19).
Will be applied to the terminals.
【０００９】図２の動作によって得られる波形について
図３を用いて説明する。尚、演算増幅器（１９）の出力
をＤ’、コンパレータ（１３）の出力をＥ’として説明
する。コンデンサ（１１）の容量及び演算増幅器（１
９）の＋端子の入力インピーダンスから形成される第３
の微分回路により、従来であればＤ波形と同一形状で増
幅度が異なる増幅前の波形が得られる訳であるが、演算
増幅器（１９）の＋端子入力の最低レベルは上記した如
く１．５ボルト以下に低下することは決してない。従っ
て、演算増幅器（１９）の＋端子の最低レベルが１．５
ボルトにクランプされることから、従来の様に演算増幅
器（１９）の出力がコンパレータ（１３）の基準電圧Ｖ
ｒｅｆ以上にオーバーシュートする勢いは抑止される。
これより、コンパレータ（１３）からは、Ａ波形と同様
に５μｓｅｃ期間だけハイレベルとなる出力Ｅ’が得ら
れ、負荷（１４）は正常に動作することになる。Waveforms obtained by the operation of FIG. 2 will be described with reference to FIG. The output of the operational amplifier (19) will be described as D'and the output of the comparator (13) will be described as E '. The capacity of the capacitor (11) and the operational amplifier (1
The third formed from the input impedance of the 9+ terminal
In the conventional case, the differentiating circuit can obtain a pre-amplification waveform having the same shape as the D waveform but a different amplification degree. However, the minimum level of the + terminal input of the operational amplifier (19) is 1.5 as described above. It never drops below volt. Therefore, the minimum level of the + terminal of the operational amplifier (19) is 1.5
Since it is clamped to the volt, the output of the operational amplifier (19) is the reference voltage V of the comparator (13) as in the conventional case.
The momentum of overshooting over ref is suppressed.
As a result, the output (E ') which is at the high level for a period of 5 .mu.sec is obtained from the comparator (13), and the load (14) operates normally.
【００１０】尚、クランプ回路（１８）を最後の微分を
行う部分に介挿することにより、本願の効果は得られ
る。The effect of the present invention can be obtained by inserting the clamp circuit (18) in the final differentiation portion.
【００１１】[0011]
【発明の効果】本発明によれば、コンデンサの出力と増
幅器の入力との間に、微分回路で作成される微分波形が
所定レベル以上に微分されるのを防止するクランプ回路
を設けた。これにより、コンパレータから光信号に基づ
く正常な出力が得られ、負荷が正常に動作する利点が得
られる。According to the present invention, a clamp circuit is provided between the output of the capacitor and the input of the amplifier to prevent the differential waveform created by the differential circuit from being differentiated to a predetermined level or more. As a result, a normal output based on the optical signal is obtained from the comparator, and the advantage that the load operates normally is obtained.
【図１】一般的な光検出器を示す図である。FIG. 1 is a diagram showing a general photodetector.
【図２】図１に設けられるクランプ回路を示す図であ
る。FIG. 2 is a diagram showing a clamp circuit provided in FIG.
【図３】図１及び図２の動作波形を示す波形図である。FIG. 3 is a waveform diagram showing operation waveforms of FIGS. 1 and 2.
（１） 発光ダイオード （６） 受光ダイオード （１１） コンデンサ （１３） コンパレータ （１４） 負荷 （１５） 制御トランジスタ （１７） ロジック回路 （１８） クランプ回路 （１９） 演算増幅器 (1) Light emitting diode (6) Light receiving diode (11) Capacitor (13) Comparator (14) Load (15) Control transistor (17) Logic circuit (18) Clamp circuit (19) Operational amplifier
Claims (2)
子が受光した時、前記光信号の大きさに応じて発生する
電気信号をコンデンサを介して増幅する増幅器と、該増
幅器の出力を基準電圧と比較してハイ又はローレベルを
出力するコンパレータと、該コンパレータの出力を基に
負荷を制御できる状態となる様に信号処理を施すロジッ
ク回路と、該ロジック回路の出力に応じてスイッチング
し、前記負荷への電流供給を制御する制御トランジスタ
と、を有する光検出器において、 前記コンデンサ及び前記増幅器の入力インピーダンスか
ら構成される微分回路により、前記電気信号が所定レベ
ル以上に微分されるのをクランプするクランプ回路を備
えたことを特徴とする光検出器。1. An amplifier for amplifying an electric signal generated according to the magnitude of the optical signal when the optical signal emitted from the light emitting element is received by the light receiving element, and an output of the amplifier as a reference. A comparator that outputs a high or low level in comparison with the voltage, a logic circuit that performs signal processing so that the load can be controlled based on the output of the comparator, and switching according to the output of the logic circuit, In a photodetector having a control transistor for controlling current supply to the load, a differentiation circuit composed of the input impedance of the capacitor and the amplifier clamps differentiation of the electric signal to a predetermined level or more. A photodetector comprising a clamp circuit for
出力と前記増幅器の入力との間に介挿されたことを特徴
とする請求項１記載の光検出器。2. The photodetector according to claim 1, wherein the clamp circuit is interposed between the output of the capacitor and the input of the amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25841994A JP3397908B2 (en) | 1994-10-24 | 1994-10-24 | Photo detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25841994A JP3397908B2 (en) | 1994-10-24 | 1994-10-24 | Photo detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125515A JPH08125515A (en) | 1996-05-17 |
| JP3397908B2 true JP3397908B2 (en) | 2003-04-21 |
Family
ID=17319966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25841994A Expired - Fee Related JP3397908B2 (en) | 1994-10-24 | 1994-10-24 | Photo detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397908B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109728A (en) * | 2008-10-30 | 2010-05-13 | Fujitsu Ltd | Phase interpolation circuit |
| JP6700586B2 (en) * | 2016-03-09 | 2020-05-27 | 株式会社リコー | Circuit device, photodetector, object detection device, sensing device, mobile device, signal detection method and object detection method |
-
1994
- 1994-10-24 JP JP25841994A patent/JP3397908B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125515A (en) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040251854A1 (en) | Power supply for lighting | |
| US20060109049A1 (en) | Low noise audio amplifier | |
| JPH04372212A (en) | Amplifying circuit | |
| KR970068137A (en) | Amplification circuit | |
| JP3397908B2 (en) | Photo detector | |
| US4902938A (en) | Electronic ballast with high voltage protection | |
| WO2005096678A1 (en) | Illumination control circuit | |
| JPH11284444A (en) | Preamplifier circuit and preamplification method therefor | |
| JP3043247B2 (en) | Photo detector | |
| JP3043248B2 (en) | Photo detector | |
| US5905390A (en) | Inductive load drive circuit | |
| JP2804678B2 (en) | Photodetector | |
| JP3604930B2 (en) | Power amplifier | |
| EP0408137A1 (en) | Amplifier arrangement | |
| JP2006235991A (en) | Reference voltage generating circuit, and drive circuit | |
| KR20050056154A (en) | Optical receiver and data communication apparatus comprising same | |
| US11616504B2 (en) | OPAMP overload power limit circuit, system, and a method thereof | |
| KR19990039572A (en) | H-bridge type motor driver | |
| KR0183292B1 (en) | Control circuit for output voltage of stability equipment | |
| JPS58225676A (en) | Output stabilization circuit for semiconductor laser | |
| KR880002752Y1 (en) | Low voltage amplifier | |
| JPH05150847A (en) | Power supply circuit | |
| JPS59108413A (en) | Automatic level adjusting circuit | |
| KR910003171Y1 (en) | High frequency automatic gain control circuit tranducer | |
| JP3820613B2 (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |