JP3820613B2

JP3820613B2 - Amplifier circuit

Info

Publication number: JP3820613B2
Application number: JP01583596A
Authority: JP
Inventors: 智光大原; 匡三万城目
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 1996-01-31
Filing date: 1996-01-31
Publication date: 2006-09-13
Anticipated expiration: 2016-01-31
Also published as: JPH09214258A

Description

【０００１】
【発明の属する技術分野】
本発明は増幅回路に係り、特に、出力信号に応じて入力信号のバイアスレベルを制御する増幅回路に関する。
【０００２】
【従来の技術】
赤外線リモコン用の受光ＩＣ（IC;Integrated Circuit;集積回路）には、外乱光により回路が飽和してしまわないようにＡＢＬＣ（Automatic Bias Level Control）回路が設けられている。このＡＢＬＣ回路は演算増幅器の入力側に設けられ、演算増幅器の帰還信号に応じてバイアスレベルを制御することにより外乱光の影響を排除する回路である。
【０００３】
図３に赤外線リモコン用受光ＩＣの構成図を示す。
赤外線リモコン用ＩＣ２１は、フォトダイオードＰＤにより得た光電流Ｉ_Pを増幅・波形整形して、信号処理回路に供給する。赤外線リモコン用ＩＣ２１はフォトダイオードＰＤで変換された光電流を増幅する初段アンプ２２、初段アンプ２２の出力に応じて初段アンプ２２のバイアスレベルを制御するＡＢＬＣ回路２３、初段アンプ２２の出力レベルを制限するリミッタ２４、所望の周波数成分を除去させるＢＥＦ（Band Eelimination Filter）２５、必要な信号成分を通過させ、ノイズ成分を除去するＢＰＦ（Band Pass Filter）２６、ＢＥＦ２５、ＢＰＦ２６により所望の周波数成分が抽出された信号を検波する検波回路２７、検波回路２７で検波された信号を波形整形する波形整形回路２８、波形整形回路２８で波形整形された信号を外部に出力するための出力回路２９より構成される。
【０００４】
赤外線リモコン用ＩＣ２１には外部電源３０から電源電圧Ｖ_CCが供給され、駆動される。
図４に従来の一例のブロック構成図を示す。
図４に示す増幅回路３１は、図３の赤外線リモコン用ＩＣ２１に従来搭載されていた初段アンプ２２及びＡＢＬＣ回路２３の構成図を示す。
【０００５】
従来のこの種の増幅器３１は、フォトダイオードＰＤの光電流に応じた信号が非反転端子に供給された演算増幅回路３２、電源３０から供給される電源電圧Ｖ_CCから定電流を生成する定電流回路３３、定電流回路３３で生成された第１の定電流から基準電圧を生成する基準電圧生成回路３４、基準電圧生成回路３４で生成された基準電圧に応じて演算増幅回路３２の非反転端子をバイアスするバイアス入力回路３５、基準電圧生成回路３４で生成された基準電圧と演算増幅回路３２の反転端子に帰還される帰還信号とを比較し、その差動電圧に応じてバイアスレベルを制御するバイアス制御回路３６、演算増幅回路３２の出力端子と反転端子との間に設けられ、出力電圧に応じた帰還信号を帰還させる帰還回路３７より構成される。
【０００６】
基準電圧生成回路３４は、ダイオード接続されたＮＰＮトランジスタＱＡ４〜ＱＡ７を直列に接続し、ダイオードの順方向電圧から基準電圧を生成していた。このとき、トランジスタＱＡ４とトランジスタＱＡ３との接続点から基準電圧を得てバイアス入力回路３５に供給していた。
【０００７】
基準電圧生成回路３４で生成された基準電圧はバイアス入力回路３５のＮＰＮトランジスタＱＡ８のベースに供給される。バイアス入力回路３５のトランジスタＱＡ８のコレクタには定電流回路３３から定電流が供給されており、基準電圧によりエミッタに定電圧を発生する。エミッタに発生した定電圧は、電圧−電流変換素子である抵抗ＲＡ１を介して演算増幅回路３２の非反転端子に供給されていた。
【０００８】
このとき、ダイナミックレンジを得るため、トランジスタＱＡ８の出力電圧を２．１［Ｖ］に設定していた。基準電圧生成回路３４ではトランジスタＱＡ４〜ＱＡ７の順方向電圧Ｖ_F（０．７［Ｖ］）により４Ｖ_F（２．８［Ｖ］）を基準電圧としてトランジスタＱＡ８のベースに供給する。
【０００９】
トランジスタＱＡ８ではベースに供給された基準電圧４Ｖ_F（２．８［Ｖ］）がベース−エミッタ間電圧の順方向電圧Ｖ_F（０．７［Ｖ］）による電圧降下により降下し、２．１［Ｖ］に設定されていた。
図４に示す回路でフォトダイオードＰＤの光電流が増加すると、演算増幅回路３２の非反転端子の入力電圧Ｖ_INは低下し、これにより出力電圧Ｖ_Oが低下する。出力電圧Ｖ_Oが低下すると、帰還回路３７により演算増幅回路３２の反転端子への帰還信号レベルが上昇する。帰還信号レベルが上昇すると、バイアス制御回路３６がこれを検出し、バイアスレベルを低下させる。このように、光電流が増加するに従って、バイアスレベルが低下されるため、光電流に対する演算増幅回路３２の入力電圧Ｖ_IN及び出力電圧Ｖ_Oの特性を図５に示すように光電流が増加するに従ってゲインが低下する特性とすることができる。
【００１０】
【発明が解決しようとする課題】
しかるに、従来のこの種の増幅回路では、バイアスレベルを生成するときに、例えば、２．１［Ｖ］の電圧が必要であれば、基準電圧生成回路３４で４つのダイオード接続されたトランジスタＱＡ４〜ＱＡ７の順方向電圧（０．７［Ｖ］）により２．１［Ｖ］より大きい基準電圧の２．８［Ｖ］を生成し、バイアス入力回路３５のトランジスタＱＡ８の順方向電圧Ｖ_F（０．７［Ｖ］）により降下させ、所望の電圧２．１［Ｖ］を得ていたため、電源電圧としてマージンを含めて４．５〜５．５［Ｖ］が必要であり、近年登場している電源電圧３［Ｖ］の低電圧化システムには対応できないなどの問題点があった。
【００１１】
本発明は上記の点に鑑みてなされたもので、電源電圧の低電圧化が可能な増幅回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の請求項１は、入力端子に供給された入力信号を増幅して出力端子から出力する増幅手段を有する増幅回路において、
電源から第１及び第２の定電流を生成する定電流回路と、
前記定電流回路から供給される第１の定電流から第１の基準電圧、該第１の基準電圧より小さい電圧の第２の基準電圧を生成する前記基準電圧生成回路と、
前記定電流回路から前記第２の定電流が供給され、前記基準電圧生成回路で生成された前記第１の基準電圧に第１の定電圧を加算したバイアス電圧を生成し、前記増幅手段の入力端子に供給するバイアス入力回路と、
前記基準電圧生成回路で生成された前記第１の基準電圧に応じて第２の定電圧を生成し、該第２の定電圧と前記帰還信号との差動信号を生成する差動増幅回路と、
前記差動増幅回路により得られた前記差動電圧を前記差動電圧に応じた電流に変換して前記増幅手段の入力端子に供給するバイアス制御回路と、
前記基準電圧生成回路で生成された前記第２の基準電圧から第３の定電圧を生成し、該第３の定電圧に応じて前記増幅手段への帰還量を一定量以上に制御する帰還回路とを有する構成としたことを特徴とする。
【００１３】
請求項１によれば、基準電圧生成回路により生成される第１の基準電圧を入力バイアス回路によりプルアップして所望のバイアスレベル得るため、第１の基準電圧を低減でき、従って、電源電圧を低減できる。
請求項２は、前記基準電圧生成回路を前記定電流回路から第１の定電流が供給される第１乃至第３のダイオードからなる直列回路とを有する構成とし、
前記第１のダイオードと前記第２のダイオードとの接続点から前記第１の基準電圧を生成し、該第２のダイオードと該第３のダイオードとの接続点から前記第２の基準電圧を生成することを特徴とする。
【００１４】
請求項２によれば、基準電圧生成回路を第１乃至第３の３つのダイオードで構成し、その接続点から第１及び第２の基準電圧を生成することにより、電源電圧をダイオードの順方向電圧Ｖ_Fの３倍の３Ｖ_F程度で基準電圧を生成できるため、電源電圧の低電圧化に寄与する。
【００１５】
請求項３は、前記バイアス入力回路を前記定電流回路から第２の定電流がエミッタに供給され、前記基準電圧生成回路で生成された第１の基準電圧がベースに供給され、前記第２の定電流と前記エミッタとの接続点からバイアス電圧を出力するバイアス供給用トランジスタを有する構成としてなる。
【００１６】
請求項３によれば、定電流回路と第１の基準電圧によりベースがバイアスされたバイアス供給用トランジスタのエミッタとの接続点からバイアスレベルを出力することにより、バイアス供給用トランジスタにより第１の基準電圧が昇圧され、所望のバイアスレベルを得ているので、第１の基準電圧レベルを低下させることができ、従って、電源電圧を低電圧化することができる。
【００１７】
請求項４は、前記バイアス制御回路を前記差動増幅回路の出力差動電圧がベース及びコレクタに接続された第１のトランジスタと、
前記差動増幅回路の出力差動電圧がベースに接続され、エミッタが抵抗を介して電源に接続された第２のトランジスタと、
ベースが前記抵抗と前記第２のトランジスタのエミッタとの接続点に接続され、エミッタが前記電源に接続され、コレクタが前記増幅手段の前記入力信号を供給する入力信号入力端子に接続された第３のトランジスタとを有する構成としてなる。
【００１８】
請求項４によれば、バイアス制御回路を第２乃至第３のトランジスタの２段の素子により構成することにより、低電圧での駆動が可能となり電源電圧の低電圧化が可能となる。
請求項５は、前記帰還回路を前記基準電圧生成回路で生成された前記第２の基準電圧を分圧して前記第３の定電圧を生成する第１の分圧手段と、
前記増幅手段から出力される出力信号を分圧する第２の分圧手段と、
前記第１の分圧手段により生成された前記第３の定電圧がベースに供給され、エミッタ−コレクタ間が前記第２の分圧手段に並列に接続された制御トランジスタとを有する構成としてなる。
【００１９】
請求項５によれば、帰還回路に制御用トランジスタを設け、制御用トランジスタのベースを基準電圧生成回路により生成された基準電圧によりバイアスすることにより、出力電圧の低下に応じてゲインを低下させることができる。
【００２０】
【発明の実施の形態】
本発明の増幅回路の実施例として図３に示す赤外線リモコン用ＩＣに内蔵されるＡＢＬＣ回路を有する初段増幅回路について説明する。
図１に本発明の一実施例の回路構成図を示す。
【００２１】
本実施例の増幅回路１は、請求項中の増幅手段に相当し、入力信号を非反転増幅する演算増幅器２、請求項中の定電流回路に相当し、電源電圧Ｖ_CCから第１、第２の定電流を生成する定電流回路３、請求項中の基準電圧生成回路に相当し、定電流回路３で生成された第１の定電流Ｉ₁が供給され、第１及び第２の基準電圧Ｖ_REF1、Ｖ_REF2を生成する基準電圧生成回路４、請求項中のバイアス入力回路に相当し、基準電圧生成回路４で生成された第１の基準電圧Ｖ_REF1を昇圧して演算増幅器２の非反転端子に供給するバイアス入力回路５、請求項中の差動増幅回路に相当し、基準電圧生成回路４で生成された第１の基準電圧Ｖ_REF1に応じた第１の定電圧を生成し、演算増幅器２の反転端子の電圧との差動電圧を生成する差動増幅回路６、請求項中のバイアス制御回路に相当し、差動増幅回路６で生成された差動電圧を電流に変換して演算増幅器２の非反転端子に供給するバイアス制御回路７、請求項中の帰還回路に相当し、演算増幅器２の出力信号を反転した信号を演算増幅器２の反転端子に供給するとともに、基準電圧生成回路４で生成された第２の基準電圧Ｖ_REF2により演算増幅器２の反転端子への信号の帰還量を所定量以上に保持する帰還回路８より構成される。
【００２２】
定電流回路３は、定電流源９、ＰＮＰトランジスタＱ１、Ｑ２、Ｑ６より構成され、いわゆるカレントミラー回路を構成している。定電流回路３では、トランジスタＱ２のコレクタから第１の定電流が出力され、トランジスタＱ６のコレクタから第２の定電流が出力される。
【００２３】
基準電圧生成回路４は、ＮＰＮトランジスタのベースとコレクタとを接続することによりダイオードを構成した、いわゆる、ダイオード接続された３つのＮＰＮトランジスタＱ３、Ｑ４、Ｑ５をトランジスタＱ３のエミッタ（カソード）とトランジスタＱ４のコレクタ・ベース（アノード）、トランジスタＱ４のエミッタ（カソード）とトランジスタＱ５のコレクタ・ベース（アノード）とを接続し、３つのダイオードを直列に接続した回路構成とされている。ここで、トランジスタＱ３が請求項中の第１のダイオードに相当し、トランジスタＱ４が請求項中の第２のダイオードに相当し、トランジスタＱ５が請求項中の第３のダイオードに相当する。
【００２４】
ＮＰＮトランジスタＱ３のコレクタ・ベース、すなわち、ダイオードでいうところのアノードに定電流回路３で生成された第１の定電流が供給され、トランジスタＱ５のエミッタ、すなわち、ダイオードでいうところのカソードが接地される。
【００２５】
基準電圧生成回路４によれば、トランジスタＱ３、Ｑ４、Ｑ５それぞれの順方向電圧Ｖ_Fを０．７［Ｖ］、定電流回路３のトランジスタＱ２のコレクタエミッタ間電圧Ｖ_CEを０．３［Ｖ］とすると、電源電圧Ｖ_CCは、
３Ｖ_F＋Ｖ_CE＝３×０．７＋０．３＝２．４［Ｖ］
で基準電圧Ｖ_REF1（１．４［Ｖ］）及びＶ_REF2（０．７［Ｖ］）を発生できる。このため、電源電圧Ｖ_CCを従来の３［Ｖ］から最低２．４［Ｖ］に低電圧化可能となる。
【００２６】
バイアス入力回路５は、請求項中のバイアス供給用トランジスタに相当し、ベースに基準電圧生成回路４で生成された第１の基準電圧Ｖ_REF1が供給され、エミッタに請求項中の第２の定電流源を構成する定電流回路３から第２の定電流が供給され、コレクタ接地されたＰＮＰトランジスタＱ７、定電流回路３とＰＮＰトランジスタＱ７のエミッタとの接続点と演算増幅器２の非反転端子との間に接続された抵抗Ｒ１より構成される。バイアス入力回路５によれば、ＰＮＰトランジスタＱ７のベース−エミッタ間電圧Ｖ_BEを０．７［Ｖ］とすると、２．１［Ｖ］の電圧が抵抗Ｒを介してバイアス電圧として演算増幅器２の非反転端子に供給される。このように、バイアス入力回路５によれば、基準電圧生成回路４で得た基準電圧Ｖ_REF1（２Ｖ_F）をトランジスタＱ７のベース−エミッタ間電圧Ｖ_BE＝Ｖ_F（０．７［Ｖ］）により昇圧して、
２Ｖ_F＋Ｖ_F＝１．４＋０．７＝２．１［Ｖ］
としてバイアス電圧生成する。このため、バイアス電圧を比較的大きな値に設定できるため、演算増幅器２の非反転端子に供給される入力信号のダイナミックレンジを広く確保できる。
【００２７】
差動増幅回路６は、基準電圧生成回路４のトランジスタＱ３のコレクタ−エミッタ間に並列に接続され、トランジスタのエミッタ−コレクタ間電圧Ｖ_Fを分圧する抵抗Ｒ２，Ｒ３、差動増幅器で定電流源を構成するＰＮＰトランジスタＱ１０，Ｑ１１、入力トランジスタを構成するＮＰＮトランジスタＱ８，Ｑ９、定電流源１０，１１、抵抗Ｒ４より構成される。差動増幅回路６は抵抗Ｒ２、Ｒ３により生成された定電圧と演算増幅器２の反転端子に供給される帰還信号を比較して、その差動電圧Ｖ_Aを生成して、バイアス制御回路７に供給する。
【００２８】
バイアス制御回路７は、ＰＮＰトランジスタＱ１２，Ｑ１３，Ｑ１４より構成され、電圧入力−電流出力型のコンダクタンス・アンプと呼ばれる電圧−電流変換回路を構成している。なお、トランジスタＱ１２は請求項中の第１のトランジスタに相当し、トランジスタＱ１３は請求項中の第２のトランジスタに相当し、トランジスタＱ１４は請求項中の第３のトランジスタに相当する。
【００２９】
バイアス制御回路７では、差動増幅回路６で生成された差動電圧Ｖ_Aを電流に変換して演算増幅回路２の非反転入力端子に供給する。
帰還回路８は、演算増幅回路２の出力信号を分圧する抵抗Ｒ８，Ｒ９，Ｒ１０、演算増幅回路２の反転端子への帰還量を所定値以上に保持するための帰還量制御用ＰＮＰトランジスタＱ１６、出力信号を分圧した信号を演算増幅回路２の反転端子に帰還させるＰＮＰトランジスタＱ１５及び抵抗Ｒ１１、トランジスタＱ１６をバイアスする定電圧を供給する抵抗Ｒ６、Ｒ７より構成される。なお、抵抗Ｒ８、Ｒ９、Ｒ１０は請求項中の第１の分圧手段に相当し、抵抗Ｒ６、Ｒ７は請求項中の第２の分圧手段に相当する。
【００３０】
また、帰還回路８の帰還率βは、次の式で設定される。
【００３１】
【数１】

【００３２】
ただし、Ｒ１０’はＲ１０//re10（re10トランジスタＱ１６の抵抗成分）である。
従って、出力電圧Ｖ₀が低下して、帰還電流Ｉ₃が低下すると、トランジスタＱ１０のベースは基準電圧生成回路４で生成された第２の基準電圧Ｖ_REF2を抵抗Ｒ６、Ｒ７により分圧して得た定電圧が供給されているため、エミッタ電圧が低下するとベース−エミッタ間電圧が減少するため、抵抗成分re10が高くなってくる。このため、式（１）より帰還率βが上昇する。
【００３３】
一方、演算増幅回路２及び帰還回路８により構成される非反転増幅回路のクローズドループ利得ｖ₀／ｖ_iは、
【００３４】
【数２】

【００３５】
で求められるので、帰還率βが増加すると、クローズドループ利得ｖ_o/ ｖ_iは低下する。このため、入力信号が増加することによりゲインを低下する。
なお、演算増幅回路２の反転端子には抵抗Ｒ６を介してコンデンサＣ１が外付けされ、抵抗Ｒ６、Ｒ１１、、コンデンサＣ１によりＨ．Ｐ．Ｆ（High Pass Filter）が形成され、帰還回路８の変動が安定化される。
【００３６】
また、演算増幅回路２の非反転端子には外付けで、赤外線を検出するためのフォトダイオードＰＤが接続される。
電源電圧Ｖ_CCは、電源端子Ｔ_VCCに外付けされた電源１２から供給され、接地端子Ｔ_GNDは外部で接地される。
【００３７】
次に本発明の一実施例の動作について説明する。
まず、通常の動作状態について説明する。通常の動作状態ではリモコンからの赤外光をフォトダイオードＰＤが受けるとフォトダイオードＰＤがオンして受光した赤外光に応じた電流が端子Ｔ_INから引き込まれる。
【００３８】
フォトダイオードＰＤがオンして、赤外光に応じた電流が端子Ｔ_INから引き込まれると、演算増幅回路２の非反転端子の入力電圧Ｖ_INが減少する。入力電圧Ｖ_INが減少すると、演算増幅回路２は非反転増幅器を構成しているため、演算増幅回路２の出力電圧Ｖ_Oは低下する。
【００３９】
次にフォトダイオードＰＤに強い外乱光が入射した場合について説明する。
フォトダイオードＰＤに強い外乱光が入射すると、外乱光に応じてフォトダイオードＰＤがオンして電流が端子Ｔ_INから引き込まれる。フォトダイオードＰＤがオンして、赤外光に応じた電流が端子Ｔ_INから引き込まれると、演算増幅回路２の非反転端子の入力電圧Ｖ_INが減少し、出力電圧Ｖ_Cが減少する。
【００４０】
出力電圧Ｖ_Cが減少すると、帰還回路８により演算増幅回路２の反転端子のレベルが低下される。演算増幅回路２の反転端子のレベルが低下すると、差動増幅回路６がこれを検出して、バイアス制御回路７に供給する差動電圧Ｖ_Aを増加させる。
【００４１】
バイアス制御回路７は差動電圧Ｖ_AがＶ_CC−Ｖ_Fの間だと、トランジスタＱ１４がオフする方向に制御され、演算増幅回路２の非反転端子のバイアスレベルを低下させる。
すなわち、演算増幅回路２の出力電圧Ｖ_Oが低下し、帰還回路８に供給される帰還電流が低下すると、トランジスタＱ１６のベースは所定のバイアスレベルに保持されているので、トランジスタＱ１６の抵抗成分re10が高くなるので、式（１）から帰還率βが上昇し、式（２）からゲインを低下させることができ、外乱光の影響を排除できる。
【００４２】
また、フォトダイオードＰＤへの入射光が減少すると、フォトダイオードＰＤがオフして端子Ｔ_INから引き込まれる電流が低下する。フォトダイオードＰＤがオフして、端子Ｔ_INから引き込まれる電流が低下すると、演算増幅回路２の非反転端子の入力電圧Ｖ_INが増加し、出力電圧Ｖ_Cが増加する。
【００４３】
出力電圧Ｖ_Cが増加すると、帰還回路８により演算増幅回路２の反転端子のレベルが増加される。演算増幅回路２の反転端子のレベルが増加すると、差動増幅回路６がこれを検出して、バイアス制御回路７に供給する差動電圧Ｖ_Aを低下させる。
【００４４】
バイアス制御回路７は差動電圧Ｖ_AがＶ_CC−Ｖ_F以下だと、トランジスタＱ１４がオンする方向に制御され、演算増幅回路２の非反転端子に供給する電流が増加され、演算増幅回路２の非反転端子のバイアスレベルを低下させる。このように、外乱光応じてバイアスレベルを制御させることができるので、外乱光の影響のない信号を得ることができる。
【００４５】
次に上記の動作を図とともに説明する。
図２に本発明の一実施例の動作説明図を示す。
フォトダイオードＰＤに供給される光が小さく光電流Ｉ_PがＩ_P0からＩ_P1の間のときには、演算増幅回路２の非反転端子からの電流の引き込みが低下し、入力電圧Ｖ_INは低下するので、演算増幅回路２の出力電圧Ｖ_Oが低下する。このため、演算増幅回路２の反転端子への帰還レベルは低下するので、差動増幅回路６の出力差動電圧Ｖ_Aは増加し、バイアス制御回路７のトランジスタＱ１３、Ｑ１４はオフし、演算増幅回路２の非反転端子のバイアスレベルは抵抗Ｒ１×Ｉ_Pによるバイアスレベルとなる。
【００４６】
また、フォトダイオードＰＤに供給される光が増加し光電流Ｉ_PがＩ_P1からＩ_P2の間のときには、光電流Ｉ_PがＩ_P0からＩ_P1の間のときに比べて演算増幅回路２の非反転端子からの電流の引き込みが増加し、入力電圧Ｖ_INは低下し、演算増幅回路２の出力電圧Ｖ_Oも低下する。このため、演算増幅回路２の反転端子への帰還レベルが増加するので、差動増幅回路６の出力差動電圧Ｖ_Aが低下し、バイアス制御回路７のトランジスタＱ１３、Ｑ１４がオンし、演算増幅回路２の非反転端子のバイアスレベルが低下するため、入力電圧Ｖ_INが低下し、光電流Ｉ_P0〜Ｉ_P1の間に比べてゲインが低下する。
【００４７】
また、フォトダイオードＰＤに供給される光が増加し光電流Ｉ_PがＩ_P2以上のときには、光電流Ｉ_PがＩ_P1からＩ_P2の間のときに比べて演算増幅回路２の非反転端子からの電流の引き込みがさらに増加し、入力電圧Ｖ_INがさらに低下し、演算増幅回路２の出力電圧Ｖ_Oも低下する。このとき、電流Ｉ_Pが電流Ｉ_P2以上のときはトランジスタＱ１４により光電流を供給する。このことで、抵抗Ｒ１による電圧降下は起きずバイアスレベルはほぼフラットな特性となる。同様に電圧Ｖ₀もフラットな特性となる。トランジスタＱ１６に流れる電流も一定になるため、ゲインもほぼフラットな特性となる。
【００４８】
また、トランジスタＱ１３から演算増幅回路２の非反転端子に供給される電流Ｉ₁はトランジスタＱ１４のエミッタ−ベース間の順方向電圧をＶ_F14とすると、
【００４９】
【数３】

【００５０】
で表され、電流Ｉ₁はトランジスタＱ１３とトランジスタＱ１４との比を変えることにより変更することができる。
このように、本実施例によれば、基準電圧生成回路３は電源電圧２．４［Ｖ］以上で、第１及び第２の基準電圧を得、バイアス入力回路５は、基準電圧生成回路３で生成された第１の基準電圧を電源電圧２．４［Ｖ］により昇圧して所望のバイアスレベルを得ているため、電源電圧を２．４［Ｖ］まで低下させることができ、電源電圧の低電圧化を実現できる。
【００５１】
また、バイアス制御回路７を低電圧で動作可能な構成とすることにより、電源電圧の低電圧化に寄与している。
さらに、帰還回路８に帰還率βを保持するトランジスタＱ１０を設けることにより、電源の低電圧化に対応している。
【００５２】
なお、本実施例では一方の極性のみの実施例を説明しているが、本実施例と逆の極性で回路を構成することも当然可能である。
【００５３】
【発明の効果】
上述の如く、本発明の請求項１によれば、基準電圧生成回路により生成される第１の基準電圧を入力バイアス回路によりプルアップして所望のバイアスレベル得るため、第１の基準電圧を低減でき、従って、電源電圧を低減できる等の特長を有する。
【００５４】
請求項２によれば、基準電圧生成回路を第１乃至第３の３つのダイオードで構成し、その接続点から第１及び第２の基準電圧を生成することにより、電源電圧をダイオードの順方向電圧Ｖ_Fの３倍の３Ｖ_F程度で基準電圧を生成できるため、電源電圧の低電圧化に寄与する等の特長を有する。
【００５５】
請求項３によれば、定電流回路と第１の基準電圧によりベースがバイアスされたバイアス供給用トランジスタのエミッタとの接続点からバイアスレベルを出力することにより、バイアス供給用トランジスタにより第１の基準電圧が昇圧され、所望のバイアスレベルを得ているので、第１の基準電圧レベルを低下させることができ、従って、電源電圧を低電圧化することができる等の特長を有する。
【００５６】
請求項４によれば、バイアス制御回路を第２乃至第３のトランジスタの２段の素子により構成することにより、低電圧での駆動が可能となり電源電圧の低電圧化が可能となる等の特長を有する。
請求項５によれば、帰還回路に制御用トランジスタを設け、制御用トランジスタのベースを基準電圧生成回路により生成された基準電圧によりバイアスすることにより、出力電圧の低下に応じてゲインを低下させることができる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の動作波形図である。
【図３】赤外線リモコン用受信ＩＣのブロック構成図である。
【図４】従来の増幅回路の一例の構成図である。
【図５】従来の一例の動作波形図である。
【符号の説明】
１増幅回路
２演算増幅回路
３定電流回路
４基準電圧生成回路
５バイアス入力回路
６差動増幅回路
７バイアス制御回路
８帰還回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit that controls a bias level of an input signal in accordance with an output signal.
[0002]
[Prior art]
A light receiving IC (IC; integrated circuit) for an infrared remote controller is provided with an automatic bias level control (ABLC) circuit so that the circuit is not saturated by disturbance light. This ABLC circuit is provided on the input side of the operational amplifier, and is a circuit that eliminates the influence of disturbance light by controlling the bias level according to the feedback signal of the operational amplifier.
[0003]
FIG. 3 shows a configuration diagram of a light receiving IC for infrared remote control.
Infrared remote control IC21 amplifies, shapes the waveform of the photocurrent I _P obtained by the photodiode PD, and supplies the signal processing circuit. The infrared remote control IC 21 limits the output level of the first-stage amplifier 22, the first-stage amplifier 22 that amplifies the photocurrent converted by the photodiode PD, the ABLC circuit 23 that controls the bias level of the first-stage amplifier 22 according to the output of the first-stage amplifier 22. A desired frequency component is extracted by a limiter 24 that removes a desired frequency component, a BEF (Band Eelimination Filter) 25 that removes a desired frequency component, and a BPF (Band Pass Filter) 26 that passes a necessary signal component and removes a noise component. A detection circuit 27 that detects the detected signal, a waveform shaping circuit 28 that shapes the signal detected by the detection circuit 27, and an output circuit 29 that outputs the signal shaped by the waveform shaping circuit 28 to the outside. The
[0004]
The power supply voltage V _CC is supplied from the external power supply 30 to the infrared remote control IC 21 and is driven.
FIG. 4 shows a block diagram of a conventional example.
The amplifier circuit 31 shown in FIG. 4 shows a configuration diagram of the first stage amplifier 22 and the ABLC circuit 23 that are conventionally mounted in the infrared remote controller IC 21 of FIG.
[0005]
A conventional amplifier 31 of this type has a constant current that generates a constant current from an operational amplifier circuit 32 in which a signal corresponding to the photocurrent of the photodiode PD is supplied to a non-inverting terminal and a power supply voltage V _CC supplied from a power supply 30. Circuit 33, reference voltage generation circuit 34 for generating a reference voltage from the first constant current generated by constant current circuit 33, and non-inverting terminal of operational amplifier circuit 32 in accordance with the reference voltage generated by reference voltage generation circuit 34 The reference voltage generated by the bias input circuit 35 and the reference voltage generation circuit 34 is compared with the feedback signal fed back to the inverting terminal of the operational amplifier circuit 32, and the bias level is controlled according to the differential voltage. A bias control circuit 36 and a feedback circuit 37 provided between the output terminal and the inverting terminal of the operational amplifier circuit 32 are provided to feed back a feedback signal corresponding to the output voltage.
[0006]
The reference voltage generation circuit 34 connects the diode-connected NPN transistors QA4 to QA7 in series, and generates a reference voltage from the forward voltage of the diode. At this time, the reference voltage is obtained from the connection point between the transistors QA4 and QA3 and supplied to the bias input circuit 35.
[0007]
The reference voltage generated by the reference voltage generation circuit 34 is supplied to the base of the NPN transistor QA8 of the bias input circuit 35. A constant current is supplied from the constant current circuit 33 to the collector of the transistor QA8 of the bias input circuit 35, and a constant voltage is generated at the emitter by the reference voltage. The constant voltage generated at the emitter is supplied to the non-inverting terminal of the operational amplifier circuit 32 via the resistor RA1 which is a voltage-current conversion element.
[0008]
At this time, in order to obtain a dynamic range, the output voltage of the transistor QA8 is set to 2.1 [V]. The reference voltage generation circuit 34 supplies 4V _F (2.8 [V]) as a reference voltage to the base of the transistor QA8 by the forward voltage V _F (0.7 [V]) of the transistors QA4 to QA7.
[0009]
In the transistor QA8, the reference voltage 4V _F (2.8 [V]) supplied to the base drops due to a voltage drop due to the forward voltage V _F (0.7 [V]) of the base-emitter voltage, and 2.1. [V] was set.
When the photocurrent of the photodiode PD increases in the circuit shown in FIG. 4, the input voltage V _{IN at} the non-inverting terminal of the operational amplifier circuit 32 decreases, thereby decreasing the output voltage V _O. When the output voltage V _O decreases, the feedback signal 37 increases the level of the feedback signal to the inverting terminal of the operational amplifier circuit 32. When the feedback signal level rises, the bias control circuit 36 detects this and lowers the bias level. Thus, since the bias level is lowered as the photocurrent increases, the photocurrent increases with respect to the characteristics of the input voltage V _IN and the output voltage V _O of the operational amplifier circuit 32 with respect to the photocurrent as shown in FIG. Accordingly, the gain can be reduced.
[0010]
[Problems to be solved by the invention]
However, in this type of conventional amplifier circuit, when a bias level is generated, for example, if a voltage of 2.1 [V] is required, four diode-connected transistors QA4˜ A reference voltage 2.8 [V] larger than 2.1 [V] is generated by the forward voltage (0.7 [V]) of QA7, and the forward voltage V _F (0 of the transistor QA8 of the bias input circuit 35) is generated. .7 [V]) to obtain the desired voltage 2.1 [V], so 4.5 to 5.5 [V] including the margin is required as the power supply voltage, which has recently appeared. There is a problem that it cannot cope with a low voltage system with a power supply voltage of 3 [V].
[0011]
The present invention has been made in view of the above points, and an object of the present invention is to provide an amplifier circuit capable of reducing the power supply voltage.
[0012]
[Means for Solving the Problems]
Claim 1 of the present invention, the amplifier circuit having an amplifying means for amplifying and outputting the supplied to the input terminal an input signal from the output terminal,
A constant current circuit for generating first and second constant currents from a power source;
The reference voltage generation circuit for generating a first reference voltage from a first constant current supplied from the constant current circuit, and a second reference voltage having a voltage smaller than the first reference voltage;
The second constant current is supplied from the constant current circuit, a bias voltage obtained by adding the first constant voltage to the first reference voltage generated by the reference voltage generation circuit is generated, and the input of the amplification means A bias input circuit supplied to the terminal;
A differential amplifier circuit that generates a second constant voltage according to the first reference voltage generated by the reference voltage generation circuit, and generates a differential signal between the second constant voltage and the feedback signal; ,
A bias control circuit that converts the differential voltage obtained by the differential amplifier circuit into a current corresponding to the differential voltage and supplies the current to the input terminal of the amplifier;
A feedback circuit that generates a third constant voltage from the second reference voltage generated by the reference voltage generation circuit, and controls a feedback amount to the amplifying means to a predetermined amount or more according to the third constant voltage. wherein the structure and the to have and.
[0013]
According to the first aspect of the present invention, the first reference voltage generated by the reference voltage generation circuit is pulled up by the input bias circuit to obtain a desired bias level, so that the first reference voltage can be reduced. Can be reduced.
According to a second aspect of the present invention, the reference voltage generation circuit includes a series circuit including first to third diodes to which a first constant current is supplied from the constant current circuit.
The first reference voltage is generated from a connection point between the first diode and the second diode, and the second reference voltage is generated from a connection point between the second diode and the third diode. It is characterized by doing.
[0014]
According to the second aspect of the present invention, the reference voltage generation circuit is constituted by the first to third three diodes, and the first and second reference voltages are generated from the connection point, whereby the power supply voltage is forwarded by the diode. Since the reference voltage can be generated at about 3V _F that is three times the voltage V _F , it contributes to lowering the power supply voltage.
[0015]
Claim 3, wherein the bias input circuit from the constant current circuit is a second constant current is supplied to the emitter, a first reference voltage generated by the reference voltage generating circuit is supplied to the base, the second constant current to become a structure having a bias supply transistor motor which outputs a bias voltage from a connection point between the emitter.
[0016]
According to the third aspect, the bias reference transistor outputs the bias level from the connection point between the constant current circuit and the emitter of the bias supply transistor whose base is biased by the first reference voltage. Since the voltage is boosted to obtain a desired bias level, the first reference voltage level can be lowered, and the power supply voltage can be lowered.
[0017]
According to a fourth aspect of the present invention, the bias control circuit includes a first transistor in which an output differential voltage of the differential amplifier circuit is connected to a base and a collector;
A second transistor having an output differential voltage of the differential amplifier circuit connected to a base and an emitter connected to a power supply via a resistor;
A third base is connected to a connection point between the resistor and the emitter of the second transistor, an emitter is connected to the power source, and a collector is connected to an input signal input terminal for supplying the input signal of the amplifying means. This is a structure having a transistor.
[0018]
According to the fourth aspect of the present invention, the bias control circuit is composed of the two-stage elements of the second to third transistors, so that the drive with a low voltage is possible and the power supply voltage can be lowered.
According to a fifth aspect of the present invention, first voltage dividing means for dividing the feedback circuit into the second constant voltage generated by the reference voltage generating circuit to generate the third constant voltage;
Second voltage dividing means for dividing the output signal output from the amplifying means;
The third constant voltage generated by the first voltage dividing means is supplied to the base, and the emitter-collector has a control transistor connected in parallel to the second voltage dividing means.
[0019]
According to the fifth aspect, the control circuit is provided in the feedback circuit, and the gain is decreased according to the decrease in the output voltage by biasing the base of the control transistor with the reference voltage generated by the reference voltage generation circuit. Can do.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
As an embodiment of the amplifier circuit of the present invention, a first stage amplifier circuit having an ABLC circuit built in the infrared remote controller IC shown in FIG. 3 will be described.
FIG. 1 shows a circuit configuration diagram of an embodiment of the present invention.
[0021]
Amplifying circuit 1 of the present embodiment corresponds to the amplification means in claims, the operational amplifier 2 in a non-inverting amplifying an input signal, corresponds to a constant current circuit in the claims, the first from the supply voltage V _CC, the A constant current circuit 3 for generating a constant current of 2 corresponds to a reference voltage generation circuit in claims, and a first constant current I ₁ generated by the constant current circuit 3 is supplied, and a first and a second reference The reference voltage generation circuit 4 for generating the voltages V _REF1 and V _REF2 , which corresponds to the bias input circuit in the claims, boosts the first reference voltage V _REF1 generated by the reference voltage generation circuit 4, and The bias input circuit 5 supplied to the non-inverting terminal corresponds to the differential amplifier circuit in the claims, and generates a first constant voltage corresponding to the first reference voltage V _REF1 generated by the reference voltage generation circuit 4. A differential amplifier circuit 6 for generating a differential voltage with respect to the voltage at the inverting terminal of the operational amplifier 2, A bias control circuit 7 corresponding to a bias control circuit, which converts the differential voltage generated by the differential amplifier circuit 6 into a current and supplies it to the non-inverting terminal of the operational amplifier 2; A signal obtained by inverting the output signal of the operational amplifier 2 is supplied to the inverting terminal of the operational amplifier 2, and the signal is fed back to the inverting terminal of the operational amplifier 2 by the second reference voltage V _REF2 generated by the reference voltage generating circuit 4. The feedback circuit 8 holds the amount above a predetermined amount.
[0022]
The constant current circuit 3 includes a constant current source 9 and PNP transistors Q1, Q2, and Q6, and constitutes a so-called current mirror circuit. In the constant current circuit 3, a first constant current is output from the collector of the transistor Q2, and a second constant current is output from the collector of the transistor Q6.
[0023]
The reference voltage generation circuit 4 is a diode formed by connecting the base and collector of an NPN transistor, so-called three diode-connected NPN transistors Q3, Q4, Q5 are connected to the emitter (cathode) of the transistor Q3 and the transistor Q4. The collector and base (anode) of the transistor Q4, the emitter (cathode) of the transistor Q4 and the collector and base (anode) of the transistor Q5 are connected, and three diodes are connected in series. Here, the transistor Q3 corresponds to the first diode in the claims, the transistor Q4 corresponds to the second diode in the claims, and the transistor Q5 corresponds to the third diode in the claims.
[0024]
The first constant current generated by the constant current circuit 3 is supplied to the collector base of the NPN transistor Q3, that is, the anode in terms of a diode, and the emitter of the transistor Q5, ie, the cathode in terms of a diode, is grounded. The
[0025]
According to the reference voltage generation circuit 4, the forward voltage V _F of each of the transistors Q3, Q4, and Q5 is 0.7 [V], and the collector-emitter voltage V _CE of the transistor Q2 of the constant current circuit 3 is 0.3 [V]. ], The power supply voltage V _CC is
3V _F + V _CE = 3 × 0.7 + 0.3 = 2.4 [V]
Thus, the reference voltages V _REF1 (1.4 [V]) and V _REF2 (0.7 [V]) can be generated. For this reason, the power supply voltage V _CC can be lowered from the conventional 3 [V] to at least 2.4 [V].
[0026]
The bias input circuit 5 corresponds to the bias supply transistor in the claims, the first reference voltage V _REF1 generated by the reference voltage generation circuit 4 is supplied to the base, and the emitter has the second constant voltage in the claims. The second constant current is supplied from the constant current circuit 3 constituting the current source, and the collector grounded PNP transistor Q7, the connection point between the constant current circuit 3 and the emitter of the PNP transistor Q7, and the non-inverting terminal of the operational amplifier 2 It is comprised from resistance R1 connected between. According to the bias input circuit 5, when the base-emitter voltage V _BE of the PNP transistor Q7 is 0.7 [V], the voltage of 2.1 [V] is applied as a bias voltage via the resistor R of the operational amplifier 2. Supplied to the non-inverting terminal. Thus, according to the bias input circuit 5, the reference voltage V _REF1 (2V _F ) obtained by the reference voltage generation circuit 4 is used as the base-emitter voltage V _BE = V _F (0.7 [V]) of the transistor Q7. Boosted by
2V _F + V _F = 1.4 + 0.7 = 2.1 [V]
A bias voltage is generated as follows. For this reason, since the bias voltage can be set to a relatively large value, a wide dynamic range of the input signal supplied to the non-inverting terminal of the operational amplifier 2 can be secured.
[0027]
The differential amplifier circuit 6 is connected in parallel between the collector and the emitter of the transistor Q3 of the reference voltage generating circuit 4, resistors R2 and R3 for dividing the emitter-collector voltage V _F of the transistor, and a constant current source using a differential amplifier. PNP transistors Q10 and Q11, NPN transistors Q8 and Q9 constituting input transistors, constant

current sources

10 and 11, and a resistor R4. The differential amplifier circuit 6 compares the constant voltage generated by the resistors R2 and R3 with the feedback signal supplied to the inverting terminal of the operational amplifier 2, generates the differential voltage V _A , and supplies it to the bias control circuit 7. Supply.
[0028]
The bias control circuit 7 includes PNP transistors Q12, Q13, and Q14, and forms a voltage-current conversion circuit called a voltage input-current output type conductance amplifier. The transistor Q12 corresponds to the first transistor in the claims, the transistor Q13 corresponds to the second transistor in the claims, and the transistor Q14 corresponds to the third transistor in the claims.
[0029]
In the bias control circuit 7, the differential voltage V _A generated by the differential amplifier circuit 6 is converted into a current and supplied to the non-inverting input terminal of the operational amplifier circuit 2.
The feedback circuit 8 includes resistors R8, R9, and R10 that divide the output signal of the operational amplifier circuit 2, and a feedback amount control PNP transistor Q16 for holding the feedback amount to the inverting terminal of the operational amplifier circuit 2 above a predetermined value. A PNP transistor Q15 that feeds back a signal obtained by dividing the output signal to the inverting terminal of the operational amplifier circuit 2, a resistor R11, and resistors R6 and R7 that supply a constant voltage for biasing the transistor Q16. The resistors R8, R9, and R10 correspond to the first voltage dividing means in the claims, and the resistors R6 and R7 correspond to the second voltage dividing means in the claims.
[0030]
The feedback rate β of the feedback circuit 8 is set by the following equation.
[0031]
[Expression 1]

[0032]
However, R10 ′ is R10 // re10 (the resistance component of the re10 transistor Q16).
Therefore, when the output voltage V ₀ decreases and the feedback current I ₃ decreases, the base of the transistor Q10 is obtained by dividing the second reference voltage V _REF2 generated by the reference voltage generation circuit 4 by the resistors R6 and R7. Since the constant voltage is supplied, the base-emitter voltage decreases when the emitter voltage decreases, and the resistance component re10 increases. For this reason, the feedback rate β increases from Equation (1).
[0033]
On the other hand, closed loop gain v ₀ / v _i of the non-inverting amplifier circuit including the operational amplifier 2 and a feedback circuit 8,
[0034]
[Expression 2]

[0035]
Because it is determined by, the feedback ratio β is increased, the closed loop gain v _o / v _i decreases. For this reason, the gain is lowered as the input signal increases.
Note that a capacitor C1 is externally attached to the inverting terminal of the operational amplifier circuit 2 via a resistor R6. P. F (High Pass Filter) is formed, and the fluctuation of the feedback circuit 8 is stabilized.
[0036]
Further, an externally connected photodiode PD for detecting infrared rays is connected to the non-inverting terminal of the operational amplifier circuit 2.
The power supply voltage V _CC is supplied from a power supply 12 externally attached to the power supply terminal _TVCC , and the ground terminal _TGND is grounded externally.
[0037]
Next, the operation of one embodiment of the present invention will be described.
First, a normal operation state will be described. Under normal operating conditions current corresponding to infrared light infrared light photodiode PD receives the photodiode PD has received turned on from the remote controller is pulled from the terminal T _IN.
[0038]
When the photodiode PD is turned on and a current corresponding to infrared light is drawn from the terminal T _IN , the input voltage V _{IN at} the non-inverting terminal of the operational amplifier circuit 2 decreases. When the input voltage V _IN decreases, since the operational amplifier circuit 2 forms a non-inverting amplifier, the output voltage V _O of the operational amplifier circuit 2 decreases.
[0039]
Next, a case where strong disturbance light is incident on the photodiode PD will be described.
When strong disturbance light is incident on the photodiode PD, the photodiode PD is turned on according to the disturbance light and current is drawn from the terminal T _IN . When the photodiode PD is turned on and a current corresponding to infrared light is drawn from the terminal T _IN , the input voltage V _{IN at} the non-inverting terminal of the operational amplifier circuit 2 decreases and the output voltage V _C decreases.
[0040]
When the output voltage V _C decreases, the feedback circuit 8 reduces the level of the inverting terminal of the operational amplifier circuit 2. When the level of the inverting terminal of the operational amplifier circuit 2 decreases, the differential amplifier circuit 6 detects this and increases the differential voltage V _A supplied to the bias control circuit 7.
[0041]
When the differential voltage V _A is between V _{CC and} V _F , the bias control circuit 7 is controlled so that the transistor Q14 is turned off, and the bias level of the non-inverting terminal of the operational amplifier circuit 2 is lowered.
That is, when the output voltage V _O of the operational amplifier circuit 2 decreases and the feedback current supplied to the feedback circuit 8 decreases, the base of the transistor Q16 is held at a predetermined bias level, so the resistance component re10 of the transistor Q16 Therefore, the feedback rate β increases from equation (1), the gain can be decreased from equation (2), and the influence of disturbance light can be eliminated.
[0042]
Further, the incident light to the photodiode PD decreases, current photodiode PD is drawn from the terminal T _IN off is reduced. When the photodiode PD is turned off and the current drawn from the terminal T _IN decreases, the input voltage V _{IN at} the non-inverting terminal of the operational amplifier circuit 2 increases and the output voltage V _C increases.
[0043]
When the output voltage V _C increases, the feedback circuit 8 increases the level of the inverting terminal of the operational amplifier circuit 2. When the level of the inverting terminal of the operational amplifier circuit 2 increases, the differential amplifier circuit 6 detects this and decreases the differential voltage V _A supplied to the bias control circuit 7.
[0044]
When the differential voltage V _A is equal to or lower than V _CC −V _{F, the} bias control circuit 7 is controlled so that the transistor Q14 is turned on, and the current supplied to the non-inverting terminal of the operational amplifier circuit 2 is increased. The bias level of the non-inverting terminal is reduced. Thus, since the bias level can be controlled according to the disturbance light, a signal that is not affected by the disturbance light can be obtained.
[0045]
Next, the above operation will be described with reference to the drawings.
FIG. 2 is a diagram for explaining the operation of one embodiment of the present invention.
When the light supplied to the photodiode PD is small and the photocurrent I _P is between I _P0 and I _P1 , the current draw from the non-inverting terminal of the operational amplifier circuit 2 decreases, and the input voltage V _IN decreases. The output voltage V _O of the operational amplifier circuit 2 is lowered. For this reason, since the feedback level to the inverting terminal of the operational amplifier circuit 2 decreases, the output differential voltage V _A of the differential amplifier circuit 6 increases, the transistors Q13 and Q14 of the bias control circuit 7 are turned off, and the operational amplifier is amplified. The bias level of the non-inverting terminal of the circuit 2 is the bias level due to the resistor R1 × I _P.
[0046]
Further, when the light supplied to the photodiode PD increases and the photocurrent I _P is between I _P1 and I _P2 , the operational amplifier circuit 2 has a higher current than when the photocurrent I _P is between I _P0 and I _P1 . The current draw from the non-inverting terminal increases, the input voltage V _IN decreases, and the output voltage V _O of the operational amplifier circuit 2 also decreases. For this reason, the feedback level to the inverting terminal of the operational amplifier circuit 2 increases, so that the output differential voltage V _A of the differential amplifier circuit 6 decreases, the transistors Q13 and Q14 of the bias control circuit 7 turn on, and the operational amplification Since the bias level of the non-inverting terminal of the circuit 2 is lowered, the input voltage V _IN is lowered, and the gain is lowered as compared with the photocurrents I _{P0 to} I _P1 .
[0047]
Further, when the light supplied to the photodiode PD increases and the photocurrent I _P is _{equal to} or higher than I _P2 , the non-inverting terminal of the operational amplifier circuit 2 is compared to when the photocurrent I _P is between I _P1 and I _P2. Current draw further increases, the input voltage V _IN further decreases, and the output voltage V _O of the operational amplifier circuit 2 also decreases. At this time, when the current I _P is equal to or greater than the current I _P2 , a photocurrent is supplied by the transistor Q14. As a result, a voltage drop due to the resistor R1 does not occur, and the bias level has a substantially flat characteristic. Similarly, the voltage V ₀ has a flat characteristic. Since the current flowing through the transistor Q16 is also constant, the gain is substantially flat.
[0048]
The current I ₁ supplied to the non-inverting terminal of the operational amplifier circuit 2 from the transistor Q13 an emitter of the transistor Q14 - when the forward voltage between the base and V _F14,
[0049]
[Equation 3]

[0050]
The current I ₁ can be changed by changing the ratio between the transistor Q13 and the transistor Q14.
As described above, according to the present embodiment, the reference voltage generation circuit 3 obtains the first and second reference voltages with the power supply voltage of 2.4 [V] or higher, and the bias input circuit 5 includes the reference voltage generation circuit 3. Since the desired reference bias level is obtained by boosting the first reference voltage generated by the power supply voltage 2.4 [V], the power supply voltage can be lowered to 2.4 [V]. Low voltage can be realized.
[0051]
Further, the bias control circuit 7 is configured to be operable at a low voltage, thereby contributing to a reduction in the power supply voltage.
Further, by providing the feedback circuit 8 with the transistor Q10 that maintains the feedback rate β, it is possible to cope with a reduction in the voltage of the power supply.
[0052]
In this embodiment, an embodiment having only one polarity is described, but it is naturally possible to configure the circuit with a polarity opposite to that of this embodiment.
[0053]
【The invention's effect】
As described above, according to the first aspect of the present invention, the first reference voltage generated by the reference voltage generation circuit is pulled up by the input bias circuit to obtain a desired bias level, so that the first reference voltage is reduced. Therefore, the power supply voltage can be reduced.
[0054]
According to the second aspect of the present invention, the reference voltage generation circuit is constituted by the first to third three diodes, and the first and second reference voltages are generated from the connection point, whereby the power supply voltage is forwarded by the diode. since the reference voltage can be generated at three times the 3V _F of the voltage V _F, having features such as contributing to lowering of the power supply voltage.
[0055]
According to the third aspect, the bias reference transistor outputs the bias level from the connection point between the constant current circuit and the emitter of the bias supply transistor whose base is biased by the first reference voltage. Since the voltage is boosted to obtain a desired bias level, the first reference voltage level can be lowered, and thus the power supply voltage can be lowered.
[0056]
According to the fourth aspect of the present invention, the bias control circuit is composed of the two-stage elements of the second to third transistors, so that it is possible to drive at a low voltage and to reduce the power supply voltage. Have
According to claim 5, the control circuit is provided in the feedback circuit, and the gain is decreased according to the decrease in the output voltage by biasing the base of the control transistor with the reference voltage generated by the reference voltage generation circuit. It has features such as
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of an embodiment of the present invention.
FIG. 2 is an operation waveform diagram of one embodiment of the present invention.
FIG. 3 is a block diagram of an infrared remote control receiving IC.
FIG. 4 is a configuration diagram of an example of a conventional amplifier circuit.
FIG. 5 is an operation waveform diagram of a conventional example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Amplifier circuit 2 Operational amplifier circuit 3 Constant current circuit 4 Reference voltage generation circuit 5 Bias input circuit 6 Differential amplifier circuit 7 Bias control circuit 8 Feedback circuit

Claims

In the amplifier circuit having an amplification means for outputting from the amplifier to the output terminal of the supplied input signal to the input terminal,
A constant current circuit for generating first and second constant currents from a power source;
A first constant current supplied from the constant current circuit to generate a first reference voltage and a second reference voltage having a voltage smaller than the first reference voltage;
The second constant current is supplied from the constant current circuit, a bias voltage obtained by adding the first constant voltage to the first reference voltage generated by the reference voltage generation circuit is generated, and the input of the amplification means A bias input circuit supplied to the terminal;
A differential amplifier circuit that generates a second constant voltage according to the first reference voltage generated by the reference voltage generation circuit, and generates a differential signal between the second constant voltage and the feedback signal; ,
A bias control circuit that converts the differential voltage obtained by the differential amplifier circuit into a current corresponding to the differential voltage and supplies the current to the input terminal of the amplifier;
A feedback circuit that generates a third constant voltage from the second reference voltage generated by the reference voltage generation circuit, and controls a feedback amount to the amplifying means to a predetermined amount or more according to the third constant voltage. amplifier circuit is characterized in that a structure having and.

The reference voltage generation circuit includes a series circuit including first to third diodes to which a first constant current is supplied from the constant current circuit;
The first reference voltage is generated from a connection point between the first diode and the second diode, and the second reference voltage is generated from a connection point between the second diode and the third diode. The amplifier circuit according to claim 1.

The bias input circuit, said second constant current from the constant current circuit is supplied to the emitter, a first reference voltage generated by the reference voltage generating circuit is supplied to the base, and the second constant-current amplifier circuit of claim 1, wherein further comprising a bias supply transistor motor which outputs a bias voltage from a connection point between the emitter.

The bias control circuit includes a first transistor in which an output differential voltage of the differential amplifier circuit is connected to a base and a collector;
A second transistor having an output differential voltage of the differential amplifier circuit connected to a base and an emitter connected to a power supply via a resistor;
A third base is connected to a connection point between the resistor and the emitter of the second transistor, an emitter is connected to the power source, and a collector is connected to an input signal input terminal for supplying the input signal of the amplifying means. 4. The amplifier circuit according to claim 1, further comprising:

The feedback circuit includes a first voltage dividing unit that divides the second reference voltage generated by the reference voltage generation circuit to generate the third constant voltage;
Second voltage dividing means for dividing the output signal output from the amplifying means;
The third constant voltage generated by the first voltage dividing means is supplied to a base, and a control transistor is connected between the emitter and the collector in parallel with the second voltage dividing means. The amplifier circuit according to any one of claims 1 to 4.