JPH05150847A - Power supply circuit - Google Patents
Power supply circuitInfo
- Publication number
- JPH05150847A JPH05150847A JP33975291A JP33975291A JPH05150847A JP H05150847 A JPH05150847 A JP H05150847A JP 33975291 A JP33975291 A JP 33975291A JP 33975291 A JP33975291 A JP 33975291A JP H05150847 A JPH05150847 A JP H05150847A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、基準電圧を増幅手段で
増幅して取り出すマルチ電源用ＩＣ等に適する電源回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit suitable for a multi-power supply IC and the like for amplifying and extracting a reference voltage by an amplification means.
【０００２】[0002]
【従来の技術】一般に、ＣＤプレーヤのピックアップの
トラッキングサーボやフォーカスサーボ等、高い精度が
要求される制御を行う各種の制御回路には、制御動作の
信頼性を高めるために電圧変動の小さい電源が必要であ
り、この電源には電圧出力の安定化を図った電源回路が
不可欠である。この種の電源回路には、特開平２−１６
６１０号「定電圧電源回路」、特開平２−１６６１１号
「定電圧電源回路」等が提案されている。2. Description of the Related Art In general, various control circuits that perform control requiring high accuracy, such as a tracking servo and a focus servo of a pickup of a CD player, are equipped with a power supply with a small voltage fluctuation in order to enhance the reliability of control operation. This is necessary, and a power supply circuit that stabilizes the voltage output is essential for this power supply. Japanese Patent Application Laid-Open No. 2-16
No. 610 “Constant voltage power supply circuit”, Japanese Patent Laid-Open No. Hei 2-16611 “Constant voltage power supply circuit” and the like have been proposed.
【０００３】図５は、この電源回路の原理的な構成を示
している。この電源回路にはトランジスタを可変抵抗素
子として安定化回路２が設置されている。この安定化回
路２の入力端子３には、電池や直流電圧発生回路から入
力電圧として電圧Ｖｃｃが加えられる。この入力端子３
と接地点との間には出力トランジスタ４とともに分圧素
子を兼ねる負荷としての抵抗６、８の直列回路が接続さ
れている。出力端子１０に取り出される安定化出力とし
て出力電圧Ｖｏが抵抗６、８の抵抗比によって分圧さ
れ、その分圧点に発生した電圧Ｖｎは電圧比較手段とし
ての差動増幅器１２の逆相入力端子（−）に加えら
れ、、正相入力端子（＋）に電圧源１４を通して加えら
れている基準電圧Ｖｒｅｆと比較される。したがって、
差動増幅器１２では電圧Ｖｎと基準電圧Ｖｒｅｆとが比
較され、その差電圧に応じた出力としてトランジスタ４
のベース電流が差動増幅器１２に引き込まる。即ち、電
圧Ｖｎと基準電圧Ｖｒｅｆとの差電圧が大きい場合に
は、トランジスタ４のベース電流が大きくなるので、ト
ランジスタ４を通して抵抗６、８に流れる電流が増大
し、また、その差電圧が小さい場合には、トランジスタ
４のベース電流が小さくなるので、トランジスタ４を通
して抵抗６、８に流れる電流が減少し、その結果、出力
電圧Ｖｏの安定化が図られることになる。FIG. 5 shows the basic configuration of this power supply circuit. A stabilizing circuit 2 is installed in this power supply circuit using a transistor as a variable resistance element. A voltage Vcc is applied to the input terminal 3 of the stabilizing circuit 2 as an input voltage from a battery or a DC voltage generating circuit. This input terminal 3
A series circuit of resistors 6 and 8 as a load that also serves as a voltage dividing element together with the output transistor 4 is connected between the output and the ground point. The output voltage Vo as a stabilized output that is taken out to the output terminal 10 is divided by the resistance ratio of the resistors 6 and 8, and the voltage Vn generated at the voltage dividing point is the negative phase input terminal of the differential amplifier 12 as the voltage comparison means. (−) And is compared with the reference voltage Vref applied to the positive phase input terminal (+) through the voltage source 14. Therefore,
In the differential amplifier 12, the voltage Vn is compared with the reference voltage Vref, and the transistor 4 outputs as an output according to the difference voltage.
Of the base current is drawn into the differential amplifier 12. That is, when the difference voltage between the voltage Vn and the reference voltage Vref is large, the base current of the transistor 4 increases, so that the current flowing through the resistors 6 and 8 through the transistor 4 increases and when the difference voltage is small. Since the base current of the transistor 4 becomes small, the current flowing through the resistors 6 and 8 through the transistor 4 decreases, and as a result, the output voltage Vo is stabilized.
【０００４】ところが、入力電圧Ｖｉｎの減電時、即
ち、電圧Ｖｃｃの低下時、出力トランジスタ４が飽和状
態に移行することになり、出力トランジスタ４が飽和状
態に移行すると、出力トランジスタ４が形成されている
集積回路において、出力トランジスタ４に寄生するトラ
ンジスタによる突入電流が生じ、かつ、出力トランジス
タ４の正常な動作が妨げられ、安定化出力の取出しが困
難になる。However, when the input voltage Vin is reduced, that is, when the voltage Vcc decreases, the output transistor 4 shifts to the saturated state. When the output transistor 4 shifts to the saturated state, the output transistor 4 is formed. In the integrated circuit, a rush current is generated by a transistor parasitic on the output transistor 4 and the normal operation of the output transistor 4 is hindered, which makes it difficult to take out the stabilized output.
【０００５】従来、このような減電時の出力トランジス
タ４の飽和を防止したものとして例えば、図６に示す電
源回路が提案されている。この電源回路では、安定化回
路２の前段に基準電圧発生回路１６が設置され、この基
準電圧発生回路１６で発生させた基準電圧Ｖｐが差動増
幅器１２の正相入力端子（＋）に加えられている。即
ち、この基準電圧発生回路１６には差動増幅器１２に対
応する差動増幅器１８が設置され、この出力部には出力
トランジスタ４に対応するトランジスタ２０が設置され
ているとともに抵抗８に対応する抵抗２２が設置されて
いる。差動増幅器１８の正相入力端子（＋）には図示し
ない電圧源から基準電圧Ｖｒｅｆが加えられ、また、そ
の逆相入力端子（−）には抵抗２２に発生する電圧が帰
還されている。Conventionally, for example, a power supply circuit shown in FIG. 6 has been proposed to prevent the output transistor 4 from being saturated when the power is reduced. In this power supply circuit, a reference voltage generation circuit 16 is installed in the preceding stage of the stabilization circuit 2, and the reference voltage Vp generated by this reference voltage generation circuit 16 is applied to the positive phase input terminal (+) of the differential amplifier 12. ing. That is, a differential amplifier 18 corresponding to the differential amplifier 12 is installed in the reference voltage generating circuit 16, a transistor 20 corresponding to the output transistor 4 is installed in the output section, and a resistor corresponding to the resistor 8 is installed. 22 are installed. The reference voltage Vref is applied to the positive phase input terminal (+) of the differential amplifier 18 from a voltage source (not shown), and the voltage generated in the resistor 22 is fed back to the negative phase input terminal (−).
【０００６】また、トランジスタ２０のコレクタ側には
抵抗２４を介してカレントミラー回路２６のトランジス
タ２８が接続されている。トランジスタ２８はベース・
コレクタを共通にしてダイオード接続され、これらベー
ス・コレクタにはトランジスタ２８に流れる電流を取り
出すためにトランジスタ３０のベースが共通に接続され
ている。トランジスタ３０にはトランジスタ３２が直列
に接続され、このトランジスタ３２のベースはトランジ
スタ２０のコレクタに接続されている。また、トランジ
スタ３２のエミッタ・コレクタ間には分圧回路を成す抵
抗３４、３６の直列回路が並列に接続されている。A transistor 28 of a current mirror circuit 26 is connected to the collector side of the transistor 20 via a resistor 24. The transistor 28 is the base
The collectors are connected in common and are diode-connected, and the bases of the transistors 30 are connected in common to these bases and collectors in order to take out the current flowing in the transistor 28. A transistor 32 is connected in series to the transistor 30, and the base of the transistor 32 is connected to the collector of the transistor 20. A series circuit of resistors 34 and 36 forming a voltage dividing circuit is connected in parallel between the emitter and collector of the transistor 32.
【０００７】ここで、抵抗２２の抵抗値をＲ1 、抵抗２
４の抵抗値をＲ2 、抵抗３４の抵抗値をＲ3 、抵抗３６
の抵抗値をＲ4 、抵抗６の抵抗値をＲ3 ′、抵抗８の抵
抗値をＲ4 ′とし、Ｒ3 ：Ｒ4 ＝Ｒ3 ′：Ｒ4 ′の関係
に設定するとともに、各抵抗値Ｒ1 とＲ2 、Ｒ3 と
Ｒ4 、Ｒ3 ′とＲ4 ′の整合性を取るものとすれば、減
電時には電圧Ｖｓと出力電圧Ｖｏが等しくなる。即ち、
トランジスタ２８のベース・エミッタ間電圧をＶF 、ト
ランジスタ３２のベース・エミッタ間電圧をＶF ′とす
ると、電圧Ｖｓは、Here, the resistance value of the resistor 22 is R 1 , the resistance 2 is
The resistance value of 4 is R 2 , the resistance value of the resistor 34 is R 3 , and the resistance 36 is
The resistance value of R 4 , the resistance value of the resistor 6 is R 3 ′, the resistance value of the resistor 8 is R 4 ′, and the relationship of R 3 : R 4 = R 3 ′: R 4 ′ is set and If the values R 1 and R 2 , R 3 and R 4 , and R 3 ′ and R 4 ′ are matched, the voltage Vs and the output voltage Vo become equal at the time of power reduction. That is,
V F of the base-emitter voltage of the transistor 28, the base-emitter voltage of the transistor 32 and V F ', the voltage Vs is
【０００８】[0008]
【数１】 [Equation 1]
【０００９】となる。ここで、トランジスタ２８、３２
を等しいとすると、ＶF ＝ＶF ′と見做せるから、式
（１）は、[0009] Here, the transistors 28 and 32
Since it can be considered that V F = V F ′ when Eq.
【００１０】[0010]
【数２】 [Equation 2]
【００１１】となる。この結果、出力飽和電圧は、Ｖｒ
ｅｆ・Ｒ2 ／Ｒ1 に設定できる。[0011] As a result, the output saturation voltage is Vr.
It can be set to ef · R 2 / R 1 .
【００１２】また、トランジスタ２０に流れる定電流Ｉ
に対応し、抵抗３４、３６に定電流Ｉが流れ、抵抗３
４、３６に生じる電圧降下はＩ（Ｒ3 ＋Ｒ4 ）であるか
ら、電圧ＶｃｃがＩ（Ｒ3 ＋Ｒ4 ）以上になると、トラ
ンジスタ３２が遮断状態に移行するので、定電流Ｉが全
て抵抗３４、３６に流れ込み、出力電圧Ｖｏは、The constant current I flowing through the transistor 20
Corresponding to, the constant current I flows through the resistors 34 and 36, and the resistor 3
Since the voltage drop that occurs in Nos. 4 and 36 is I (R 3 + R 4 ), when the voltage Vcc becomes I (R 3 + R 4 ) or more, the transistor 32 shifts to the cutoff state, so that the constant current I is completely reduced by the resistance 34 , 36, and the output voltage Vo is
【００１３】[0013]
【数３】 [Equation 3]
【００１４】となり、出力電圧Ｖｏは一定となる。Therefore, the output voltage Vo becomes constant.
【００１５】ところが、減電時、このような出力電圧Ｖ
ｏの安定化動作に伴って、出力電圧Ｖｏは、However, when the power is reduced, such an output voltage V
With the stabilization operation of o, the output voltage Vo is
【００１６】[0016]
【数４】 [Equation 4]
【００１７】となるため、定常状態から減電状態に移行
した途端に急激にリップルリジェクションの悪化を招来
するのである。このような電源回路をオーディオ系回路
の電源に使用した場合には、リップルリジェクションの
悪化は当然にノイズ発生の原因になる。そして、このリ
ップルリジェクションの悪化は、減電時の基準電圧Ｖｐ
の揺れに起因しているのである。また、電源側にモータ
駆動回路が設置されている場合には、その回転によって
モータ特有のリップルが電圧Ｖｃｃに乗ることになり、
これが基準電圧Ｖｐの揺れの原因になることも知られて
おり、これも無視することができない。Therefore, as soon as the steady state is switched to the reduced power state, the ripple rejection is suddenly deteriorated. When such a power supply circuit is used as a power supply for an audio system circuit, deterioration of ripple rejection naturally causes noise. The deterioration of the ripple rejection is due to the reference voltage Vp at the time of power reduction.
It is due to the shaking of. When a motor drive circuit is installed on the power supply side, the rotation of the motor drive circuit causes a ripple peculiar to the motor to be added to the voltage Vcc.
It is also known that this causes the fluctuation of the reference voltage Vp, which cannot be ignored.
【００１８】そこで、本発明は、このようなリップルリ
ジェクションの悪化を防止し、定常時と同様に、減電時
にも不要なノイズ発生がない電源回路を提供することを
目的とする。Therefore, an object of the present invention is to prevent such deterioration of ripple rejection and to provide a power supply circuit in which unnecessary noise is not generated when power is reduced as in the steady state.
【００１９】[0019]
【課題を解決するための手段】本発明の電源回路は、入
力電圧を受けて基準電圧を発生する基準電圧発生手段
（基準電圧発生回路１６）と、前記入力電圧とともに前
記基準電圧を受け、前記基準電圧に応じた安定化出力を
発生する安定化回路（２）とを備えた電源回路であっ
て、前記基準電圧発生手段の出力部に前記基準電圧の揺
れを除去するリップル除去手段（３８）を設置したこと
を特徴とする。A power supply circuit of the present invention includes a reference voltage generating means (reference voltage generating circuit 16) for receiving an input voltage to generate a reference voltage, and the reference voltage together with the input voltage for receiving the reference voltage. A power supply circuit comprising a stabilizing circuit (2) for generating a stabilized output according to a reference voltage, wherein a ripple removing means (38) for removing fluctuation of the reference voltage at an output part of the reference voltage generating means. Is installed.
【００２０】また、本発明の電源回路において、リップ
ル除去手段は、前記基準電圧発生手段の出力部に設置さ
れている抵抗分圧回路（４０）の抵抗（３６）に並列に
キャパシタ（４２）を接続して構成することができる。Further, in the power supply circuit of the present invention, the ripple removing means includes a capacitor (42) in parallel with the resistance (36) of the resistance voltage dividing circuit (40) installed at the output portion of the reference voltage generating means. Can be connected and configured.
【００２１】[0021]
【作用】基準電圧発生手段は、入力電圧を受けて基準電
圧を発生するが、入力電圧の減電時、基準電圧発生手段
における安定化動作によって基準電圧に揺れを生じる。
この基準電圧の揺れは、安定化回路の安定化動作で吸収
され、出力電圧への影響は無視できる程度に小さいが、
その過渡状態におけるリップルリジェクションの影響は
無視することができない。このようなリップルリジェク
ションの悪化は、基準電圧の揺れに起因している。そこ
で、リップル除去手段が設置され、安定化回路へ供給さ
れる基準電圧の揺れを除去し、減電時のリップルリジェ
クションの悪化を防止したものである。The reference voltage generating means receives the input voltage and generates the reference voltage, but when the input voltage is reduced, the reference voltage fluctuates due to the stabilizing operation of the reference voltage generating means.
This fluctuation of the reference voltage is absorbed by the stabilization operation of the stabilization circuit, and its effect on the output voltage is negligible, but
The effect of ripple rejection in the transient state cannot be ignored. Such deterioration of ripple rejection is caused by the fluctuation of the reference voltage. Therefore, ripple removing means is provided to remove the fluctuation of the reference voltage supplied to the stabilizing circuit and prevent the deterioration of ripple rejection at the time of power reduction.
【００２２】そして、リップル除去手段をキャパシタを
以て構成すれば、簡単な構成でリップルリジェクション
の悪化を防止でき、しかも、基準電圧発生手段の出力部
に設置した抵抗分圧回路の抵抗と時定数回路を構成する
ので、その抵抗を大きな抵抗値に設定することにより、
集積回路上のキャパシタを以て構成できる程度に容量を
小さくでき、製造コストを低減できる。また、定常状態
から減電状態まで連続的な安定化動作及びリップルリジ
ェクションの悪化防止を図ることができ、特別なバイア
ス電圧供給手段等も不要である。If the ripple removing means is composed of a capacitor, deterioration of ripple rejection can be prevented with a simple structure, and the resistance and time constant circuit of the resistance voltage dividing circuit installed at the output portion of the reference voltage generating means can be prevented. Since, by setting the resistance to a large resistance value,
The capacity can be reduced to the extent that it can be configured with a capacitor on an integrated circuit, and the manufacturing cost can be reduced. Further, it is possible to achieve a continuous stabilizing operation from a steady state to a reduced power state and prevent deterioration of ripple rejection, and no special bias voltage supply means or the like is required.
【００２３】[0023]
【実施例】以下、本発明を図面に示した実施例を参照し
て詳細に説明する。図１は、本発明の電源回路の実施例
を示している。入力端子３には、電圧Ｖｃｃ等の入力電
圧Ｖｉｎが加えられる。この入力端子３と接地点との間
には、ＰＮＰ型トランジスタからなる出力トランジスタ
４及び抵抗６、８からなる直列回路が接続され、出力ト
ランジスタ４のコレクタと抵抗６との接続点には安定化
出力としての出力電圧Ｖｏを取り出す出力端子１０が接
続されている。抵抗６、８は負荷抵抗とともに出力電圧
Ｖｏを分圧し、出力電圧Ｖｏに対応する電圧Ｖｎを取り
出す分圧回路を構成している。この電圧Ｖｎは、安定化
のため出力トランジスタ４のベース電流を制御する制御
回路を構成する電圧比較手段としての差動増幅器１２の
逆相入力端子（−）に帰還されており、その正相入力端
子（＋）に加えられる基準電圧Ｖｐと比較される。The present invention will be described in detail below with reference to the embodiments shown in the drawings. FIG. 1 shows an embodiment of the power supply circuit of the present invention. An input voltage Vin such as the voltage Vcc is applied to the input terminal 3. Between the input terminal 3 and the ground point, a series circuit including an output transistor 4 made of a PNP type transistor and resistors 6 and 8 is connected, and a stabilizing point is provided at a connection point between the collector of the output transistor 4 and the resistor 6. An output terminal 10 for taking out the output voltage Vo as an output is connected. The resistors 6 and 8 together with the load resistor form a voltage dividing circuit that divides the output voltage Vo and extracts the voltage Vn corresponding to the output voltage Vo. This voltage Vn is fed back to the negative-phase input terminal (-) of the differential amplifier 12 as a voltage comparison means which constitutes a control circuit for controlling the base current of the output transistor 4 for stabilization, and its positive-phase input It is compared with the reference voltage Vp applied to the terminal (+).
【００２４】そして、この電源回路には、基準電圧Ｖｐ
を発生する基準電圧発生手段として基準電圧発生回路１
６が設置されている。この基準電圧発生回路１６は、入
力電圧Ｖｉｎを受けて基準電圧Ｖｐを発生する。The power supply circuit has a reference voltage Vp.
Reference voltage generating circuit 1 as reference voltage generating means for generating
6 is installed. The reference voltage generation circuit 16 receives the input voltage Vin and generates the reference voltage Vp.
【００２５】この基準電圧発生回路１６の出力部には、
基準電圧Ｖｐに発生する揺れ、即ち、リップルを除去す
るリップル除去手段３８が設置され、基準電圧発生回路
１６で得られる基準電圧Ｖｐは、リップル除去手段３８
を経て差動増幅器１２の正相入力端子（＋）に加えられ
ている。The output part of the reference voltage generating circuit 16 has
Ripple removing means 38 for removing the fluctuation generated in the reference voltage Vp, that is, ripple, is installed, and the reference voltage Vp obtained by the reference voltage generating circuit 16 is the ripple removing means 38.
Is added to the positive phase input terminal (+) of the differential amplifier 12.
【００２６】このような構成によれば、基準電圧発生回
路１６で基準電圧Ｖｐに発生したリップルはリップル除
去手段３８を経て除去された後、差動増幅器１２に加え
られる。この差動増幅器１２では、基準電圧Ｖｐと抵抗
６、８の分圧点から検出された電圧Ｖｎとの比較が行わ
れ、その比較出力として差電圧に基づいた電流が出力ト
ランジスタ４のベースから差動増幅器１２側に引き込ま
れる。この結果、出力トランジスタ４を通して抵抗６、
８に流れる電流が制御され、出力端子１０には安定化出
力としての出力電圧Ｖｏが取り出される。According to this structure, the ripple generated in the reference voltage Vp in the reference voltage generating circuit 16 is removed by the ripple removing means 38 and then added to the differential amplifier 12. In the differential amplifier 12, the reference voltage Vp is compared with the voltage Vn detected from the voltage dividing points of the resistors 6 and 8, and a current based on the difference voltage is output as a comparison output from the base of the output transistor 4. It is drawn to the dynamic amplifier 12 side. As a result, the resistor 6, through the output transistor 4,
The current flowing in 8 is controlled, and the output voltage Vo as a stabilized output is taken out from the output terminal 10.
【００２７】このように、安定化動作とともにリップル
除去が行われ、入力電圧Ｖｉｎの減電時のリップルリジ
ェクションの悪化が防止される。したがって、このよう
な電源回路をオーディオ系の回路に用いたとしても、ノ
イズによる影響を確実に防止できる。In this way, ripple removal is performed together with the stabilizing operation, and deterioration of ripple rejection when the input voltage Vin is reduced can be prevented. Therefore, even if such a power supply circuit is used for an audio system circuit, the influence of noise can be reliably prevented.
【００２８】次に、図２は、この発明の電源回路の具体
的な実施例を示し、図１に示した電源回路と同一部分に
は同一符号が付されている。この電源回路には、主回路
部としての安定化回路２が設置され、その前段に出力飽
和防止回路としての基準電圧発生回路１６が設置されて
いる。Next, FIG. 2 shows a specific embodiment of the power supply circuit of the present invention, and the same parts as those of the power supply circuit shown in FIG. 1 are designated by the same reference numerals. In this power supply circuit, a stabilizing circuit 2 as a main circuit unit is installed, and a reference voltage generating circuit 16 as an output saturation prevention circuit is installed in the preceding stage.
【００２９】安定化回路２には、正相入力（＋）側に基
準電圧Ｖｒｅｆを受ける電圧比較器としての差動増幅器
１２が設置され、この差動増幅器２１の出力をベースに
受けて出力端子１０から出力電圧Ｖｏを取り出すべき出
力トランジスタ４が設置されている。この出力トランジ
スタ４にはＰＮＰ形トランジスタが用いられており、こ
の出力トランジスタ４は、そのエミッタを電源ライン３
９に直結し、そのコレクタ側と接地点との間には出力ト
ランジスタ４に流れる電流を電圧に変換する直列回路を
成す第１及び第２の抵抗６、８が直列に接続されてい
る。抵抗６、８の中間接続点に発生した電圧Ｖｎは、帰
還回路９を介して差動増幅器１２の逆相入力（−）に加
えられている。したがって、安定化回路２では、正相入
力（＋）に加えられる基準電圧Ｖｒｅｆと電圧Ｖｎとが
差動増幅器１２で比較され、この差動増幅器１２の比較
結果、即ち、そのリニア出力に応じて出力トランジスタ
４のベース電流が差動増幅器１２側に引き込まれ、基準
電圧Ｖｒｅｆと電圧Ｖｎとが等しくなるように出力トラ
ンジスタ４のコレクタ電流が制御される。The stabilizing circuit 2 is provided with a differential amplifier 12 as a voltage comparator which receives the reference voltage Vref on the positive phase input (+) side. The differential amplifier 12 receives the output of the differential amplifier 21 as a base and an output terminal. An output transistor 4 for extracting the output voltage Vo from 10 is installed. A PNP transistor is used as the output transistor 4, and the emitter of the output transistor 4 is connected to the power supply line 3
First and second resistors 6, 8 forming a series circuit for converting the current flowing through the output transistor 4 into a voltage are connected in series between the collector side and the ground point. The voltage Vn generated at the intermediate connection point between the resistors 6 and 8 is applied to the negative phase input (−) of the differential amplifier 12 via the feedback circuit 9. Therefore, in the stabilizing circuit 2, the reference voltage Vref applied to the positive phase input (+) and the voltage Vn are compared by the differential amplifier 12, and the comparison result of the differential amplifier 12, that is, the linear output thereof is used. The base current of the output transistor 4 is drawn into the differential amplifier 12 side, and the collector current of the output transistor 4 is controlled so that the reference voltage Vref and the voltage Vn become equal.
【００３０】また、基準電圧発生回路１６には、差動増
幅器１２の正相入力（＋）側に加えるべき基準電圧Ｖｒ
ｅｆを定電流Ｉに変換する電圧電流変換手段としての電
圧電流変換回路１７が設置されている。基準電圧Ｖｒｅ
ｆは、図示しない基準電圧源、例えば、バンドギャップ
電圧発生回路等で形成される。この基準電圧Ｖｒｅｆを
定電流Ｉに変換すべき電圧電流変換回路１７には入力側
に差動増幅器１８が設置され、この差動増幅器１８の出
力側には第１のトランジスタ２０が設置されている。こ
のトランジスタ２０のエミッタ側にはトランジスタ２０
に流れる電流を電圧に変換する抵抗２２が接続されてい
る。したがって、基準電圧Ｖｒｅｆが差動増幅器１８の
正相入力（＋）に加えられると、その電圧入力に応じて
ベース電流がトランジスタ２０に流れ、トランジスタ２
０にはそのベース電流に応じたエミッタ電流が流れる。
このエミッタ電流は抵抗２２によって電圧に変換され、
その電圧は差動増幅器１８の逆相入力（−）側に帰還さ
れているので、差動増幅器１８ではその帰還電圧と基準
電圧Ｖｒｅｆとの比較が行われ、両者の差電圧に応じた
ベース電流がトランジスタ２０に流れ、基準電圧Ｖｒｅ
ｆと抵抗２２に発生する電圧とが等しくなるようにトラ
ンジスタ２０に流れる電流が制御される。Further, the reference voltage generating circuit 16 has a reference voltage Vr to be applied to the positive phase input (+) side of the differential amplifier 12.
A voltage-current conversion circuit 17 is installed as a voltage-current conversion unit that converts ef into a constant current I. Reference voltage Vre
f is formed by a reference voltage source (not shown) such as a bandgap voltage generation circuit. A differential amplifier 18 is installed on the input side of the voltage-current conversion circuit 17 for converting the reference voltage Vref into the constant current I, and a first transistor 20 is installed on the output side of the differential amplifier 18. .. The transistor 20 is on the emitter side of the transistor 20.
A resistor 22 is connected to convert the current flowing into the voltage into a voltage. Therefore, when the reference voltage Vref is applied to the positive phase input (+) of the differential amplifier 18, the base current flows through the transistor 20 in accordance with the voltage input, and the transistor 2
An emitter current corresponding to the base current flows through 0.
This emitter current is converted into a voltage by the resistor 22,
Since the voltage is fed back to the negative phase input (−) side of the differential amplifier 18, the feedback voltage is compared with the reference voltage Vref in the differential amplifier 18, and the base current corresponding to the difference voltage between the two. Flows into the transistor 20 and the reference voltage Vre
The current flowing through the transistor 20 is controlled so that f is equal to the voltage generated in the resistor 22.
【００３１】トランジスタ２０のコレクタ側には、第３
の抵抗２４を介してカレントミラー回路２６の入力側の
トランジスタ２８が接続されている。トランジスタ２８
はダイオード接続されており、このトランジスタ２８の
ベース・コレクタとトランジスタ３０のベースは共通化
されている。したがって、トランジスタ２８にトランジ
スタ２０及び抵抗２４を通して定電流Ｉが流れると、ト
ランジスタ２８、３０のカレントミラー効果によってト
ランジスタ３０にその定電流Ｉに対応する定電流が流れ
る。トランジスタ２８、３０のエミッタ面積比を等しい
ものとすると、トランジスタ３０には定電流Ｉが流れる
ことになる。On the collector side of the transistor 20, a third
The transistor 28 on the input side of the current mirror circuit 26 is connected via the resistor 24 of FIG. Transistor 28
Are diode-connected, and the base and collector of the transistor 28 and the base of the transistor 30 are made common. Therefore, when the constant current I flows through the transistor 28 through the transistor 20 and the resistor 24, a constant current corresponding to the constant current I flows through the transistor 30 due to the current mirror effect of the transistors 28 and 30. If the emitter area ratios of the transistors 28 and 30 are equal, a constant current I will flow through the transistor 30.
【００３２】また、トランジスタ３０のコレクタと接地
点との間にはトランジスタ３２が接続されており、この
トランジスタ３２のベースは抵抗２４の電圧降下点、即
ち、トランジスタ２０のコレクタ側に接続されている。
基準電圧発生回路１６の出力部に設置されたトランジス
タ３２には、抵抗分圧回路４０を成す抵抗３４、３６が
並列に接続されている。トランジスタ３０、３２の接続
点Ｓには電圧Ｖｓが発生し、この電圧Ｖｓが抵抗分圧回
路４０に加えられ、抵抗３４、３６の中間接続点Ｐに電
圧Ｖｐを生じさせる。この電圧Ｖｐは、基準電圧Ｖｒｅ
ｆに対応しており、安定化回路２の差動増幅器１２の正
相入力（＋）側に入力されている。Further, a transistor 32 is connected between the collector of the transistor 30 and the ground point, and the base of the transistor 32 is connected to the voltage drop point of the resistor 24, that is, the collector side of the transistor 20. ..
Resistors 34 and 36 forming a resistance voltage dividing circuit 40 are connected in parallel to the transistor 32 provided at the output of the reference voltage generating circuit 16. A voltage Vs is generated at the connection point S between the transistors 30 and 32, and this voltage Vs is applied to the resistance voltage dividing circuit 40 to generate a voltage Vp at the intermediate connection point P between the resistors 34 and 36. This voltage Vp is the reference voltage Vre
It corresponds to f and is input to the positive phase input (+) side of the differential amplifier 12 of the stabilizing circuit 2.
【００３３】そして、この基準電圧発生回路１６の出力
部に設置されている抵抗分圧回路４０には、リップル除
去手段３８としてキャパシタ４２が並設されており、こ
の実施例では抵抗３６にキャパシタ４２が並列に接続さ
れている。The resistance voltage dividing circuit 40 provided at the output portion of the reference voltage generating circuit 16 is provided with a capacitor 42 as a ripple removing means 38 in parallel. In this embodiment, the resistor 36 is connected to the capacitor 42. Are connected in parallel.
【００３４】このような構成によれば、抵抗３４、３６
とキャパシタ４２を以て時定数回路が構成されることに
なり、また、換言すれば、抵抗３４とキャパシタ４２で
積分回路、抵抗３６はキャパシタ４２の放電回路を構成
することになる。したがって、電圧Ｖｃｃの定常状態か
ら減電状態への変動に際して抵抗３４と抵抗３６との接
続点に発生する基準電圧Ｖｐの揺れは、抵抗３４、３６
及びキャパシタ４２からなる時定数回路を以て吸収、除
去され、出力端子１０を通して出力されていたリップル
を確実に抑制することができる。According to this structure, the resistors 34 and 36 are provided.
And the capacitor 42 constitutes a time constant circuit. In other words, the resistor 34 and the capacitor 42 constitute an integrating circuit, and the resistor 36 constitutes a discharging circuit of the capacitor 42. Therefore, the fluctuation of the reference voltage Vp generated at the connection point between the resistor 34 and the resistor 36 when the voltage Vcc changes from the steady state to the reduced power state is caused by the resistors 34 and 36.
It is possible to reliably suppress the ripple that is absorbed and removed by the time constant circuit including the capacitor 42 and is output through the output terminal 10.
【００３５】ここで、図３は、電圧Ｖｃｃに対する出力
電圧Ｖｏの安定化特性を示している。この場合、電圧Ｖ
ｃｃの揺れに対応し、その許容電圧範囲、即ち、その安
定化範囲として電圧Ｖｒｅｆ・Ｒ2 ／Ｒ1 を設定する。
なお、Ｖｒｅｆは、差動増幅器１８に加えられる基準電
圧である。この基準電圧Ｖｒｅｆは安定状態で抵抗３
４、３６の接続点から取り出される基準電圧Ｖｐ（＝Ｖ
ｒｅｆ）となる。また、Ｒ1 は抵抗２２の抵抗値、Ｒ2
は抵抗２４の抵抗値である。Here, FIG. 3 shows the stabilizing characteristic of the output voltage Vo with respect to the voltage Vcc. In this case, the voltage V
Corresponding to the fluctuation of cc, the voltage Vref · R 2 / R 1 is set as its allowable voltage range, that is, its stabilization range.
Note that Vref is a reference voltage applied to the differential amplifier 18. This reference voltage Vref is stable and the resistance 3
Reference voltage Vp (= V
ref). R 1 is the resistance value of the resistor 22, R 2
Is the resistance value of the resistor 24.
【００３６】そして、この電源回路において、減電時の
接続点Ｐにおける伝達関数Ｘｐは、In this power supply circuit, the transfer function Xp at the connection point P at the time of power reduction is
【００３７】[0037]
【数５】 [Equation 5]
【００３８】となる。この場合、差動増幅器１２の出力
インピーダンスは十分に高いものとする。[0038] In this case, the output impedance of the differential amplifier 12 is sufficiently high.
【００３９】そこで、出力電圧Ｖｏに現れるリップルリ
ジェクションＶｒｉｐは、Therefore, the ripple rejection Vrip appearing in the output voltage Vo is
【００４０】[0040]
【数６】 [Equation 6]
【００４１】となる。したがって、この電源回路では、
安定化回路２の安定化動作や基準電圧発生回路１６の安
定化回路２の出力トランジスタ４の飽和防止動作を損な
うことなく、図６に示した電源回路よりリップルリジェ
クションの改善が図れることが判る。It becomes Therefore, in this power supply circuit,
It is understood that the ripple rejection can be improved as compared with the power supply circuit shown in FIG. 6 without impairing the stabilizing operation of the stabilizing circuit 2 and the saturation preventing operation of the output transistor 4 of the stabilizing circuit 2 of the reference voltage generating circuit 16. ..
【００４２】次に、図４は、この発明の電源回路の具体
的な回路構成例を示し、前記実施例の回路と同一部分に
は同一符号を付してある。この電源回路は、マルチ電源
ＩＣの内部におけるオーディオ電源に構成されたもので
ある。Next, FIG. 4 shows a specific circuit configuration example of the power supply circuit of the present invention, and the same parts as those of the circuit of the above embodiment are designated by the same reference numerals. This power supply circuit is configured as an audio power supply inside the multi-power supply IC.
【００４３】安定化回路２には差動増幅器１２が設置さ
れ、この差動増幅器１２には抵抗２０２、２０４を以て
エミッタが共通化されたトランジスタ２０６、２０８か
らなる差動対が設置され、各トランジスタ２０６、２０
８のベース入力側にはレベルシフト回路を成すトランジ
スタ２１０、２１２が設置されている。トランジスタ２
１０のベースには基準電圧発生回路１６の抵抗３４、３
６の接続点Ｐから基準電圧Ｖｒｅｆに対応する電圧Ｖｐ
が加えられ、トランジスタ２１２のベースには抵抗６、
８の分圧点から検出された電圧Ｖｎが帰還回路９を介し
て加えられている。そして、トランジスタ２０６、２０
８のコレクタと接地点との間には、能動負荷としてトラ
ンジスタ２１４、２１６から成るカレントミラー回路２
１８が設置されている。The stabilizing circuit 2 is provided with a differential amplifier 12, and the differential amplifier 12 is provided with a differential pair of transistors 206 and 208 whose emitters are shared by resistors 202 and 204. 206, 20
Transistors 210 and 212 forming a level shift circuit are installed on the base input side of 8. Transistor 2
At the base of 10, the resistors 34 and 3 of the reference voltage generating circuit 16 are provided.
The voltage Vp corresponding to the reference voltage Vref from the connection point P of 6
Is added to the base of the transistor 212, and a resistor 6,
The voltage Vn detected from the voltage dividing point of 8 is applied via the feedback circuit 9. Then, the transistors 206 and 20
Between the collector of 8 and the ground point, a current mirror circuit 2 including transistors 214 and 216 as an active load is provided.
18 are installed.
【００４４】この差動増幅器１２には、動作電流として
の定電流を発生する定電流源２２０が設置され、この定
電流源２２０で得られた定電流はカレントミラー回路２
２２を通してトランジスタ２０６、２０８、２１０、２
１２に分配される。カレントミラー回路２２２はトラン
ジスタ２２４、２２６、２２８、２３０及び抵抗２３
２、２３４、２３６、２３８で構成され、定電流源２２
０の定電流に対応する定電流は、トランジスタ２３０を
通してトランジスタ２０６、２０８のエミッタ側、トラ
ンジスタ２２６を通してトランジスタ２１０のエミッタ
側、トランジスタ２２８を通してトランジスタ２１２の
エミッタ側にそれぞれ供給されている。A constant current source 220 that generates a constant current as an operating current is installed in the differential amplifier 12, and the constant current obtained by the constant current source 220 is used by the current mirror circuit 2.
22 through transistors 206, 208, 210, 2
It is divided into twelve. The current mirror circuit 222 includes transistors 224, 226, 228, 230 and a resistor 23.
2, 234, 236, 238, and the constant current source 22
A constant current corresponding to a constant current of 0 is supplied to the emitter side of the transistors 206 and 208 through the transistor 230, the emitter side of the transistor 210 through the transistor 226, and the emitter side of the transistor 212 through the transistor 228, respectively.
【００４５】この差動増幅器１２の出力は、トランジス
タ２０８のコレクタ側から取り出され、出力回路２４０
に加えられている。この出力回路２４０には、入力部に
ダーリントン接続されたトランジスタ２４２、２４４が
設置されており、差動増幅器１２の出力はトランジスタ
２４２のベースに加えられている。トランジスタ２４２
のベース・コレクタ間には位相調整用のキャパシタ２４
６が接続され、トランジスタ２４２のエミッタ及びトラ
ンジスタ２４４のベースと接地点との間には抵抗２４８
が接続されている。The output of the differential amplifier 12 is taken out from the collector side of the transistor 208, and output from the output circuit 240.
Has been added to. The output circuit 240 is provided with Darlington-connected transistors 242 and 244 at the input portion thereof, and the output of the differential amplifier 12 is added to the base of the transistor 242. Transistor 242
24 for phase adjustment between the base and collector of
6 is connected, and a resistor 248 is connected between the emitter of the transistor 242 and the base of the transistor 244 and the ground point.
Are connected.
【００４６】また、トランジスタ２４４のコレクタと電
源ライン３９との間には出力回路２４０の負荷抵抗であ
る抵抗２５０、２５２が直列に接続され、各抵抗２５
０、２５２の中間接続点には出力トランジスタ４のベー
スが接続されている。出力トランジスタ４のコレクタと
接地点との間に接続された抵抗６、８の分圧点に得られ
る電圧Ｖｎは、トランジスタ２１２のベースに帰還され
ている。Resistances 250 and 252 which are load resistances of the output circuit 240 are connected in series between the collector of the transistor 244 and the power supply line 39.
The base of the output transistor 4 is connected to the intermediate connection point of 0 and 252. The voltage Vn obtained at the voltage dividing point of the resistors 6 and 8 connected between the collector of the output transistor 4 and the ground point is fed back to the base of the transistor 212.
【００４７】この差動増幅器１２の正相入力側には基準
電圧発生回路１６が設置されており、この実施例の場
合、図２に示した実施例中の差動増幅器１８、トランジ
スタ２０及び抵抗２２は、同様の動作が実現できる定電
流源２１に置換されている。また、カレントミラー回路
２６には、トランジスタ２８、３０のエミッタ・ベース
間に整合性を取るための抵抗２９が接続されている。A reference voltage generating circuit 16 is installed on the positive phase input side of the differential amplifier 12, and in the case of this embodiment, the differential amplifier 18, the transistor 20 and the resistor in the embodiment shown in FIG. 22 is replaced with a constant current source 21 that can realize the same operation. Further, the current mirror circuit 26 is connected with a resistor 29 for matching between the emitter and base of the transistors 28 and 30.
【００４８】そして、基準電圧発生回路１６の出力部に
設置された抵抗３６には、リップル除去手段としてキャ
パシタ４２が並列に接続されている。A capacitor 42 as ripple removing means is connected in parallel to the resistor 36 provided at the output of the reference voltage generating circuit 16.
【００４９】また、この実施例の電源回路は、モノリシ
ックＩＣで構成され、抵抗６と抵抗３４、抵抗８と抵抗
３６はそれぞれ等しい抵抗値に設定されている。The power supply circuit of this embodiment is composed of a monolithic IC, and the resistors 6 and 34 and the resistors 8 and 36 are set to have the same resistance value.
【００５０】このような構成によれば、減電時、電圧Ｖ
ｃｃのリップルによる電圧Ｖｐの揺れがキャパシタ４２
によって平滑されて安定化回路２に加えられる結果、出
力電圧Ｖｏの安定化とともに、前記実施例で説明したよ
うに、出力トランジスタ４の飽和が防止できる上、減電
時、高負荷による急激な入力電圧、即ち、電圧Ｖｃｃの
低下によるリップルリジェクションの悪化を防止でき
る。したがって、このような電源回路によってオーディ
オ回路を駆動する場合、リップルリジェクションの悪化
に基づくノイズ発生等を抑制することができる。According to this structure, when the power is reduced, the voltage V
The fluctuation of the voltage Vp due to the ripple of cc
As a result of being smoothed by the stabilizing circuit 2 and stabilizing the output voltage Vo, the saturation of the output transistor 4 can be prevented as described in the above embodiment, and at the time of power reduction, an abrupt input due to a high load. It is possible to prevent deterioration of ripple rejection due to a decrease in voltage, that is, the voltage Vcc. Therefore, when an audio circuit is driven by such a power supply circuit, it is possible to suppress noise generation and the like due to deterioration of ripple rejection.
【００５１】そして、この電源回路では、抵抗３４と抵
抗６、抵抗３６と抵抗８をそれぞれ等しい抵抗値に設定
することにより、温度変化や製造工程のばらつきに対し
ても無関係に安定した出力を取り出すことができる。In this power supply circuit, the resistors 34 and 6 and the resistors 36 and 8 are set to have the same resistance value, so that a stable output can be obtained irrespective of temperature changes and manufacturing process variations. be able to.
【００５２】なお、実施例では、電圧Ｖｃｃのリップル
による安定化回路２に入力される基準電圧Ｖｒｅｆの揺
れを除去するためのキャパシタ４２を設置したが、リッ
プル除去手段としてはキャパシタ以外のフィルタ等を用
いてもよい。Although the capacitor 42 for removing the fluctuation of the reference voltage Vref input to the stabilizing circuit 2 due to the ripple of the voltage Vcc is provided in the embodiment, a filter other than the capacitor is used as the ripple removing means. You may use.
【００５３】[0053]
【発明の効果】以上説明したように、本発明によれば、
次の効果が得られる。 ａ．基準電圧発生手段から安定化回路に対する基準電圧
の揺れをリップル除去手段で除去でき、減電時の急激な
リップルリジェクションの悪化を防止した電源回路を提
供でき、オーディオ系回路の電源に用いてノイズ等の不
快音の発生を確実に防止できる。 ｂ．リップル除去手段は、基準電圧発生手段の出力部に
設置されている抵抗分圧回路の抵抗にキャパシタを並列
に接続して構成でき、極めて簡単な構成を以てリップル
除去ができるとともに、入力電圧が定常状態か減電状態
かでのバイアス電圧供給の切換えを必要とすることなく
リップルリジェクションの悪化を防止でき、しかも、抵
抗の値を大きくすることにより、キャパシタの容量を小
さくでき、製造コストの低減を図ることができる。As described above, according to the present invention,
The following effects are obtained. a. The fluctuation of the reference voltage from the reference voltage generator to the stabilizing circuit can be removed by the ripple remover, and it is possible to provide a power supply circuit that prevents sudden deterioration of ripple rejection during power reduction. It is possible to reliably prevent the generation of unpleasant sounds such as. b. The ripple removing means can be configured by connecting a capacitor in parallel to the resistance of the resistance voltage dividing circuit installed at the output part of the reference voltage generating means, and the ripple can be removed with an extremely simple configuration, and the input voltage is in a steady state. It is possible to prevent the ripple rejection from deteriorating without the need to switch the bias voltage supply depending on whether the power is reduced or not. Moreover, by increasing the resistance value, the capacitance of the capacitor can be reduced and the manufacturing cost can be reduced. Can be planned.
【図１】本発明の電源回路の実施例を示す回路図であ
る。FIG. 1 is a circuit diagram showing an embodiment of a power supply circuit of the present invention.
【図２】本発明の電源回路の具体的な実施例を示す回路
図である。FIG. 2 is a circuit diagram showing a specific example of a power supply circuit of the present invention.
【図３】図２に示した電源回路の動作特性を示す図であ
る。FIG. 3 is a diagram showing operating characteristics of the power supply circuit shown in FIG.
【図４】本発明の電源回路の具体的な回路構成例を示す
回路図である。FIG. 4 is a circuit diagram showing a specific circuit configuration example of a power supply circuit of the present invention.
【図５】従来の電源回路を示す回路図である。FIG. 5 is a circuit diagram showing a conventional power supply circuit.
【図６】従来の他の電源回路を示す回路図である。FIG. 6 is a circuit diagram showing another conventional power supply circuit.
２ 安定化回路 １６ 基準電圧発生回路（基準電圧発生手段） ３４、３６ 抵抗 ３８ リップル除去手段 ４０ 抵抗分圧回路 ４２ キャパシタ 2 stabilization circuit 16 reference voltage generation circuit (reference voltage generation means) 34, 36 resistance 38 ripple removal means 40 resistance voltage dividing circuit 42 capacitor
Claims (2)
準電圧発生手段と、前記入力電圧とともに前記基準電圧
を受け、前記基準電圧に応じた安定化出力を発生する安
定化回路と、 を備えた電源回路であって、前記基準電圧発生手段の出
力部に前記基準電圧の揺れを除去するリップル除去手段
を設置したことを特徴とする電源回路。1. A reference voltage generating means for receiving an input voltage to generate a reference voltage, and a stabilizing circuit for receiving the reference voltage together with the input voltage and generating a stabilized output according to the reference voltage. A power supply circuit, wherein ripple removing means for removing fluctuation of the reference voltage is installed at an output portion of the reference voltage generating means.
発生手段の出力部に設置されている抵抗分圧回路の抵抗
に並列にキャパシタを接続してなることを特徴とする請
求項１記載の電源回路。2. The power supply according to claim 1, wherein the ripple removing means is formed by connecting a capacitor in parallel with a resistance of a resistance voltage dividing circuit installed at an output portion of the reference voltage generating means. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33975291A JPH05150847A (en) | 1991-11-28 | 1991-11-28 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33975291A JPH05150847A (en) | 1991-11-28 | 1991-11-28 | Power supply circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05150847A true JPH05150847A (en) | 1993-06-18 |
Family
ID=18330477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33975291A Pending JPH05150847A (en) | 1991-11-28 | 1991-11-28 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05150847A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002157030A (en) * | 2000-11-17 | 2002-05-31 | Rohm Co Ltd | Stabilized dc power supply device |
| JP2004125393A (en) * | 2003-12-12 | 2004-04-22 | Fuji Koki Corp | Refrigerant state detector |
| JP2011022689A (en) * | 2009-07-14 | 2011-02-03 | Ricoh Co Ltd | Low-pass filter circuit, constant-voltage circuit with the same, and semiconductor device |
-
1991
- 1991-11-28 JP JP33975291A patent/JPH05150847A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002157030A (en) * | 2000-11-17 | 2002-05-31 | Rohm Co Ltd | Stabilized dc power supply device |
| JP4640739B2 (en) * | 2000-11-17 | 2011-03-02 | ローム株式会社 | Stabilized DC power supply |
| JP2004125393A (en) * | 2003-12-12 | 2004-04-22 | Fuji Koki Corp | Refrigerant state detector |
| JP2011022689A (en) * | 2009-07-14 | 2011-02-03 | Ricoh Co Ltd | Low-pass filter circuit, constant-voltage circuit with the same, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05150848A (en) | Power supply circuit | |
| JPH09260974A (en) | Amplifier circuit | |
| JPH10290127A (en) | Current/voltage conversion ic and photoelectric conversion ic | |
| JPS631833B2 (en) | ||
| JP2733962B2 (en) | Gain control amplifier | |
| JPH11161352A (en) | Partially temperature-corrected low-noise voltage reference | |
| JPH05150847A (en) | Power supply circuit | |
| JPH06276037A (en) | Audio power amplifier | |
| JP2514964B2 (en) | Sample hold circuit | |
| JPS6358405B2 (en) | ||
| JP3177521B2 (en) | Power supply circuit | |
| JP3169698B2 (en) | Bias conversion type filter circuit | |
| JP2698702B2 (en) | Regulator transistor output transistor saturation prevention circuit | |
| JPS6246326Y2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH0326565B2 (en) | ||
| JPS62161204A (en) | Amplifier | |
| JPS6059761B2 (en) | sound amplifier | |
| JP2665833B2 (en) | Limiter circuit | |
| JPS6115619Y2 (en) | ||
| JP3283910B2 (en) | Clamp type current-voltage converter | |
| JPS6121857Y2 (en) | ||
| JPH0442846B2 (en) | ||
| JPS6223136Y2 (en) | ||
| JP3202436B2 (en) | Hold circuit |