JP3177521B2 - Power supply circuit - Google Patents
Power supply circuitInfo
- Publication number
- JP3177521B2 JP3177521B2 JP12482891A JP12482891A JP3177521B2 JP 3177521 B2 JP3177521 B2 JP 3177521B2 JP 12482891 A JP12482891 A JP 12482891A JP 12482891 A JP12482891 A JP 12482891A JP 3177521 B2 JP3177521 B2 JP 3177521B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P10/00—Technologies related to metal processing
- Y02P10/20—Recycling
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、基準電圧を増幅手段
で増幅して取り出す電源回路であって、マルチ電源用Ｉ
Ｃ等に適する電源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit for amplifying and extracting a reference voltage by an amplifying means.
The present invention relates to a power supply circuit suitable for C and the like.
【０００２】[0002]
【従来の技術】一般に、ＣＤプレーヤのピックアップの
トラッキングサーボやフォーカスサーボ等、高い精度が
要求される制御を行う各種の制御回路には、電圧変動が
極めて小さい電源が用いられているが、この種の電源で
は、電圧出力の安定化を図った電源回路が不可欠であ
る。ところで、この電源回路の入力電源に電池等を用い
た場合、その消耗による減電圧時、レギュレータ回路の
出力トランジスタが飽和し、レギュレータ回路が形成さ
れているＩＣ基板にその飽和電流が流れ、基板に発熱を
生じさせる。特に、飽和電流は無効電流であって、消費
電力を増大させるばかりか、突入電流によって基板電位
が変動し、併設された基板上の他の回路の正常な動作を
阻害する要因になる。2. Description of the Related Art In general, a power supply having extremely small voltage fluctuation is used for various control circuits for performing control requiring high accuracy, such as tracking servo and focus servo of a pickup of a CD player. In such a power supply, a power supply circuit for stabilizing the voltage output is indispensable. By the way, when a battery or the like is used as the input power supply of the power supply circuit, the output transistor of the regulator circuit saturates when the voltage is reduced due to its consumption, and the saturation current flows through the IC substrate on which the regulator circuit is formed, and the saturation current flows to the substrate This produces an exotherm. In particular, the saturation current is a reactive current, which not only increases the power consumption, but also fluctuates the substrate potential due to the rush current, which hinders the normal operation of other circuits on the attached substrate.
【０００３】このような電源回路の出力回路の飽和を防
止するため、例えば、特願昭６３−２８８２２５号「レ
ギユレータ回路」が提案されている。このレギュレータ
回路では、図５に示すように、安定化回路２の前段に出
力飽和防止回路４が設置されている。安定化回路２には
正相入力側に基準電圧Ｖｒｅｆを受ける第１の増幅器と
して、電圧比較器を成す差動増幅器２１が設置され、こ
の差動増幅器２１の出力をベースに受けて出力電圧Ｖｏ
ｕｔを取り出す第１の出力回路２２が設置されている。
この出力回路２２には出力トランジスタ２３が設置され
ている。出力トランジスタ２３にはＰＮＰ形トランジス
タが用いられており、そのコレクタ側と接地点との間に
は出力トランジスタ２３に流れる電流を電圧に変換する
負荷抵抗とともに、出力を差動増幅器２１の逆相入力側
に帰還回路２４を通して帰還すべき帰還電圧を形成する
ための分圧回路を成す抵抗２５、２６が直列に接続され
ている。In order to prevent such an output circuit of a power supply circuit from being saturated, for example, Japanese Patent Application No. 288225/1988 discloses a "regulator circuit". In this regulator circuit, as shown in FIG. 5, an output saturation prevention circuit 4 is provided before the stabilization circuit 2. A stabilizing circuit 2 is provided with a differential amplifier 21 serving as a voltage comparator as a first amplifier receiving a reference voltage Vref on the positive-phase input side, and receiving an output of the differential amplifier 21 as a base and outputting an output voltage Vo.
A first output circuit 22 for extracting ut is provided.
The output circuit 22 is provided with an output transistor 23. As the output transistor 23, a PNP transistor is used. Between the collector side and the ground point, the output and the load resistance for converting the current flowing through the output transistor 23 into a voltage are output to the negative-phase input of the differential amplifier 21. On the side, resistors 25 and 26 forming a voltage dividing circuit for forming a feedback voltage to be fed back through a feedback circuit 24 are connected in series.
【０００４】このような安定化回路２によれば、出力ト
ランジスタ２３に流れる電流が抵抗２５、２６に電圧降
下を生じさせ、抵抗２５、２６の中間接続点に発生した
電圧Ｖｎが差動増幅器２１の逆相入力（−）側に帰還さ
れている。したがって、安定化回路２では、正相入力
（＋）に加えられる基準電圧Ｖｒｅｆと抵抗２３、２４
の電圧Ｖｎとが差動増幅器２１で比較、増幅され、この
差動増幅器２１の出力、即ち、そのリニア出力に応じて
出力トランジスタ２３のベース電流が差動増幅器２１側
に引き込まれ、基準電圧Ｖｒｅｆと電圧Ｖｎとが等しく
なるように出力トランジスタ２３のコレクタ電流が制御
されるのである。この結果、出力端子２７には差動増幅
器２１に正相入力側に加えられる基準電圧Ｖｒｅｆに応
じた出力電圧Ｖｏｕｔが取り出される。According to such a stabilizing circuit 2, the current flowing through the output transistor 23 causes a voltage drop at the resistors 25 and 26, and the voltage Vn generated at the intermediate connection point between the resistors 25 and 26 Are fed back to the negative-phase input (−) side of. Therefore, in the stabilizing circuit 2, the reference voltage Vref applied to the positive-phase input (+) and the resistors 23 and 24
Is compared and amplified by the differential amplifier 21, and the base current of the output transistor 23 is drawn to the differential amplifier 21 side in accordance with the output of the differential amplifier 21, that is, its linear output, and the reference voltage Vref The collector current of the output transistor 23 is controlled so that the voltage Vn becomes equal to the voltage Vn. As a result, an output voltage Vout corresponding to the reference voltage Vref applied to the positive-phase input side of the differential amplifier 21 is extracted from the output terminal 27.
【０００５】ところが、このような安定化回路２のみか
らなる電源回路では、電源電圧Ｖｃｃが低下した場合、
即ち、減電時には出力トランジスタ２３のエミッタ電圧
が低下し、その値が出力電圧Ｖｏｕｔに近づくと、出力
トランジスタ２３は飽和状態に移行することになる。そ
して、この出力トランジスタ２３は、例えば、図６に示
すように、レギュレータ回路を構成するＩＣの一部とし
て形成されている。即ち、基板２８にはＮ形の高濃度領
域からなる埋込み層２９が形成され、この埋込み層２９
を覆ってＮ形のベース領域３０が形成されている。この
ベース領域３０はアイソレーション領域３１によって他
の領域と分離され、その表面層部分にはＮ形の高濃度領
域を以てベース電極３２が形成されているとともに、高
濃度のＰ形導電領域からなるエミッタ領域３３が形成さ
れ、このエミッタ領域３３を包囲して高濃度のＰ形導電
領域からなるコレクタ領域３４が形成されている。した
がって、この出力トランジスタ２３は、正常動作時に
は、ベース領域３０、エミッタ領域３３及びコレクタ領
域３４を以て増幅動作が行われる。However, in a power supply circuit including only such a stabilizing circuit 2, when the power supply voltage Vcc decreases,
That is, at the time of power reduction, the emitter voltage of the output transistor 23 decreases, and when the value approaches the output voltage Vout, the output transistor 23 shifts to a saturated state. The output transistor 23 is formed, for example, as a part of an IC constituting a regulator circuit, as shown in FIG. That is, a buried layer 29 composed of an N-type high-concentration region is formed in the substrate 28, and this buried layer 29 is formed.
And an N-type base region 30 is formed. This base region 30 is separated from other regions by an isolation region 31. A base electrode 32 is formed on the surface layer with an N-type high-concentration region, and an emitter formed of a high-concentration P-type conductive region. A region 33 is formed, and a collector region 34 composed of a high-concentration P-type conductive region is formed surrounding emitter region 33. Therefore, in the normal operation of the output transistor 23, the amplification operation is performed by the base region 30, the emitter region 33, and the collector region 34.
【０００６】ところが、電源電圧Ｖｃｃの低下でエミッ
タ領域３３側の電位が下がり、その電位とコレクタ領域
３４側の電位との間の電位差が小さくなると、エミッタ
領域３３をエミッタ、ベース領域３０をベース、アイソ
レーション領域３１即ち基板２８をコレクタとする寄生
トランジスタ３５が生起し、この寄生トランジスタ３５
を通してエミッタ領域３３から基板２８側へ突入電流が
流れることになる。この突入電流の大きさは、寄生トラ
ンジスタ３５の規模、即ち、出力トランジスタ２３の規
模に応じたものとなる。この場合、出力トランジスタ２
３は大きな出力電流を予定しているため、そのエミッタ
面積が大きく、そのエミッタ面積を持つ寄生トランジス
タ３５に流れる突入電流はそれに比例した極めて大きい
ものとなる。However, when the power supply voltage Vcc decreases, the potential on the emitter region 33 side decreases, and when the potential difference between the potential and the potential on the collector region 34 side decreases, the emitter region 33 becomes the emitter and the base region 30 becomes the base. A parasitic transistor 35 having the isolation region 31, that is, the substrate 28 as a collector, is generated.
Rush current flows from the emitter region 33 to the substrate 28 side through the transistor. The magnitude of the inrush current depends on the size of the parasitic transistor 35, that is, the size of the output transistor 23. In this case, the output transistor 2
3 has a large emitter current, and therefore has a large emitter area, and the rush current flowing through the parasitic transistor 35 having the emitter area becomes extremely large in proportion to it.
【０００７】このように出力トランジスタ２３の飽和状
態は飽和電流に加え、寄生トランジスタ３５による突入
電流が基板２８側に流れ、基板２８の過熱や基板電位を
不安定なものにすることになるので、これを防止するた
め、差動増幅器２１の前段に出力飽和防止回路４が設置
されているのである。この出力飽和防止回路４には、差
動増幅器２１に対応して第２の増幅器として差動増幅器
４１が設置され、この差動増幅器４１の出力側に第２の
出力回路４２が設置されている。この出力回路４２に
は、出力トランジスタ２３のｎ分の１程度のエミッタ面
積を持つトランジスタ４３が設置され、このトランジス
タ４３のコレクタと接地点との間には抵抗４４、４５、
４６の直列回路が接続されている。差動増幅器４１の正
相入力（＋）側にはバンドギャップ回路等の基準電圧源
から基準電圧Ｖｒｅｆが加えられ、その逆相入力（−）
側には抵抗４５、４６の中間接続点Ｐに生じた電圧Ｖｐ
が帰還回路４７を介して帰還されている。この電圧Ｖｐ
は、差動増幅器４１による制御動作で正相入力（＋）側
の基準電圧Ｖｒｅｆと等しくなるため、安定化回路２の
差動増幅器２１の正相入力（＋）には基準電圧Ｖｒｅｆ
が加えられることになる。したがって、この電源回路で
は、安定化回路２の前段に安定化回路２と等価的な正帰
還増幅器を成す出力飽和防止回路４が設置されたことに
より、出力トランジスタ２３が飽和状態に移行する前に
出力飽和防止回路４のトランジスタ４３を強制的に飽和
状態に移行させて出力トランジスタ２３の飽和状態への
突入を未然に防止することができる。As described above, in addition to the saturation current, the inrush current of the parasitic transistor 35 flows to the substrate 28 side in addition to the saturation state of the output transistor 23, thereby overheating the substrate 28 and making the substrate potential unstable. In order to prevent this, the output saturation prevention circuit 4 is provided before the differential amplifier 21. In the output saturation prevention circuit 4, a differential amplifier 41 is provided as a second amplifier corresponding to the differential amplifier 21, and a second output circuit 42 is provided on the output side of the differential amplifier 41. . In the output circuit 42, a transistor 43 having an emitter area of about 1 / n of that of the output transistor 23 is provided, and resistors 44, 45,
Forty-six series circuits are connected. A reference voltage Vref is applied to the positive-phase input (+) side of the differential amplifier 41 from a reference voltage source such as a band gap circuit, and the negative-phase input (−) thereof is applied.
The voltage Vp generated at the intermediate connection point P between the resistors 45 and 46
Is fed back via the feedback circuit 47. This voltage Vp
Becomes equal to the reference voltage Vref on the positive-phase input (+) side by the control operation of the differential amplifier 41, so that the positive-phase input (+) of the differential amplifier 21 of the stabilization circuit 2 is equal to the reference voltage Vref.
Will be added. Therefore, in this power supply circuit, the output saturation prevention circuit 4 which forms a positive feedback amplifier equivalent to the stabilization circuit 2 is provided before the stabilization circuit 2, so that the output transistor 23 is shifted to the saturation state before the output transistor 23 shifts to the saturation state. The transistor 43 of the output saturation prevention circuit 4 is forcibly shifted to the saturation state, thereby preventing the output transistor 23 from entering the saturation state.
【０００８】この飽和防止について説明すると、トラン
ジスタ４３は出力トランジスタ２３に対応しており、各
抵抗４５、４６、２５、２６の各抵抗値をＲａ、Ｒｂ、
Ｒｃ、Ｒｄとすると、各抵抗値Ｒａ＝ｋ・Ｒｃ、Ｒｂ＝
ｋ・Ｒｄ（ｋは任意の数）に設定し、ＩＣ上で整合性を
取るとすれば、出力電圧Ｖｏｕｔは、The prevention of the saturation will be described. The transistor 43 corresponds to the output transistor 23, and the resistances of the resistors 45, 46, 25, 26 are represented by Ra, Rb,
Let Rc and Rd be the respective resistance values Ra = kRc, Rb =
If it is set to k · Rd (k is an arbitrary number) and the consistency is obtained on the IC, the output voltage Vout is
【０００９】[0009]
【数１】 (Equation 1)
【００１０】となる。ところが、減電時、トランジスタ
４３を通して抵抗４４、４５、４６に電流が流れ、抵抗
４５、４６の接続点Ｐにおける電圧Ｖｐは抵抗４４の電
圧降下分だけ低下し、この電圧Ｖｐが差動増幅器４１の
逆相入力（−）に加えられる。そこで、抵抗４４の抵抗
値をＲαとすると、抵抗４４に発生する電圧Ｖαは、## EQU1 ## However, at the time of power reduction, current flows through the resistors 43, 45, and 46 through the transistor 43, and the voltage Vp at the connection point P between the resistors 45 and 46 decreases by the voltage drop of the resistor 44. To the negative-phase input (−) of. Therefore, assuming that the resistance value of the resistor 44 is Rα, the voltage Vα generated at the resistor 44 is
【００１１】[0011]
【数２】 (Equation 2)
【００１２】となる。したがって、減電時、抵抗４４に
発生した電圧Ｖαは、トランジスタ４３のみを選択的に
飽和させ、出力トランジスタ２３の飽和を未然に防止す
るものであり、これは出力トランジスタ２３側の見掛け
上の飽和電圧を高くしたことと等価であり、その結果、
出力トランジスタ２３の飽和状態への移行が緩和される
ことになる。## EQU1 ## Therefore, at the time of power reduction, the voltage Vα generated in the resistor 44 selectively saturates only the transistor 43 and prevents the output transistor 23 from being saturated, which is apparent saturation on the output transistor 23 side. This is equivalent to increasing the voltage, and as a result,
The transition of the output transistor 23 to the saturated state is reduced.
【００１３】[0013]
【発明が解決しようとする課題】ところで、この電源回
路における出力飽防止回路４における出力飽和防止の考
え方は、その前段側に出力トランジスタ２３より容量が
小さく、寄生トランジスタの影響が少ないトランジスタ
４３を設置し、出力トランジスタ２３が飽和する悪条件
時にトランジスタ４３を早期に飽和させて出力トランジ
スタ２３の飽和を防止することにあり、しかも、トラン
ジスタ４３は容量が小さく、仮に飽和しても、飽和電流
が小さいので、出力トランジスタ２３の飽和に比較して
飽和時の影響が抑制できるものである。By the way, the concept of preventing output saturation in the output saturation prevention circuit 4 in this power supply circuit is that a transistor 43 having a smaller capacity than the output transistor 23 and less affected by a parasitic transistor is provided at the preceding stage. However, this is to prevent the output transistor 23 from saturating early by saturating the transistor 43 when the output transistor 23 saturates badly. In addition, the transistor 43 has a small capacity, and even if it saturates, the saturation current is small. Therefore, the influence at the time of saturation can be suppressed as compared with the saturation of the output transistor 23.
【００１４】ところが、この電源回路では、減電時のＰ
点電圧Ｖｐの揺れが問題になる。即ち、トランジスタ４
３の飽和電圧をＶｓａｔ、電源電圧をＶｃｃとすると、
Ｐ点電圧Ｖｐは、However, in this power supply circuit, P
The fluctuation of the point voltage Vp becomes a problem. That is, transistor 4
Assuming that the saturation voltage of V.3 is Vsat and the power supply voltage is Vcc,
The P point voltage Vp is
【００１５】[0015]
【数３】 (Equation 3)
【００１６】となる。このため、電源電圧Ｖｃｃにリッ
プルが乗ると、そのリップルによってＰ点電圧も揺れる
ことになる。図７は、この電源回路における電源電圧Ｖ
ｃｃ−出力電圧Ｖｏｕｔの特性を示し、Ｖｒは入出力電
圧差＝０の場合の基準ラインを表す。各差動増幅器２
１、４１の閉ループゲインが等しい場合、電源電圧Ｖｃ
ｃの揺れが出力電圧Ｖｏｕｔにそのまま現れることにな
り、電源電圧Ｖｃｃの減電時、急激にリップルリジェク
ションの悪化を招く。このような揺れを伴う出力電圧Ｖ
ｏｕｔをオーディオ系に電源に用いた場合、出力電圧Ｖ
ｏｕｔの揺れがノイズ音の原因になる。## EQU1 ## For this reason, when the ripple is applied to the power supply voltage Vcc, the ripple causes the P-point voltage to fluctuate. FIG. 7 shows a power supply voltage V in this power supply circuit.
It shows the characteristics of cc-output voltage Vout, and Vr represents a reference line when the input / output voltage difference = 0. Each differential amplifier 2
When the closed-loop gains of 1, 41 are equal, the power supply voltage Vc
The fluctuation of c appears in the output voltage Vout as it is, and when the power supply voltage Vcc is reduced, ripple rejection is rapidly deteriorated. Output voltage V with such fluctuation
When out is used as a power source for an audio system, the output voltage V
The fluctuation of out causes noise noise.
【００１７】そこで、この発明は、減電時のリップルリ
ジェクションの悪化を防止した電源回路を提供すること
を目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a power supply circuit in which ripple rejection during power reduction is prevented.
【００１８】[0018]
【課題を解決するための手段】この発明の電源回路は、
基準電圧（Ｖｒｅｆ）を第１の増幅器（差動増幅器２
１）で受け、その出力を第１の出力回路（２２）を通し
て取り出すとともに前記増幅器の入力側に帰還させて前
記基準電圧に応じた安定化出力（出力電圧Ｖｏｕｔ）を
取り出す安定化回路（２）と、前記第１の増幅器の前段
側に設置されて前記基準電圧に基づく電圧を受ける第２
の増幅器（４１）とともにその出力側に第２の出力回路
（４２）を備え、前記基準電圧を前記第２の増幅器及び
前記第２の出力回路を通して前記第１の増幅器に加え、
かつ、減電時、前記第１の出力回路の飽和前に前記第２
の出力回路を飽和させて低下させた前記基準電圧を前記
第１の増幅器に入力し、前記第１の出力回路の飽和を防
止する出力飽和防止回路（４）とを備えた電源回路であ
って、前記出力飽和防止回路の前記第２の増幅器の帰還
回路（４７）に付加された分圧用抵抗（抵抗４４、４
５、４６）に前記基準電圧が低下した時の揺れを主に平
滑するためのキャパシタ（６）を接続したことを特徴と
する。A power supply circuit according to the present invention comprises:
The reference voltage (Vref) is supplied to the first amplifier (differential amplifier 2).
1) receiving the output through a first output circuit (22) and returning the output to the input side of the amplifier to obtain a stabilized output (output voltage Vout) corresponding to the reference voltage (2). A second stage, which is installed before the first amplifier and receives a voltage based on the reference voltage.
A second output circuit (42) on the output side together with the amplifier (41), and the reference voltage is applied to the first amplifier through the second amplifier and the second output circuit.
In addition, at the time of power reduction, the second output circuit is turned on before the first output circuit is saturated.
A power supply circuit comprising: an output saturation prevention circuit (4) for inputting the reference voltage lowered by saturating the output circuit to the first amplifier to prevent saturation of the first output circuit. , A voltage dividing resistor (resistors 44, 4 and 4) added to the feedback circuit (47) of the second amplifier of the output saturation preventing circuit.
5, 46), a capacitor (6) for mainly smoothing the fluctuation when the reference voltage is lowered is connected.
【００１９】[0019]
【作用】基準電圧は出力飽和防止回路を介して安定化回
路の第１の増幅器に入力される。安定化回路では、第１
の増幅器に基準電圧が加えられると、第１の増幅器に基
準電圧に応じた出力が第１の出力回路に加えられ、その
出力が第１の増幅器に帰還されることにより、第１の出
力回路を通して安定化出力が得られる。そして、減電
時、出力飽和防止回路では、第１の増幅器に基準電圧を
加えるべき第２の出力回路が第１の出力回路より先に飽
和状態に移行し、第１の増幅器に加えるべき基準電圧が
減電に応じて低減される。レベルを低減させた基準電圧
が第１の増幅器に加えられ、安定化回路における第１の
出力回路の飽和が防止される。The reference voltage is input to the first amplifier of the stabilizing circuit via the output saturation preventing circuit. In the stabilization circuit, the first
When a reference voltage is applied to the first amplifier, an output corresponding to the reference voltage is applied to the first amplifier to the first output circuit, and the output is fed back to the first amplifier. To obtain a stabilized output. When the power is reduced, in the output saturation preventing circuit, the second output circuit to which the reference voltage is applied to the first amplifier shifts to the saturation state prior to the first output circuit, and the reference voltage to be applied to the first amplifier is changed. The voltage is reduced according to the power reduction. A reduced level reference voltage is applied to the first amplifier to prevent saturation of the first output circuit in the stabilization circuit.
【００２０】そして、減電時、出力飽和防止回路の帰還
回路にはキャパシタが付加されており、このキャパシタ
によって電源側のリップルによる揺れが平滑される。そ
の結果、第１の出力回路を通して取り出される出力電圧
の揺れが抑制される。したがって、減電時にもリップル
のない安定化出力が得られる。At the time of power reduction, a capacitor is added to the feedback circuit of the output saturation preventing circuit, and the capacitor smoothes the fluctuation due to the ripple on the power supply side. As a result, the fluctuation of the output voltage taken out through the first output circuit is suppressed. Therefore, a stabilized output without ripple can be obtained even when the power is reduced.
【００２１】[0021]
【実施例】図１は、この発明の電源回路の一実施例を示
し、図５に示したこの発明の前提である電源回路と同一
部分には同一符号を付してある。この電源回路には、基
準電圧Ｖｒｅｆに応じた安定化出力を取り出すべき安定
化回路２が設置されているとともに、その前段に基準電
圧Ｖｒｅｆを安定化回路２に入力するとともに安定化回
路２の出力飽和を防止するための出力飽和防止回路４を
設置したものである。FIG. 1 shows an embodiment of a power supply circuit according to the present invention, in which the same components as those of the power supply circuit shown in FIG. This power supply circuit is provided with a stabilizing circuit 2 from which a stabilized output corresponding to the reference voltage Vref is to be taken out. The reference voltage Vref is input to the stabilizing circuit 2 at the preceding stage and the output of the stabilizing circuit 2 is output. An output saturation prevention circuit 4 for preventing saturation is provided.
【００２２】安定化回路２には、正相入力側に基準電圧
Ｖｒｅｆを受ける第１の増幅器として電圧比較器を成す
差動増幅器２１が設置され、この差動増幅器２１の出力
をベースに受けて出力電圧Ｖｏｕｔを取り出す第１の出
力回路２２が設置され、この出力回路２２には例えばＰ
ＮＰ形トランジスタからなる出力トランジスタ２３が設
置されている。この出力トランジスタ２３のコレクタ側
と接地点との間には出力トランジスタ２３に流れる電流
を電圧に変換する負荷抵抗とともに、出力を差動増幅器
２１の逆相入力側に帰還回路２４を通して帰還すべき帰
還電圧を形成するための分圧回路を成す抵抗２５、２６
が直列に接続されている。したがって、この安定化回路
２によれば、出力トランジスタ２３に流れる電流が抵抗
２５、２６に電圧降下を生じさせ、その中間接続点に発
生した電圧Ｖｎが差動増幅器２１の逆相入力（−）側に
帰還される。その結果、正相入力（＋）に加えられる基
準電圧Ｖｒｅｆと抵抗２５、２６の電圧Ｖｎとが差動増
幅器２１で比較、増幅され、この差動増幅器２１の出
力、即ち、そのリニア出力に応じて出力トランジスタ２
３のベース電流が差動増幅器２１側に引き込まれ、基準
電圧Ｖｒｅｆと電圧Ｖｎとが等しくなるように出力トラ
ンジスタ２３のコレクタ電流が制御され、出力端子２７
には差動増幅器２１に正相入力側に加えられる基準電圧
Ｖｒｅｆに応じた出力電圧Ｖｏｕｔが得られる。A stabilizing circuit 2 has a differential amplifier 21 as a first amplifier receiving a reference voltage Vref on the positive-phase input side, which constitutes a voltage comparator. The output of the differential amplifier 21 is received at a base. A first output circuit 22 for extracting the output voltage Vout is provided.
An output transistor 23 composed of an NP transistor is provided. Between the collector side of the output transistor 23 and the ground point, a load to be fed back to the negative-phase input side of the differential amplifier 21 through the feedback circuit 24 together with a load resistor for converting the current flowing through the output transistor 23 into a voltage. Resistors 25 and 26 forming a voltage dividing circuit for forming a voltage
Are connected in series. Therefore, according to the stabilizing circuit 2, the current flowing through the output transistor 23 causes a voltage drop at the resistors 25 and 26, and the voltage Vn generated at the intermediate connection point between the resistors 25 and 26 has the negative-phase input (−) of the differential amplifier 21. Is returned to the side. As a result, the reference voltage Vref applied to the positive-phase input (+) and the voltage Vn of the resistors 25 and 26 are compared and amplified by the differential amplifier 21, and according to the output of the differential amplifier 21, that is, according to its linear output. Output transistor 2
3 is drawn into the differential amplifier 21 side, the collector current of the output transistor 23 is controlled so that the reference voltage Vref and the voltage Vn become equal, and the output terminal 27
, An output voltage Vout corresponding to the reference voltage Vref applied to the positive-phase input side of the differential amplifier 21 is obtained.
【００２３】また、この安定化回路２の前段には、出力
トランジスタ２３の飽和状態への移行を防止するため、
出力飽和防止回路４が設置されている。この出力飽和防
止回路４には、差動増幅器２１に対応する第２の増幅器
として差動増幅器４１が設置され、この差動増幅器４１
の出力側に第２の出力回路４２が設置されている。この
出力回路４２には、出力トランジスタ２３のｎ分の１程
度のエミッタ面積を持つトランジスタ４３が設置され、
このトランジスタ４３のコレクタと接地点との間には抵
抗４４、４５、４６の直列回路が接続されている。差動
増幅器４１の正相入力（＋）側にはバンドギャップ回路
等の基準電圧源から基準電圧Ｖｒｅｆが加えられ、その
逆相入力（−）側には中間接続点Ｐに生じた電圧Ｖｐが
帰還回路４７を介して帰還されている。この電圧Ｖｐ
は、差動増幅器４１による制御動作で正相入力（＋）側
の基準電圧Ｖｒｅｆと等しくなるため、安定化回路２の
差動増幅器２１の正相入力（＋）には基準電圧Ｖｒｅｆ
が加えられることになる。したがって、この電源回路で
は、安定化回路２の前段に安定化回路２と等価的な正帰
還増幅器を成す出力飽和防止回路４を設置したことによ
り、出力トランジスタ２３が飽和状態に移行する前に出
力飽和防止回路４のトランジスタ４３を強制的に飽和状
態に移行させて出力トランジスタ２３の飽和状態への突
入を未然に防止することができる。Further, in order to prevent the output transistor 23 from shifting to a saturated state,
An output saturation prevention circuit 4 is provided. The output saturation prevention circuit 4 is provided with a differential amplifier 41 as a second amplifier corresponding to the differential amplifier 21.
A second output circuit 42 is provided on the output side of the second circuit. In the output circuit 42, a transistor 43 having an emitter area of about 1 / n of the output transistor 23 is provided.
A series circuit of resistors 44, 45 and 46 is connected between the collector of the transistor 43 and the ground point. A reference voltage Vref is applied to the positive-phase input (+) side of the differential amplifier 41 from a reference voltage source such as a band gap circuit, and the voltage Vp generated at the intermediate connection point P is applied to the negative-phase input (−) side. The signal is fed back via the feedback circuit 47. This voltage Vp
Becomes equal to the reference voltage Vref on the positive-phase input (+) side by the control operation of the differential amplifier 41, so that the positive-phase input (+) of the differential amplifier 21 of the stabilization circuit 2 is equal to the reference voltage Vref.
Will be added. Therefore, in this power supply circuit, the output saturation prevention circuit 4 which constitutes a positive feedback amplifier equivalent to the stabilization circuit 2 is provided before the stabilization circuit 2, so that the output transistor 23 outputs before the output transistor 23 shifts to the saturation state. The transistor 43 of the saturation prevention circuit 4 is forcibly shifted to the saturation state, thereby preventing the output transistor 23 from entering the saturation state.
【００２４】そして、出力飽和防止回路４における帰還
回路４７に設置された分圧抵抗、即ち、差動増幅器４１
の増幅ゲインを設定する抵抗４４、４５、４６の直列回
路の抵抗４６にはリップル平滑手段としてキャパシタ６
が並列に接続されている。The voltage dividing resistor provided in the feedback circuit 47 in the output saturation preventing circuit 4, that is, the differential amplifier 41
The resistor 46 of the series circuit of the resistors 44, 45 and 46 for setting the amplification gain of
Are connected in parallel.
【００２５】以上の構成において、動作を説明する。こ
の電源回路では、帰還回路４７の帰還電圧を発生させる
抵抗回路に平滑用のキャパシタ６が並列に接続されたこ
とにより、減電時、電源電圧Ｖｃｃに重畳するリップル
による帰還電圧Ｖｐの揺れがキャパシタ６によって平滑
され、安定化回路２に加えられるべき基準電圧Ｖｒｅｆ
のリップルリジェクションの悪化が防止される。The operation of the above configuration will be described. In this power supply circuit, since the smoothing capacitor 6 is connected in parallel to the resistor circuit for generating the feedback voltage of the feedback circuit 47, the fluctuation of the feedback voltage Vp due to the ripple superimposed on the power supply voltage Vcc during the power reduction is reduced. 6, the reference voltage Vref to be applied to the stabilizing circuit 2
Deterioration of ripple rejection is prevented.
【００２６】ここで、減電時、差動増幅器２１の入力イ
ンピーダンスが十分高いものとするとし、抵抗４４、４
５の加算抵抗値をＲ1 、抵抗４６の抵抗値をＲ2 （＝Ｒ
ｂ）、キャパシタ６のキャパシタンスをＣとすると、Ｐ
点の電圧Ｖｐは、At the time of power reduction, it is assumed that the input impedance of the differential amplifier 21 is sufficiently high.
5 is R 1 , and the resistance of the resistor 46 is R 2 (= R
b), assuming that the capacitance of the capacitor 6 is C, P
The voltage Vp at the point is
【００２７】[0027]
【数４】 (Equation 4)
【００２８】となる。この結果、出力電圧Ｖｏｕｔは、## EQU1 ## As a result, the output voltage Vout becomes
【００２９】[0029]
【数５】 (Equation 5)
【００３０】となり、出力電圧Ｖｏｕｔのリップルリジ
ェクションは、And the ripple rejection of the output voltage Vout is
【００３１】[0031]
【数６】 (Equation 6)
【００３２】となり、減電時の出力におけるリップルリ
ジェクションが改善されることが分かる。It can be seen that the ripple rejection at the output at the time of power reduction is improved.
【００３３】そして、図２は、この電源回路における電
源電圧Ｖｃｃに対する出力電圧Ｖｏｕｔの特性を示し、
電源電圧Ｖｃｃのリップル、即ち、揺れに応じ、その揺
れの影響が無い出力電圧Ｖｏｕｔを得るため、差動増幅
器４１のゲインを設定するための抵抗４４の抵抗値Ｒα
を決定し、その値によって電圧Ｖαの値が決定される。
換言すれば、電圧Ｖαの値は、抵抗値Ｒαによって任意
に設定することができる。即ち、リップル電圧が電圧Ｖ
αより大きい場合には、差動増幅２１の入力が平滑され
いるにも拘わらず電源電圧Ｖｃｃが振れるため、トラン
ジスタ２３が飽和して突入電流が増大するとともに、リ
ップルリジェクションの悪化が起こる。そこで、抵抗Ｒ
αの値を加減すれば、除去すべきリップルの振幅に応
じ、その消去に最適な電圧Ｖαを設定できる。FIG. 2 shows characteristics of the output voltage Vout with respect to the power supply voltage Vcc in this power supply circuit.
In order to obtain a ripple of the power supply voltage Vcc, that is, an output voltage Vout free from the influence of the fluctuation, the resistance value Rα of the resistor 44 for setting the gain of the differential amplifier 41 is obtained.
And the value determines the value of the voltage Vα.
In other words, the value of the voltage Vα can be set arbitrarily by the resistance value Rα. That is, when the ripple voltage is the voltage V
If it is larger than α, the power supply voltage Vcc fluctuates even though the input of the differential amplifier 21 is smoothed, so that the transistor 23 is saturated, the inrush current increases, and the ripple rejection worsens. Then, the resistance R
If the value of α is adjusted, the optimum voltage Vα for erasure can be set according to the amplitude of the ripple to be removed.
【００３４】次に、図３は、この発明の電源回路の具体
的な回路構成例を示し、前記実施例の回路と同一部分に
は同一符号を付してある。この電源回路は、マルチ電源
ＩＣの内部におけるオーディオ電源に構成されたもので
ある。即ち、安定化回路２に設置された差動増幅器２１
には、抵抗２０１、２０２を以てエミッタが共通化され
たトランジスタ２０３、２０４からなる差動対が設置さ
れ、各トランジスタ２０３、２０４のベース入力側には
トランジスタ２０５、２０６が設置されている。トラン
ジスタ２０５のベースには基準電圧Ｖｒｅｆに対応する
電圧Ｖｐが加えられ、トランジスタ２０６のベースには
帰還回路２４を介して出力回路２２側から電圧Ｖｎが加
えられている。そして、トランジスタ２０３、２０４の
コレクタ側には、能動負荷としてトランジスタ２０７、
２０８から成るカレントミラー回路２０９が設置されて
いる。Next, FIG. 3 shows a specific example of the circuit configuration of the power supply circuit according to the present invention. This power supply circuit is configured as an audio power supply inside the multi power supply IC. That is, the differential amplifier 21 installed in the stabilizing circuit 2
Is provided with a differential pair composed of transistors 203 and 204 whose emitters are shared by resistors 201 and 202, and transistors 205 and 206 are provided on the base input side of each of the transistors 203 and 204. The voltage Vp corresponding to the reference voltage Vref is applied to the base of the transistor 205, and the voltage Vn is applied to the base of the transistor 206 from the output circuit 22 via the feedback circuit 24. Then, on the collector side of the transistors 203 and 204, a transistor 207 is provided as an active load.
A current mirror circuit 209 including a current mirror 208 is provided.
【００３５】この差動増幅器２１には、トランジスタ２
０３、２０４、２０５、２０６等を駆動するための定電
流を発生する定電流源２１０が設置され、この定電流源
２１０で得られた定電流はカレントミラー回路２１１を
通してトランジスタ２０３、２０４、２０５、２０６に
供給されている。カレントミラー回路２１１は、トラン
ジスタ２１２、２１３、２１４、２１５及び抵抗２１
６、２１７、２１８で構成され、トランジスタ２１２か
ら定電流源２１０に定電流が引き込まれる結果、それに
応じた定電流が各トランジスタ２１３、２１４、２１
５、２１６を通してトランジスタ２０３、２０４の差動
対、即ち、トランジスタ２０５、２０６のエミッタ側に
供給されている。The differential amplifier 21 has a transistor 2
03, 204, 205, 206, etc., a constant current source 210 for generating a constant current is provided. The constant current obtained by the constant current source 210 is passed through transistors 203, 204, 205, 206. The current mirror circuit 211 includes transistors 212, 213, 214, 215 and a resistor 21.
6, 217, and 218. As a result of the constant current being drawn from the transistor 212 to the constant current source 210, a corresponding constant current is generated in each of the transistors 213, 214, and 21.
5, the differential pair of transistors 203 and 204, that is, the transistors 205 and 206 is supplied to the emitter side.
【００３６】この差動増幅器２１の出力は、トランジス
タ２０８のコレクタ側から取り出され、出力回路２２に
加えられている。この出力回路２２には、入力部にダー
リントン接続されたトランジスタ２２１、２２２が設置
されており、差動増幅器２１の出力はトランジスタ２２
１のベースに加えられている。トランジスタ２２１のベ
ース・コレクタ間には位相調整用のキャパシタ２２３が
接続され、トランジスタ２２１のエミッタ及びトランジ
スタ２２２のベースと接地点との間には抵抗２２４が接
続されている。The output of the differential amplifier 21 is taken out from the collector of the transistor 208 and applied to the output circuit 22. The output circuit 22 has transistors 221 and 222 connected to the input section in Darlington connection.
One has been added to the base. A capacitor 223 for phase adjustment is connected between the base and collector of the transistor 221, and a resistor 224 is connected between the emitter of the transistor 221 and the base of the transistor 222 and the ground.
【００３７】トランジスタ２２２のコレクタと電源ライ
ン３６との間には抵抗２２５、２２６が直列に接続さ
れ、抵抗２２５、２２６の中間接続点にはトランジスタ
２２７及び出力トランジスタ２３のベースが接続されて
いる。トランジスタ２２７のコレクタと接地ライン３７
との間には抵抗２２８が接続され、トランジスタ２２７
に流れる電流は抵抗２２８で電圧に変換される。また、
トランジスタ２２７のコレクタ側には、トランジスタ２
２１のベースと接地ライン３７との間に挿入されたトラ
ンジスタ２２９のベースが接続されており、このトラン
ジスタ２２９のベースには抵抗２２８に発生した電圧が
帰還されるとともに、トランジスタ２２７に流れる電流
が帰還されている。即ち、トランジスタ２２９は、トラ
ンジスタ２２１に対して帰還回路を構成しており、出力
回路２２の出力がトランジスタ２２１のベース入力側に
帰還されて、レベル調整が図られている。The resistors 225 and 226 are connected in series between the collector of the transistor 222 and the power supply line 36, and the base of the transistor 227 and the output transistor 23 is connected to an intermediate connection point between the resistors 225 and 226. The collector of the transistor 227 and the ground line 37
Is connected between the transistor 227 and the resistor 228.
Is converted into a voltage by the resistor 228. Also,
The collector of the transistor 227 has a transistor 2
The base of the transistor 229 inserted between the base of the transistor 21 and the ground line 37 is connected to the base of the transistor 229. The voltage generated at the resistor 228 is fed back to the base of the transistor 229, and the current flowing through the transistor 227 is fed back. Have been. That is, the transistor 229 forms a feedback circuit for the transistor 221, and the output of the output circuit 22 is fed back to the base input side of the transistor 221 to adjust the level.
【００３８】そして、出力トランジスタ２３は、コレク
タ側に抵抗２５、２６の直列回路を介して電源ライン３
６と接地ライン３７との間に接続されており、そのコレ
クタに出力端子２７が形成されて出力電圧Ｖｏｕｔが取
り出されるとともに、抵抗２５、２６の接続点には帰還
回路２４を介してトランジスタ２０６のベースに帰還す
べき電圧Ｖｎが出力トランジスタ２３に流れる出力電流
による抵抗２６の電圧降下によって生じる。The output transistor 23 is connected to the power supply line 3 via a series circuit of resistors 25 and 26 on the collector side.
6 and the ground line 37, the output terminal 27 is formed at the collector thereof to output the output voltage Vout, and the connection point between the resistors 25 and 26 is connected via the feedback circuit 24 to the transistor 206. The voltage Vn to be fed back to the base is generated by the voltage drop of the resistor 26 due to the output current flowing through the output transistor 23.
【００３９】また、出力飽和防止回路４の差動増幅器４
１には、抵抗４１１、４１２を以てエミッタが共通化さ
れたトランジスタ４１３、４１４からなる差動対が設置
され、トランジスタ４１３のベース入力側には基準電圧
源から基準電圧Ｖｒｅｆ、トランジスタ４１４のベース
入力側には出力回路４２から電圧Ｖｐが加えられてい
る。トランジスタ４１３、４１４のエミッタ側には抵抗
４１１、４１２を介して定電流源４１５が接続されてお
り、この定電流源４１５によって差動対に対する動作電
流が流れる。トランジスタ４１３、４１４のコレクタと
電源ライン３６との間には、差動対の能動負荷としてカ
レントミラー回路４１６が接続されている。カレントミ
ラー回路４１６は、ベース・コレクタを共通にしたトラ
ンジスタ４１７をトランジスタ４１４のコレクタ側に、
又、トランジスタ４１７のベース・コレクタとベースを
共通にしたトランジスタ４１８をトランジスタ４１３の
コレクタ側にして構成されている。トランジスタ４１８
のコレクタ側から取り出された出力は、出力回路４２の
トランジスタ４３のベースに加えられている。トランジ
スタ４３のベース・コレクタ間には位相調整用のキャパ
シタ４８が接続されている。そして、トランジスタ４３
のエミッタ面積は、出力トランジスタ２３の１／Ｎ（例
えば１／７０）程度に設定されている。The differential amplifier 4 of the output saturation prevention circuit 4
1, a differential pair composed of transistors 413 and 414 whose emitters are shared by resistors 411 and 412 is provided. A reference voltage Vref from a reference voltage source is provided on the base input side of the transistor 413, and a base input side of the transistor 414 is provided. Is supplied with the voltage Vp from the output circuit 42. A constant current source 415 is connected to the emitters of the transistors 413 and 414 via the resistors 411 and 412, and an operating current for the differential pair flows through the constant current source 415. A current mirror circuit 416 is connected between the collectors of the transistors 413 and 414 and the power supply line 36 as an active load of a differential pair. The current mirror circuit 416 includes a transistor 417 having a common base and collector on the collector side of the transistor 414.
Further, a transistor 418 having a common base and collector of the transistor 417 is provided on the collector side of the transistor 413. Transistor 418
Of the output circuit 42 is applied to the base of the transistor 43 of the output circuit 42. A capacitor 48 for phase adjustment is connected between the base and the collector of the transistor 43. And the transistor 43
Is set to about 1 / N (for example, 1/70) of the output transistor 23.
【００４０】そして、帰還回路４７における抵抗４６に
は、リップルによる揺れを防止するためのキャパシタ６
が並列に接続されている。The resistor 46 in the feedback circuit 47 is provided with a capacitor 6 for preventing oscillation due to ripple.
Are connected in parallel.
【００４１】また、この実施例の電源回路は、モノリシ
ックＩＣで構成され、抵抗４５と抵抗２５、抵抗４６と
抵抗２６はそれぞれ等しい抵抗値に設定されている。The power supply circuit of this embodiment is constituted by a monolithic IC, and the resistances 45 and 25 and the resistances 46 and 26 are set to the same resistance value.
【００４２】このような構成によれば、減電時、電源電
圧Ｖｃｃのリップルによる電圧Ｖｐの揺れがキャパシタ
６によって平滑されて安定化回路２に加えられる結果、
出力電圧Ｖｏｕｔの安定化とともに、前記実施例で説明
したように、出力トランジスタ２３の飽和が防止でき
る。したがって、このような電源回路によってオーディ
オ回路を駆動する場合、減電時、高負荷による入力電圧
低下でのリップルリジェクションの悪化、即ち、ノイズ
発生等を抑制することができる。According to such a configuration, at the time of power reduction, fluctuation of voltage Vp due to ripple of power supply voltage Vcc is smoothed by capacitor 6 and added to stabilizing circuit 2,
Along with stabilizing the output voltage Vout, the saturation of the output transistor 23 can be prevented as described in the above embodiment. Therefore, when the audio circuit is driven by such a power supply circuit, it is possible to suppress deterioration of ripple rejection due to a drop in input voltage due to a high load during power reduction, that is, generation of noise and the like.
【００４３】そして、このレギュレータ回路では、抵抗
４４、４５と抵抗２５、抵抗４６と抵抗２６はそれぞれ
等しい抵抗値に設定されたことにより、温度変化や製造
工程のばらつきに対しても無関係に安定した出力を取り
出すことができる。In this regulator circuit, since the resistances 44 and 45 and the resistance 25 and the resistance 46 and the resistance 26 are set to the same resistance value, the resistance is stabilized irrespective of the temperature change and the variation of the manufacturing process. You can extract the output.
【００４４】なお、実施例では、電源電圧Ｖｃｃのリッ
プルによる安定化回路２に入力される基準電圧Ｖｒｅｆ
の揺れを平滑するためのキャパシタ６を出力飽和防止回
路４の帰還回路４７における抵抗４６に並列に接続した
が、帰還回路４７の何れの箇所でもよく、例えば、図４
に示すように、抵抗４４、４５の接続点と接地点との間
に接続してもよい。また、実施例では電圧Ｖｐを差動増
幅器４１の入力に直接帰還するようになっているが、電
圧Ｖｐを抵抗分圧したものを帰還するようにしても良
い。さらに、Ｐ点とコンデンサ６との間に抵抗を挿入し
ても構わない。 In the embodiment, the reference voltage Vref inputted to the stabilizing circuit 2 due to the ripple of the power supply voltage Vcc is applied.
Is connected in parallel to the resistor 46 in the feedback circuit 47 of the output saturation prevention circuit 4, but may be provided at any part of the feedback circuit 47.
As shown in the above, the connection may be made between the connection point of the resistors 44 and 45 and the ground point. In the embodiment, the voltage Vp is differentially increased.
Although it is designed to directly return to the input of the band 41,
It is also possible to feed back the voltage Vp obtained by resistance division.
No. Further, a resistor is inserted between the point P and the capacitor 6.
It does not matter.
【００４５】[0045]
【発明の効果】以上説明したように、この発明によれ
ば、次の効果が得られる。 ａ．安定化回路に入力される基準電圧が低下した時の揺
れをキャパシタによって平滑することにより、安定化回
路の出力回路の飽和を防止するために設定された入出力
差電圧内のリップルリジェクションの急激な悪化を防止
でき、減電時にも安定した出力を取り出すことができ
る。 ｂ．減電時のリップルリジェクションが出力防止回路内
の抵抗とキャパシタによって決定されるため、小容量の
キャパシタを以てリップルリジェクションの悪化を防止
でき、製造コストの低減を図ることができる。As described above, according to the present invention, the following effects can be obtained. a . By reference voltage input to the stabilization circuit for smoothing the sway by the capacitor when lowered, the ripple rejection of the set to prevent saturation of the output circuit of the stabilizing circuit input-output differential voltage Abrupt deterioration can be prevented, and a stable output can be obtained even when the power is reduced. b. Since the ripple rejection at the time of power reduction is determined by the resistance and the capacitor in the output prevention circuit, deterioration of the ripple rejection can be prevented by using a small-capacity capacitor, and the manufacturing cost can be reduced.
【図１】この発明の電源回路の一実施例を示す回路図で
ある。FIG. 1 is a circuit diagram showing one embodiment of a power supply circuit of the present invention.
【図２】図１に示す電源回路の動作特性を示す図であ
る。FIG. 2 is a diagram showing operating characteristics of the power supply circuit shown in FIG.
【図３】この発明の電源回路の具体的な回路構成例を示
す回路図である。FIG. 3 is a circuit diagram showing a specific circuit configuration example of the power supply circuit of the present invention.
【図４】この発明の電源回路の他の実施例を示す回路図
である。FIG. 4 is a circuit diagram showing another embodiment of the power supply circuit of the present invention.
【図５】この発明の前提となる電源回路を示す回路図で
ある。FIG. 5 is a circuit diagram showing a power supply circuit which is a premise of the present invention.
【図６】従来の電源回路における寄生トランジスタ効果
を示す回路図である。FIG. 6 is a circuit diagram showing a parasitic transistor effect in a conventional power supply circuit.
【図７】図５に示す電源回路の動作特性を示す図であ
る。FIG. 7 is a diagram showing operating characteristics of the power supply circuit shown in FIG.
２ 安定化回路 ４ 出力飽和防止回路 ６ キャパシタ ２１ 差動増幅器（第１の増幅器） ２２ 第１の出力回路 ２４ 帰還回路 ４１ 差動増幅器（第２の増幅器） ４２ 第２の出力回路 ４４、４５、４６ 抵抗 ４７ 帰還回路 2 stabilization circuit 4 output saturation prevention circuit 6 capacitor 21 differential amplifier (first amplifier) 22 first output circuit 24 feedback circuit 41 differential amplifier (second amplifier) 42 second output circuit 44, 45, 46 resistor 47 feedback circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−133809（ＪＰ，Ａ) 特開 昭63−80311（ＪＰ，Ａ) 特開 昭63−3624（ＪＰ，Ａ) 特開 昭59−170915（ＪＰ，Ａ) 特開 昭54−139046（ＪＰ，Ａ) 実開 平２−130010（ＪＰ，Ｕ) 実開 昭63−194580（ＪＰ，Ｕ) 実開 昭54−182833（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/56 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-133809 (JP, A) JP-A-63-80311 (JP, A) JP-A-63-3624 (JP, A) JP-A-59-1983 170915 (JP, A) JP-A-54-139046 (JP, A) JP-A-2-130010 (JP, U) JP-A 63-194580 (JP, U) JP-A 54-182833 (JP, U) (58) Field surveyed (Int. Cl. 7 , DB name) G05F 1/56
Claims (1)
力を第１の出力回路を通して取り出すとともに前記第１
の増幅器の入力側に帰還させて前記基準電圧に応じた安
定化出力を取り出す安定化回路と、 前記第１の増幅器の前段側に設置されて前記基準電圧に
基づく電圧を受ける第２の増幅器とともにその出力側に
第２の出力回路を備え、前記基準電圧を前記第２の増幅
器及び第２の出力回路を通して前記第１の増幅器に加
え、かつ、減電時、前記第１の出力回路の飽和前に前記
第２の出力回路を飽和させて低下させた前記基準電圧を
前記第１の増幅器に入力し、前記第１の出力回路の飽和
を防止する出力飽和防止回路と、 を備えた電源回路であって、前記出力飽和防止回路の前
記第２の増幅器の帰還回路に付加された分圧用抵抗に前
記基準電圧が低下した時の揺れを主に平滑するためのキ
ャパシタを接続したことを特徴とする電源回路。A first amplifier for receiving a reference voltage, extracting an output of the first amplifier through a first output circuit,
A stabilizing circuit that feeds back a stabilized output according to the reference voltage by feeding back to an input side of the amplifier of the first and second amplifiers, and a second amplifier that is provided at a preceding stage of the first amplifier and receives a voltage based on the reference voltage. A second output circuit is provided on the output side, the reference voltage is applied to the first amplifier through the second amplifier and the second output circuit, and when the power is reduced, the first output circuit is saturated. A power supply circuit comprising: an output saturation prevention circuit configured to input the reference voltage, which has been lowered by previously saturating the second output circuit to the first amplifier, to prevent saturation of the first output circuit. A capacitor for mainly smoothing the fluctuation when the reference voltage drops is connected to a voltage dividing resistor added to a feedback circuit of the second amplifier of the output saturation preventing circuit. A power supply circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12482891A JP3177521B2 (en) | 1991-04-26 | 1991-04-26 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12482891A JP3177521B2 (en) | 1991-04-26 | 1991-04-26 | Power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04328613A JPH04328613A (en) | 1992-11-17 |
| JP3177521B2 true JP3177521B2 (en) | 2001-06-18 |
Family
ID=14895109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12482891A Expired - Fee Related JP3177521B2 (en) | 1991-04-26 | 1991-04-26 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3177521B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10260741A (en) | 1997-03-17 | 1998-09-29 | Oki Electric Ind Co Ltd | Constant voltage generating circuit |
-
1991
- 1991-04-26 JP JP12482891A patent/JP3177521B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04328613A (en) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3337079B2 (en) | Power circuit | |
| US4437023A (en) | Current mirror source circuitry | |
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JP2588368B2 (en) | Differential amplifier circuit | |
| GB2159305A (en) | Band gap voltage reference circuit | |
| US3940708A (en) | Gain control circuit | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US4219781A (en) | Transistor amplifier circuit | |
| US4049977A (en) | Phase-splitter | |
| US4928074A (en) | Automatic gain control circuit | |
| JPS58182908A (en) | Amplifier | |
| JP3177521B2 (en) | Power supply circuit | |
| US4593252A (en) | Enhanced transconductance amplifier | |
| US3480872A (en) | Direct-coupled differential input amplifier | |
| EP0129936B1 (en) | Current source circuit arrangement | |
| US5087892A (en) | Gain stabilizing amplifier | |
| JPH08298413A (en) | Emitter-grounded amplifier circuit | |
| US5764105A (en) | Push-pull output circuit method | |
| JP2698702B2 (en) | Regulator transistor output transistor saturation prevention circuit | |
| US3739293A (en) | Monolithic integrated circuit operational amplifier | |
| JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
| US4230980A (en) | Bias circuit | |
| JPH05150847A (en) | Power supply circuit | |
| JPH0442846B2 (en) | ||
| US4047118A (en) | Transistor amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |