JPH02177571A - 非晶質半導体光起電力素子の製造方法 - Google Patents

非晶質半導体光起電力素子の製造方法

Info

Publication number
JPH02177571A
JPH02177571A JP63333154A JP33315488A JPH02177571A JP H02177571 A JPH02177571 A JP H02177571A JP 63333154 A JP63333154 A JP 63333154A JP 33315488 A JP33315488 A JP 33315488A JP H02177571 A JPH02177571 A JP H02177571A
Authority
JP
Japan
Prior art keywords
amorphous semiconductor
upper electrode
electrode
semiconductor layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63333154A
Other languages
English (en)
Inventor
Takeshi Ueno
武史 上野
Koji Monno
門野 耕治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP63333154A priority Critical patent/JPH02177571A/ja
Publication of JPH02177571A publication Critical patent/JPH02177571A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、非晶質半導体光起電力素子の製造方法に関し
、更に詳細には、非晶質シリコン等の非晶質半導体を用
いた光起電力素子の製造方法に関するものである。
(従来の技術) 従来、上記したような非晶質半導体光起電力素子は、次
のように製造されている。
すなわち、先ず、ガラス、ポリイミド等で形成された透
光性基板上に、酸化インジウム、酸化錫等の金属酸化物
からなる下部電極を形成する。この電極のパターンニン
グは化学的エツチング等で行われる。その上に、マスク
合わせによるパターンニングを行い、非晶質半導体層を
、厚さが3000〜7000人となるように成膜する。
更にその上に、同様なマスク合わせによるパターンニン
グを行い、アルミニューム、クロニューム、チタニュー
ム等を真空蒸着し、上記下部電極と電気的に接続された
上部電極を形成している。最後に、保護層として、パシ
ベーション層を形成して、非晶質半導体光起電力素子の
製造を終了する。
(発明が解決しようとする課題) 上記した従来の非晶質半導体光起電力素子の製造方法に
おいては、非晶質半導体層の成膜、および上部電極形成
の合計2回マスク合わせを行うため、次のような問題が
生じている。
その一つは、マスク合わせが極めて精度を要する作業で
あるため、この作業を2回行うと、作業性が著しく低下
することである。また、マスクは、繰り返し使用してい
ると歪みを生じてしまい、このように歪みが生じたマス
クを用いて上部電極のためのマスク合わせを行うと、既
に形成しである非晶質半導体層に傷を作ってしまい、製
品不良の原因となる。一方、非晶質半導体層成膜用のマ
スクは、繰り返し使用することで、マスク表面に非晶質
半導体膜が形成されてしまい、このため、マスクに歪み
ができ、この歪みが原因で、パターンニング情度が低下
する。また、このマスク表面に形成された非晶質半導体
膜が剥がれ落ちて、非晶質半導体層に付着し、製品不良
を生じる。更には、マスクが高価なため、多品種少量生
産には向かないという欠点がある。
そこで、本発明は、マスク合わせを必要としない非晶質
半導体光起電力素子の製造方法を提供することを目的と
するものである。
(課題を解決するための手段) 本発明による非晶質半導体光起電力素子の製造方法は、
表面に下地電極が予め形成された基板を用意し、この基
板の表面全体に非晶質半導体層を形成し、この非晶質半
導体層の表面上に、パターンニングされた上部電極をス
クリーン印刷にてエツチング成形し、前記非晶質半導体
を挟んで、前記上部電極と下地電極を局部的に熱処理し
、電極材料の熱拡散により、前記上部電極と下地電極の
熱処理した部分を電気的に接続することを特徴とするも
のである。
(発明の作用・効果) 本発明による非晶質半導体光起電力素子の製造方法にお
いては、上記したように、基板上へ非晶、買手導体層を
形成する際、マスクを用いたパターンニングを行わずに
、単に一つの層として形成する。また、上部電極は、マ
スクを用いず、スクリーン印刷にてエツチングによって
形成している。
なお、上部電極と下地電極の電気的な接続は、これらの
電極の所定箇所を熱処理し、電極材料を非晶質半導体層
内部に拡散させ、これによって電気的接続を得ている。
従って、従来のように、マスク合わせが不要となり、作
業性が向上するとともに、上部電極のパターンニングを
印刷で行っているため、生産に要する材料コスト、主と
してマスクに要する費用を低減できる。また、マスク自
体を多くとも1回、即ち下地電極の形成時にしか使用し
ないことから、マスクの歪みによるパターンニング精度
の低下、および形成された層のキズ、マスク表面に付着
した非晶質半導体材料の剥がれ落ちによるキズ、汚染等
のような、マスクの使用が原因で引き起こされる不良が
可及的に防止できる。
(実施例) 以下、添付図面を参照しつつ、本発明の好ましい実施例
による非晶質半導体光起電力素子の製造方法について説
明する。
第1図は、本発明の実施例の製造方法によって製造され
る非晶質半導体光起電力素子の平面図、また、第2図は
、第1図のmA−Aに沿う断面図である。
日の 先ず、本発明の実施例の製造方法によって製造される非
晶質半導体光起電力素子の構造について簡単に説明する
図において、符号1は非晶質半導体光起電力素子(以下
、単に素子と称す)を示し、この素子lは、ガラス基板
2を有している。このガラス基板2上には、下地電極3
が形成されており、その上には、非晶質半導体層として
のアモルファスシリコン層4が形成されている。このア
モルファスシリコン層4の表面上には、上部電極5が形
成されており、この上部電極5が形成されたアモルファ
スシリコン層4の表面上には、保護層であるパシベーシ
ョン層6が形成されている。上記下地電極2と上部電極
5とは、電極材料がアモルファスシリコン114内に拡
散して形成された接続部7により、電気的に接続されて
いる。
以上の構造により、素子1は、光起電力素子としての機
能を果たすようになっている。
目の 次に、上記した構造の素子lの製造方法について説明す
る。
この素子lの製造においては、先ず、膜厚400〜80
0人、シート抵抗100〜200Ω/cm”の酸化錫膜
を形成したガラス基板2を準備し、上記酸化錫膜をエツ
チングによりパターン形成して、下地電極3を形成する
。次に、プラズマCVD装置で上記下地電極3を形成し
たガラス基板2の表面全面に、−様にアモルファスシリ
コン層4を形成した。このアモルファスシリコン層4は
、P型層50〜150人、■型層4000〜6000人
、N型層200〜300人となるように順次成膜してな
るものである。
次いで、このアモルファスシリコン層4の全面に、厚さ
が1000〜2000人となるようアルミニューム層を
真空蒸着によって成膜した。そして、このアルミニュー
ム層の必要部分をレジスト印刷(レジストインクは、パ
シベーション層6に用いるパシベーションインクと同じ
ものを用いる:エポキシ樹脂、熱硬化、150℃、30
分)で保護し、リン酸、硝酸、酢酸、水の混合溶液であ
るエツチング溶液(温度30〜40℃)を用いて、10
〜20秒間エツチング処理を行い、パターン形成グした
上部電極5を形成した。その後、エツチング溶液を純水
で充分に洗浄し、乾燥する。
そして、ガラス基板2上に上部電極5までが形成された
プレート状物lOを、第3図および第4図に示すように
、加熱装置11に設置し、接続部7を形成する部分をこ
の加熱装置11によって線形に加熱し、この部分の電極
材料に熱拡散を起こさせて、該接続部7を形成する。こ
の加熱は、上記の部分近傍が400℃となるまで温度上
昇させ、それを30秒間維持させて行った。上記加熱装
置11は、幅0,5mm以下の線形の接続部7が形成さ
れるものであるならば、どのような形式のものであって
もよいが、実施例においては、基台11a上に設けられ
たホットプレー)12、および該記の線形の接続部7の
長さに該当する長さ等を有するナイフ状のコテを備えた
電気ヒータ13を有するものを用いた。このナイフ状電
気ヒータ13は、摺動可能な摺動ヘッド14上に設置し
、必要箇所に移動して、接続部7の形成作業を行えるよ
うにすることが望ましい。加熱装置としては、上記の形
式の他にも、幅Q、3mmの線形の赤外線光源を備えた
赤外線ヒータや、レーザを用いてもよい。
上記接続部7を形成したのち、最後に表面上に保護層と
してのパシベーション層6を形成するためパシベーショ
ン印刷を行い、これを焼成して、素子lを形成した。な
お、先に形成したレジスト膜は、上記したようにこのパ
シベーション印刷に用いるパシベーションインクと同じ
ものを用いて形成されているので、上記パシベーション
層6内に取り込まれる。
【図面の簡単な説明】
第1図は、本発明の実施例の製造方法によって製造され
る非晶質半導体光起電力素子(この図においては、最上
層のパシベーション層を省略している)の平面図、 第2図は、第1図の線A−Aに沿う断面図、第3図は、
加熱装置を用いての上記非晶質半導体光起電力素子の電
極の接続部の形成状態を説明する斜視図、 第4図は、第3図の11B−Hに沿う断面図である。 1 ・ 非晶質半導体光起電力素子 3  下地電極 4  アモルファスシリコン層 5  上部電極 7  接続部

Claims (1)

    【特許請求の範囲】
  1. 表面に下地電極が予め形成された基板を用意し、この基
    板の表面全体に非晶質半導体層を形成し、この非晶質半
    導体層の表面上に、パターンニングされた上部電極をス
    クリーン印刷にてエッチング成形し、前記非晶質半導体
    を挟んで、前記上部電極と下地電極を局部的に熱処理し
    、電極材料の熱拡散により、前記上部電極と下地電極の
    熱処理した部分を電気的に接続することを特徴とする非
    晶質半導体光起電力素子の製造方法。
JP63333154A 1988-12-28 1988-12-28 非晶質半導体光起電力素子の製造方法 Pending JPH02177571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63333154A JPH02177571A (ja) 1988-12-28 1988-12-28 非晶質半導体光起電力素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63333154A JPH02177571A (ja) 1988-12-28 1988-12-28 非晶質半導体光起電力素子の製造方法

Publications (1)

Publication Number Publication Date
JPH02177571A true JPH02177571A (ja) 1990-07-10

Family

ID=18262894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63333154A Pending JPH02177571A (ja) 1988-12-28 1988-12-28 非晶質半導体光起電力素子の製造方法

Country Status (1)

Country Link
JP (1) JPH02177571A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068247A1 (ja) * 2013-11-07 2015-05-14 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
WO2015068248A1 (ja) * 2013-11-07 2015-05-14 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206077A (ja) * 1984-03-29 1985-10-17 Taiyo Yuden Co Ltd 非晶質半導体太陽電池の製造方法
JPS62219579A (ja) * 1986-03-19 1987-09-26 Sanyo Electric Co Ltd 光起電力装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206077A (ja) * 1984-03-29 1985-10-17 Taiyo Yuden Co Ltd 非晶質半導体太陽電池の製造方法
JPS62219579A (ja) * 1986-03-19 1987-09-26 Sanyo Electric Co Ltd 光起電力装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068247A1 (ja) * 2013-11-07 2015-05-14 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
WO2015068248A1 (ja) * 2013-11-07 2015-05-14 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
JP5989259B2 (ja) * 2013-11-07 2016-09-07 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
JPWO2015068248A1 (ja) * 2013-11-07 2017-03-09 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
US9997650B2 (en) 2013-11-07 2018-06-12 Mitsubishi Electric Corporation Solar cell, manufacturing method thereof, and solar cell module

Similar Documents

Publication Publication Date Title
US6322711B1 (en) Method for fabrication of thin film resistor
JP4813794B2 (ja) 半導体素子装置及び半導体素子装置を製造する方法
TW201248954A (en) Mother substrate structure of light emitting devices and light emitting device and method of fabricating the same
JPS59232456A (ja) 薄膜回路素子
EP2555594A1 (en) Donor substrate for transfer, device manufacturing method and organic element
JPH02177571A (ja) 非晶質半導体光起電力素子の製造方法
US9275777B2 (en) Method for processing an embedded metal film
TWI635623B (zh) High-efficiency solar cell manufacturing method
JPH0592596A (ja) サーマルヘツドの製造方法
JPH03233350A (ja) ガスセンサの製造方法
JPS5814568A (ja) 薄膜トランジスタマトリツクスアレイの製造方法
JPH01179742A (ja) 液晶表示装置用基板およびその作製方法
JPH0613634A (ja) 太陽電池、その製造方法およびその接続方法
JP2989831B2 (ja) 半導体装置の製造方法
JPS60180170A (ja) 絶縁ゲイト型電界効果半導体装置およびトリミング方法
JPH04275401A (ja) 白金抵抗体およびその製造方法
JP2755688B2 (ja) 光起電力装置の製造方法
JPS648615A (en) Manufacture of semiconductor device
JPS60180171A (ja) 絶縁ゲイト型電界効果半導体装置およびトリミング方法
JPH0636917Y2 (ja) 印刷用スクリーン
JPH10256558A (ja) 薄膜トランジスタアレイの製造方法、電子装置および薄膜トランジスタ
JPH0740104B2 (ja) 非線形抵抗素子の製造方法
JPH02134256A (ja) サーマルヘッドおよびその製造方法
JPS61184881A (ja) 薄膜トランジスタの製造方法
JPH0568707B2 (ja)