JPH02171750A - マスクレイアウト自動発生方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、ネットリスト等の回路情報よりトランジス
タと拡散コンタクトを含む素子列を作り、その後ポリシ
リコン層、メタル層等の配線を行ってマスクレイアウト
を自動発生する方法に関するものである。

（従来の技術〕 現在、ＩＣレイアウト設計において、ネットリスト等の
回路情報により自動発生させる方式として十字形にポリ
シリコン層と拡散層の交わったトランジスタ（以下９０
°　トランジスタという）。

各種コンタクトワイヤ等の基本となる素子の形状、結合
位置、必要に応じて伸縮の可否等を定義したライブラリ
を作成し、回路情報よりトランジスタとトランジスタま
たはトランジスタと拡散コンタクト等の結合情報を抽出
し、その結合情報よリライブラリに定義されたトランジ
スタ素子の拡散層の結合位置と拡散コンタクトの結合位
置が直線になるように並べ、必要ならば拡散層ワイヤで
結合し、トランジスタと拡散コンタクトによる列（以下
トランジスタ列）を作り、その後ポリシリコン層、メタ
ル層のワイヤでその他の配線を付した後、その図形に対
して図形形状および結合状態を変えずにデザインルール
を満たしながら不必要な部分を縮小し、発生国面積を小
さくするコンパクションを行いレイアウト図形を得る方
式が提案されている。

〔発明が解決しようとする課題］ 第５図は従来のマスクレイアウトの一例を示すパターン
図であり、５１は９０″　ｐ形トランジスタ、５２は９
０°　ｎ形トランジスタ、５３はポリシリコンワイヤ、
５４は拡散コンタクト、５５はメタルポリシリコンコン
タクト、５６はメタルワイヤである。

この図から分かるように、上記従来の方式では、ライブ
ラリには９０°　トランジスタ（例えば９０°ｐ形トラ
ンジスタ５１，９０°ｎ形トランジスタ５２）しか定義
されておらず、各トランジスタ５１．５２および拡散コ
ンタクト５４が１列に並べられているため、ＣＭＯ５回
路において、ｐ形トランジスタ５１側、ｎ形トランジス
タ５２側でトランジスタ間に挿入される拡散コンタクト
５４の数に違いが生じ、スタンダードセル方式のレイア
ウトに用いるセル図や、ブロック図発生において、拡散
コンタクト５４の少ないトランジスタ列側にコンパクシ
ョンでなくすことのできない不必要なスペースが発生し
、セル幅が増大するという重大な問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、挿入された拡散コンタクトの数に左右されず、無
駄スペースのない面積の小さいレイアウト発生図を得る
ことができるマスクレイアウト自動発生方法を提供する
ことを目的とする。

〔課題を解決するための手段〕

この発明に係るマスクレイアウト自動発生方法は、ライ
ブラリに素子列に対して垂直および平行なポリシコン層
と拡散層とが交わってなる第１のトランジスタ素子と、
素子列に対してそれぞれ４５°方向に傾いたポリシコン
層と拡散層とが交わってなる第２のトランジスタ素子を
あらかじめ登録し、トランジスタと拡散層との配線状態
を判定し、この判定結果に基づいてライブラリより第１
または第２のトランジスタ素子を選択して素子列を作成
する方法である。

〔作用〕

この発明においては、ライブラリに対して素子列に対し
て垂直および平行なポリシコン層と拡散層とが交わって
なる第１のトランジスタ素子と、素子列に対してそれぞ
れ４５°方向に傾いたポリシコン層と拡散層とが交わっ
てなる第２のトランジスタ素子をあらかじめ登録し、ト
ランジスタと拡散層との配線状態を判定し、トランジス
タのソース、ドレインがそれぞれ拡散コンタクトと結線
されると判定した場合には、第２のトランジスタ素子を
選択し、それ以外の結線と判定された場合には、第１の
トランジスタ素子を選択して素子列を作成する。

（実施例） 第１図はこの発明の一実施例を示すマスクレイアウト自
動発生方法を説明するフローチャートである。なお、（
１）〜（１ｏ）は各ステップを示す。

まず、回路情報となる論理機能回路記述（例えばアンド
機能、オア機能等）を後述する第２図に示すレイアウト
装置より入力する（１）。次いで、トランジスタレベル
記述変換処理を行う（２）。次いで、トランジスタ列を
抽出する（３）。次いで、トランジスタのソースとドレ
インに対してコンタクトが配線されるかどうかを判定し
く４）　　　Ｎｏならば素子列に対して垂直および平行
なポリシコン層と拡散層とが９０＠に交わってなる第１
のトランジスタ素子を割り当て（６）、ステップ（７）
以降に進み、ＹＥＳならば素子列に対してそれぞれ４５
゛方向に傾いたポリシコン層と拡散層とが交わってなる
第２のトランジスタ素子を割り当て（５）　　ライブラ
リ１から第２のトランジスタ素子または第１のトランジ
スタ素子を参照してトラジスタ列を作成する（７） 次いで、配線処理を行い（８）。デザインルール２を参
照しながらコンパクション処理を実行して（９）、最適
化されたレイアウトデータを記憶する（１０）。

第２図は、第１図に示したマスクレイアウト自動発生を
行うマスクレイアウト自動発生装置の構成を説明するブ
ロック図であり、１１は磁気ディスク装置で、作成され
たレイアウトデータを等を記憶する。１２はタブレット
またはマウスで、回路情報等をディジタイジングする。

１３はキーボードで、所望とするコマンド、データを入
力する。１４は演算装置で、プログラムメモリ１５に記
憶されたプログラムに基づいて上記第１図に示す各ステ
ップ（１）〜（１０）を行う。１６はデイスプレィで、
配線処理工程等を表示する。なお、ライブラリ１は上記
磁気ディスク装置１１に構築してもいいし、他の記憶媒
体に記憶しても良い。

第３図は、第１図に示したライブラリ１に登録される第
２のトランジスタ素子の構造を説明する平面図であり、
２１はゲートポリシリコンワイヤで、ソースまたはドレ
インとなる拡散層を形成する拡散ワイヤ２２とが定義平
面の水平方向と４５°の傾きをもって交差されてｐ形ト
ランジスタ３１となる。２３はポリシリコンワイヤ結合
点で、ゲートポリシリコンワイヤ２１の両端中央部に設
けられ（両端は面積的効果を高めるため水平／垂直方向
に曲げである）、拡散コンタクトとの結合位置としてデ
ザインルールを満足するよう定義される。２４はソース
・ドレイン結合点で、拡散ワイヤ２２の両端中央部に設
けられ（両端は面積的効果を高めるため水平／垂直方向
に曲げである）、拡散コンタクトとの結合位置がデザイ
ンルールを満足するように定義されている。なお、ライ
ブラリ１内に登録された素子は必要に応じてＸ軸方向、
Ｘ軸方向に反転できるように構成されている。

例えばＣＭＯＳ３入力ＮＡＮＤゲートを上記ライブラリ
１を参照しながら発生した場合を第４図に示す。

第４図はこの発明によるレイアウト発生出力の一例を示
す平面図であり、３１は４５°ｐ形トランジスタ（第２
のトランジスタ素子）で、第３図に示したゲートポリシ
リコンワイヤ２１．拡散ワイヤ２２により構成され、拡
散コンタクトに配線レイアウトされる。３２は９０°　
ｎ形トランジスタ（第１のトランジスタ素子）、３３は
ポリシリコンワイヤ、３４は拡散コンタクト、３５はメ
タルポリシリコンコンタクト、３６はメタルワイヤであ
る。

この図から分かるように、ＣＭＯ３回路において、４５
°　ｐ形トランジスタ３１と９０°　ｎ形トランジスタ
３２との間に挿入される拡散コンタクト３４との数が異
なっても、４５°　ｐ形トランジスタ３１により、トラ
ンジスタ素子の間隔を狭めることができ、発生国面積を
小さくすることが可能となる。

〔発明の効果〕

以上説明したように、この発明はライブラリに素子列に
対して垂直および平行なポリシコン層と拡散層とが交わ
ってなる第１のトランジスタ素子と、素子列に対してそ
れぞれ４５°方向に傾いたポリシコン層と拡散層とが交
わってなる第２のトランジスタ素子をあらかじめ登録し
、トランジスタと拡散層との配線状態を判定し、この判
定結果に基づいてライブラリより第１または第２のトラ
ンジスタ素子を選択して素子列を作成するようにしたの
で、ネットリスト等の回路情報より、ソース、ドレイン
が拡散コンタクトと結合されるときには、第２のトラン
ジスタ素子を用いてトランジスタ列を作成した後、他の
配線を付してレイアウト図を得ることが可能となり、ト
ランジスタ間のコンタクト数に影響されない幅の小さな
レイアウト発生図を得ることができる優れた効果を奏す
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すマスクレイアウト自
動発生方法を説明するフローチャート、第２図は、第１
図に示したマスクレイアウト自動発生を行うマスクレイ
アウト自動発生装置の構成を説明するブロック図、第３
図は、第１図に示したライブラリに登録される第２のト
ランジスタ素子を構造を説明する平面図、第４図はこの
発明によるレイアウト発生出力の一例を示す平面図、第
５図は従来のマスクレイアウトの一例を示すパターン図
を示す。 図中、１はライブラリ、２はデザインルール、２１はゲ
ートポリシリコンワイヤ、２２は拡散ワイヤ、２３はポ
リシリコンワイヤ結合点、２４はソース・ドレイン結合
点、３１は４５°ｐ形トランジスタ、３２は９０″　ｎ
形トランジスタ、３３はポリシリコンワイヤ、３４は拡
散コンタクト、３５はメタルポリシリコンコンタクト、
３６はメタルワイヤである。 第 図 １５：プログラムメモリ 第 図 ３ｆ５．メタルワイヤ 第 図

Claims (1)

【特許請求の範囲】
1. レイアウト素子の形状、結合位置を定義したライブラリ
   を有し、入力される回路情報に基づいて結合情報を抽出
   し、抽出された前記結合情報により前記ライブラリに定
   義されたレイアウト素子の形状、結合位置を参照しなが
   らトランジスタと拡散層を含んだコンタクトを一定方向
   に並べた素子列を作成し、作成された素子列に対してポ
   リシリコン層、メタル層を配線してマスクレイアウトを
   発生するマスクレイアウト自動発生方法において、前記
   ライブラリに前記素子列に対して垂直および平行なポリ
   シコン層と拡散層とが交わってなる第１のトランジスタ
   素子と、前記素子列に対してそれぞれ４５°方向に傾い
   たポリシコン層と拡散層とが交わってなる第２のトラン
   ジスタ素子をあらかじめ登録し、前記トランジスタと拡
   散層との配線状態を判定し、この判定結果に基づいて前
   記ライブラリより第１または第２のトランジスタ素子を
   選択して素子列を作成することを特徴とするマスクレイ
   アウト自動発生方法。