JPH02165722A - Ｍｏｓ ｆｅｔのドライブ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的］ （産業上の利用分野） 本発明はＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ
）のドライブ回路に関、シ、特に上記ＭＯＳ　　ＦＥＴ
のゲート・ソース間電圧を決定する部分を改良したもの
である。

（従来の技術） 一般にＭＯＳ　　ＦＥＴのドライブ回路に於いでは、ゲ
ート・ソース間電圧を決定する方法として、抵抗の分割
比による方法、定電圧素子を利用する方法が活用される
。

第６図、第８図が、上記抵抗の分割比による回路例、第
７図、第９図が、上記定電圧素子を利用する回路例で、
図中１．２はＰチャネル型ＭＯＳＦＥＴ、３．４はＮチ
ャネル型ＭＯＳ　　ＦＥＴ。

５は負荷、Ｒ１−Ｒ１０は抵抗、Ｄは定電圧素子（ツェ
ナダイオード）、Ｔｒ、−Ｔｒ４はＮＰＮトランジスタ
、Ｔｒ　　、ＴｒｅはＰＮＰ　）ラングスタ、Ｅは電源
である。

しかしながら抵抗の分割比による方法として第６図、第
８図に示すように、また定電圧素子を利用する方法とし
て第７図、第９図に示すように、ＭＯＳ　　ＦＥＴの人
力容量の充電経路に、第６図。

第８図に於いてはゲート電位法めとしての抵抗（第６図
に於いてはＲ、第８図に於いてはＲ６）、第７図、第９
図に於いては定電圧素子の電流制限抵抗（第７図に於い
てはＲ、第９図に於いてはＲｔｏ）が必ず必要であり、
それら抵抗は入力容量の充電電流ｉを制限する電流制限
抵抗となっている。

（発明が解決しようとす−る課題） このためＭＯＳ　　ＦＥＴの入力容量を高速に充電しよ
うとした場合、充電電流ｉが電流制限抵抗により制限さ
れ高速に充電することが困難であった。

例えば電流制限抵抗の値を入力容量の充電スピードに影
響しないまで小さくすれば、高速化は実現できる。しか
しながらそうした場合、充電完了後の定常状態（ＭＯＳ
　　ＦＥＴが定常的にオンしている状態）におけるドラ
イブ回路の損失が大きく非現実的である。

第６図においてはＲ、Ｒ、Ｔ　ｒｌの損失が、第７図に
おいてはり、Ｒ、Ｔ　ｒ　２の損失が、第８図において
はＴｒ、Ｒ，Ｈの損失が、第９図においてはＴｒ　　、
Ｒ、Ｄの損失が大きく８　　　　　ｌＯ ならざるを得ない。

即ち、従来技術によれば人力容量の充電スピードとドラ
イブ回路の損失とのトレード・オフ関係により、低損失
のドライブ回路において高速に入力容量を充電すること
は不可能であり、経済的に高速ドライブ回路を実現する
ことが困難であった。

本発明は上記事情に鑑みてなされたもので、ＭＯＳ　　
ＦＥＴの入力容量を充電する場合、高速に充電できかつ
ドライブ回路の損失がきわめて小さいＭＯＳ　　ＦＥＴ
のドライブ回路°を提供するものである。

即ち経済的にＭＯＳ　　ＦＥＴを高速にスイッチングす
ることが実現できるＭＯＳ　　ＦＥＴのドライブ回路を
提供するものである。

本発明は、ＭＯＳ　　ＦＥＴと、このＭＯＳＦＥＴのゲ
ートにエミッタが接続された第１のトランジスタと、こ
のトランジスタのベースに接続された定電圧回路とを具
備し、前記ＭＯ９ＰＥＴがオンしている定常期間のゲー
ト・ソース間電圧が、前記トランジスタのベース争エミ
ッタ間電圧と定電圧回路の動作電圧により決定される構
成としたことを特徴とするＭＯＳ　　ＦＥＴのドライブ
回路である。

即ち本発明は、第１のトランジスタのベースと定電圧回
路とを接続し、充電完了後の定常状態においてＭＯＳ　
　ＦＥＴのゲート・ソース間電圧が上述の第１のトラン
ジスタのベース番エミッタ間電圧と定電圧回路の電圧に
より決定されるよう接続することにより、人力容量の充
電電流経路に電流制限抵抗が必要でなく、高速充電が可
能でかつ充電完了後の定常状態のドライブ回路の損失が
きわめて小さく、さらにＭＯＳ　　ＦＥＴのゲートΦソ
ース間電圧が電源電圧に依存しないようにしたものであ
る。

（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図であるが、ここで前記従来例と対
応する個所には同一符号を用いる。第１図において１１
は入力インタフェイス、１２はＭＯＳ　　ＦＥＴ２の入
力容量の充電回路、１３は同放電回路で、これはインタ
フェイス出力Ｖｔの状態（低レベル“Ｌ”か高レベル”
Ｈ′）に応じて上記入力容量の放電を行なう。

第１図の回路は、ＰチャネルＭＯＳＦＥＴ２を、人力イ
ンタフェイス１への入力信号ＩＮの状態（“Ｌｏか“Ｈ
”）に応じ充電回路１２あるいは放電回路１３を動作さ
せてオン・オフさせ、電源Ｅからの電力を、負荷５へ供
給あるいはしゃ断させようとするものである。

充電回路１２は抵抗Ｒ−Ｒ、ダイオードＤ。

Ｄ　　、Ｄ　　、）ランジスタＴ　ｒ　　ｒ　Ｔ　’１
２で構成している。ここでＰチャネルＭＯＳＦＥＴ２の
ソースとツェナダイオード（定電圧素子）Ｄのカソード
を接続し、同ダイオードＤのアノードは、ＰチャネルＭ
ＯＳ　　ＦＥＴ２のゲートとエミッタが接続されたＰＮ
ＰトランジスタＴｒ１２のベースと接続する。そしてＰ
ＮＰ　トランジスタＴ「１２のベースは抵抗Ｒ１３を介
し、エミッタ接地のＮＰＮトランジスタＴｒｔｔのコレ
クタに接続する。なお本実施例では、トランジスタＴ「
　は抵抗Ｒ１１’ダイオードＤ２を介してなる自己バイ
アス回路でドライブされており、入力インタフェイス１
１の出力電圧Ｖ　がダイオードＤｌを逆バイアスとなる
電圧以上に上昇した場合にトランジスタＴ　ｒ　ｌ□が
動作し、充電回路１２全体が動作するようになっている
。

今、上述の如くトランジスタＴ　ｒ　１　ｔが動作する
条件となればトランジスタＴ「１２が動作し、ＭＯＳ　
　ＦＥＴ２の入力容量を充電する充電電流が波線で示す
電流ｉの経路で流れる。そして充電されていくに伴ない
、グランドから見たゲート電位は下がっていく。そして
ツェナダイオードＤのツェナ電圧をＶ　１　トランジス
タＴ　ｒ　１２のベースΦエミッタ間電圧をｖＢＥ（Ｔ
ｒ１２）、ＭＯＳ　　ＦＥＴ２のゲートとグランド間の
電圧をｖＧＧとすればｖ”　Ｅ−ｖＺ　”　ｖＢＲ（Ｔ
ｒ１２）Ｇ となった時点で、■　はツェナ電圧ＶｚとトランＯ ジスタＴ　ｒ　１２のベース・エミッタ間電圧ｖＢＥ（
Ｔｒ１２）によってクランプされ、安定となる。

そしてこの安定状態でのＭＯＳ　　ＦＥＴ２のゲート・
ソース間電圧をＶ。８（２）とすれば■　Ｖ　　−■ ｖＧＳ（２）　　　Ｚ　　　ＢＥ（Ｔｒ１２）で表わさ
れる。

尚、ＭＯＳ（２）を上式で安定化するため、ＭＯＳＦＥ
Ｔ２のゲートψソース間に抵抗Ｒ１４を接続し、ＭＯＳ
　　ＦＥＴ２のゲート・ソース間電圧が”　Ｚ　−ｖＢ
Ｅ（Ｔｒ１２）’となった以降、Ｔ　ｒ　１２を活性領
外で動作させ安定なものとしている。

以上説明したように第１図の回路は、まず、Ｍ、Ｏ５Ｆ
ＥＴ２の入力容量の充電電流ｌの経路に電流制限抵抗が
必要でないため、充電電流ｉを大きくすることができ、
高速充電が可能となる。

また充電完了後のドライブ回路の動作電流は、定電圧を
維持するだけの、即ちツェナダイオードＤであれば安定
なツェナ電圧が得られる最小の電流を流せばよく、トラ
ンジスタであれば、トランジスタとして機能する最小の
電流を流せばよい事より、ＭＯＳ　　ＦＥＴ２のオン定
常状態に於けるドライブ回路の損失はごく僅かである。

またＭＯＳ　　ＦＥＴ２のゲート・ソース間電圧ｖＧＳ
（２）が、定電圧回路（あるいは定電圧素子）Ｄの動作
電圧Ｖ　とトランジスタＴ　ｒ　１２のベース一エミッ
タ間電圧ｖＢＥ（Ｔｒ１２）により一義的に決定され、
電源電圧Ｅに依存しない。このため、異りた電源電圧の
システムに応用する場合、使用している部品の許容可能
な損失あるいは要求特性内であれば回路定数の変更を要
さず、極めて汎用的に使用できるＭＯＳ　　ＦＥＴのド
ライブ回路である。

第２図に従来技術によるドライブ回路の損失と、本発明
によるドライブ回路の損失を示す。本発明によるドライ
ブ回路の損失は８６ｍＷであり、従来技術によれば２．
５Ｗとなり、本発明によるドライブ回路の損失は従来の
それの僅か３．４％にすぎない。

尚第２図に示す損失の計算に当たり、使用した回路は第
１図および第７図に示す回路で行った。

そしてスイッチング損失は無視し、ＭＯＳ　ＰＥＴ　２
がオン定常状態にある場合のドライブ回路の損失を示し
たものである。第７図に於いてはり、Ｒ３゜Ｔ　ｒ　２
の損失の総和を、第１図に於いてはり。

ＲＲ、ＲｌＴ　ｒ　　、Ｔ　ｒ　１２の損失の総和１２
’　　　　１３　　　　１４　　　　　１１を示したも
のである。

また条件として電源電圧Ｅは共に４０ｖ、第７図のＤお
よび第１図のＤは共に１５Ｖのツェナダイオードとし、
充電電流のピーク値ｉ　（Ｐｅａｋ）は計算の簡略化の
ため入力容量の初期インピーダンスをゼロとして考え、
ｉ　（Ｐｅａｋ）＝０．Ｉ　Ａとした。また第１図に於
て、Ｔ　ｒ　１２のｈＰＥはｈ　ＦＥ−５０として計算
した。以上条件より第７図のＲ３の抵抗値はＲ−４００
Ω、同様に第１図Ｒ１３の抵抗値はＲ−１２，５にΩと
し、Ｒ１２とＲ１４は安定化のための抵抗であるから、
Ｒｔ　２−３　ｋΩ、Ｒ１４−４０にΩとした。

また本発明の他の実施例として、ＮチャネルＭＯＳ　　
ＦＥＴのドライブ回路例を第３図に示す。

図中Ｔ「　〜Ｔ「　はトランジスタ、Ｒ２１〜Ｒ２７は
抵抗である。トランジスタＴ　ｒ　２３は充電用、トラ
ンジスタＴ「２４は放電用である。トランジスタＴｒ　
　はトランジスタＴｒ２ａのドライブ用であり、これと
抵抗Ｒ２５により、充電電流ｌの経路に抵抗を設けなく
てもよいようにしている。第３図の回路に於いては、Ｍ
ＯＳ　　ＦＥＴ４の入力容量の充電電流の経路は破線で
示した電流ｉとなる。そして充電完了後のＭＯＳ　　Ｆ
ＥＴ４のゲートｅソース間電圧はｖＧＳ（４）　’ツェ
ナダイオードＤのツェナ電圧をＶ　　、）ランジスタＴ
　ｒ　２３のベースφエミッタ間電圧をｖＢＥ（Ｔｒ２
３）と表わせば、騙　■　　−■ ■０９（４）　　　Ｚ　　　ＢＥ（Ｔｒ２１）で安定と
なる。尚、充電完了後、上式でゲート・ソース間電圧Ｖ
　　　を安定化させるために、抵抗Ｒ２７によりコレク
タ電流の経路を作り、トランジスタＴ　ｒ　２３を活性
領域で動作させている。

また、本発明の異なる実施例として、ＰチャネルＭＯＳ
ＦＥＴのドライブ回路を第４図に示す。

図中Ｔ　ｒ　ａ　ｔ　〜Ｔ　ｒ　３ａはトランジスタ、
Ｒ３１〜Ｒ３５は抵抗である。ここでＭＯＳ　　ＦＥＴ
２のゲート・ソース間電圧ｖＧＳ（２）を与えるトラ・
ンジスタＴｒ　　とは別に、充電用トランジスタＴｒａ
ａが設けられている。第４図に示す回路に於いて、充電
電流は破線で示した電流ｉの経路で流れ、前述と同様に
充電完了後のＭＯＳ　　ＦＥＴ２のゲート・ソース間電
圧ｖＯ８（２）は −Ｖ　　　＋Ｖ ＭＯＳ（２）　　　Ｚ　　　ＢＥ（Ｔｒ３２）で安定と
なる。尚、ゲート電圧の安定化のため、抵抗Ｒによりト
ランジスタＴ　ｒ　３２のコレクタ電流の経路をつくり
、トランジスタＴ　ｒ　ａ□を活性領域で動作させてい
る。

また本発明の異なる実施例として、ＮチャネルＭＯＳ　
　ＦＥＴのドライブ回路例を第５図に示す。

図中Ｔ「　〜Ｔ「　はトランジスタ、Ｒ４１〜Ｒ４４は
抵抗である。ここでＭＯＳ　　ＦＥＴ４のゲート・ソー
ス間電圧ｖＧＳ（４）を与えるトランジスタＴ「４３と
は別に（充電用トランジスタＴ「４２が設けられている
。第５図に於いて、充電電流ｉは破線で示す電流五の経
路で流れ、前述と同様に充電完了後のＭＯＳ　　ＦＥＴ
４のゲートφソース間電圧Ｖ　ｃｓ　＜　４＞　４！ Ｖ　　　　−Ｖ　　＋Ｖ ＧＳ（４）　　　Ｚ　　　ＢＥ（Ｔｒ４３）で安定とな
る。

なお本発明は上記実施例のみに限られず種々の変形が可
能である。例えば実施例では、経済上の見地から定電圧
回路として定電圧素子（ツェナダイオード）を使用した
が、これは定電圧を発生するものであれば、他のもので
あってもかまわない。

［発明の効果］ 以上説明した如く本発明によれば、ＭＯＳＦＥＴの入力
容量を高速に充電でき、またドライブ回路の電力損失を
大幅に低減でき、またＭＯＳＦＥＴのゲート・ソース間
電圧が電源電圧に依存しない等の利点を有したＭＯＳ　
　ＦＥＴのドライブ回路が提供できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は、同回路
の効果を示す図表、第３図ないし第５図は本発明の異な
る実施例の回路図、第６図ないし第９図は従来のＭＯＳ
　　ＦＥＴのドライブ回路図である。 ２．４・・・ＭＯＳ　　ＦＥＴ、５・・・負荷、１１・
・・入力インクフェイス、１２・・・充電回路、１３・
・・放電回路、Ｅ・・・電源、Ｄ・・・定電圧素子（定
電圧回路）、Ｔｒ　　、Ｔｒ　　、Ｔｒ　　−Ｔｒ　　
、Ｔｒ　　〜Ｔｒ、Ｔｒ　　〜Ｔ　ｒ　４３・・・トラ
ンジスタ、Ｒ〜ＲＲ−Ｒ，Ｒ−ＲＲ−Ｒ・・・抵 １４’　　２１　　２７　　３１　　３５’　　４１　
　４４抗。 出願人代理人　弁理士　鈴　江　武　彦第 図 第 １！５１１ 第６図 第８ 図 篤 図 １１９　■

Claims (2)

【特許請求の範囲】
1. （１）ＭＯＳＦＥＴと、このＭＯＳＦＥＴ のゲートにエミッタが接続された第１のトランジスタと
   、このトランジスタのベースに接続された定電圧回路と
   を具備し、前記ＭＯＳＦＥＴがオンしている定常期間の
   ゲート・ソース間電圧が、前記トランジスタのベース・
   エミッタ間電圧と定電圧回路の動作電圧により決定され
   る構成としたことを特徴とするＭＯＳＦＥＴのドライブ
   回路。
2. （２）前記ＭＯＳＦＥＴの入力容量の充電径路は、電源
   の一端から前記ＭＯＳＦＥＴの入力容量及び前記第１の
   トランジスタのエミッタ・コレクタ間を通して前記電源
   の他端につながるものであることを特徴とする請求項１
   に記載のＭＯＳＦＥＴのドライブ回路。