JPH02165499A - 不揮発性半導体装置 - Google Patents
不揮発性半導体装置Info
- Publication number
- JPH02165499A JPH02165499A JP63321567A JP32156788A JPH02165499A JP H02165499 A JPH02165499 A JP H02165499A JP 63321567 A JP63321567 A JP 63321567A JP 32156788 A JP32156788 A JP 32156788A JP H02165499 A JPH02165499 A JP H02165499A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- capacitor
- voltage
- boosting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータを電気的に書換え可能なメモリを内蔵し
ている不揮発性半導体装置に関するものである。
ている不揮発性半導体装置に関するものである。
データを電気的に書換えできるメモリ、例えばＥＥＦＲ
ＯＭは、ボードに装着した状態でマイクロコンピュータ
等を用いてデータを適宜に書換えることができる。その
ためＥＰＲＯＭの如く紫外線が照射されてもデータが消
滅することがなく、またスタチックＲＡＭの如くバック
アップ用電池の必要もなくデータを保存することが可能
である。そのため、その利用分野もその記憶容量により
広範囲に亘っている。特に記憶容量が小さい２５６ビツ
トから４キロビツトの範囲のＥＥＦＲＯＭは、小さなシ
ステムの僅かなデータを記憶するメモリとして極めて好
適であり、システムのコンパクト化が図れる。このよう
なＥＥＦＲＯＭを実用する場合、ＥＥＦＲＯＭの直流電
源の電圧が通常、４．５〜５．５ｖの範囲でＥＥＦＲＯ
Ｍを駆動できるが、例えばカメラ、通信機器等の携帯機
器類には必然的に電池が使用されているものの、その電
池電圧が低いためにＥＥＦＲＯＭが未だ使用されていな
い。
ＯＭは、ボードに装着した状態でマイクロコンピュータ
等を用いてデータを適宜に書換えることができる。その
ためＥＰＲＯＭの如く紫外線が照射されてもデータが消
滅することがなく、またスタチックＲＡＭの如くバック
アップ用電池の必要もなくデータを保存することが可能
である。そのため、その利用分野もその記憶容量により
広範囲に亘っている。特に記憶容量が小さい２５６ビツ
トから４キロビツトの範囲のＥＥＦＲＯＭは、小さなシ
ステムの僅かなデータを記憶するメモリとして極めて好
適であり、システムのコンパクト化が図れる。このよう
なＥＥＦＲＯＭを実用する場合、ＥＥＦＲＯＭの直流電
源の電圧が通常、４．５〜５．５ｖの範囲でＥＥＦＲＯ
Ｍを駆動できるが、例えばカメラ、通信機器等の携帯機
器類には必然的に電池が使用されているものの、その電
池電圧が低いためにＥＥＦＲＯＭが未だ使用されていな
い。
前述したように従来の不揮発性半導体装置は、それを駆
動するのに通常は、４．５ｖ以上、少なくとも３．Ｏｖ
以上の直流電源を必要とするから、直流電圧が３．０ｖ
以下の電源を内蔵している携帯用機器類には不揮発性半
導体装置を使用できないという問題がある。
動するのに通常は、４．５ｖ以上、少なくとも３．Ｏｖ
以上の直流電源を必要とするから、直流電圧が３．０ｖ
以下の電源を内蔵している携帯用機器類には不揮発性半
導体装置を使用できないという問題がある。
本発明は斯かる問題に鑑みメモリを駆動する直流電源の
電圧より低い電圧の直流電源を用いて、データを電気的
に書き換え得るメモリを内蔵している不揮発性半導体装
置を提供することを目的とする。
電圧より低い電圧の直流電源を用いて、データを電気的
に書き換え得るメモリを内蔵している不揮発性半導体装
置を提供することを目的とする。
本発明に係る不揮発性半導体装置は、電源電圧を、デー
タの書き換えが可能なメモリを駆動し得る電圧まで昇圧
する昇圧回路を設けており、そのスイッチング部を内蔵
して昇圧するためのコンデンサを外部接続可能にする。
タの書き換えが可能なメモリを駆動し得る電圧まで昇圧
する昇圧回路を設けており、そのスイッチング部を内蔵
して昇圧するためのコンデンサを外部接続可能にする。
昇圧回路は、スイッチング動作して外部接続されたコン
デンサを充電する。コンデンサの電圧は、データを電気
的に書き換えるメモリを駆動し得る電圧まで昇圧される
。
デンサを充電する。コンデンサの電圧は、データを電気
的に書き換えるメモリを駆動し得る電圧まで昇圧される
。
これにより、データを電気的に書き換えるメモリの動作
が保証される電源電圧より低い電源電圧でメモリを駆動
できる。
が保証される電源電圧より低い電源電圧でメモリを駆動
できる。
以下本発明をその実施例を示す図面によって詳述する。
第１図は本発明に係る不揮発性半導体装置め要部模式図
である。
である。
データを電気的に書き換えできる図示しないメモリを内
蔵している不揮発性半導体装置１には、コンデンサ外部
接続端子ｔｌｌ＋ ｊｌ＋ Ｌｔ＋ ｔ３が夫々
設けられている。コンデンサ外部接続端子ｔ＃と１．と
の間には、後述する昇圧回路に設ける昇圧用のコンデン
サＣ１を外部接続しており、コンデンサ外部接続端子ｔ
２とｔ、との間には、同様の昇圧用のコンデンサＣ２を
外部接続している。またコンデンサ外部接続端子ｔ、は
図示しない前記メモリの直流電源ＶＣＣと接続されてい
る。
蔵している不揮発性半導体装置１には、コンデンサ外部
接続端子ｔｌｌ＋ ｊｌ＋ Ｌｔ＋ ｔ３が夫々
設けられている。コンデンサ外部接続端子ｔ＃と１．と
の間には、後述する昇圧回路に設ける昇圧用のコンデン
サＣ１を外部接続しており、コンデンサ外部接続端子ｔ
２とｔ、との間には、同様の昇圧用のコンデンサＣ２を
外部接続している。またコンデンサ外部接続端子ｔ、は
図示しない前記メモリの直流電源ＶＣＣと接続されてい
る。
第２図は不揮発性半導体装置に設ける昇圧回路の回路図
である。昇圧すべき駆動信号たるクロック信号が与えら
れるクロック信号端子ＣＬＫはインバータ２の入力側及
び一方のＣＭＯＳ Ｉ−ランジスタのＰチャネルトラン
ジスタＴ□のゲートと接続されている。インバータ２の
出力側は他方のＣＭＯＳトランジスタのＰチャネルトラ
ンジスタＴＰ！のゲート及びコンデンサ外部接続端子ｔ
、を介して昇圧用のコンデンサＣ２の一側端子と接続さ
れている。前記ＰチャネルトランジスタＴ、、、Ｔ、！
の夫々のドレインは共通接続されて直流電源ＶＣＣと接
続されている。
である。昇圧すべき駆動信号たるクロック信号が与えら
れるクロック信号端子ＣＬＫはインバータ２の入力側及
び一方のＣＭＯＳ Ｉ−ランジスタのＰチャネルトラン
ジスタＴ□のゲートと接続されている。インバータ２の
出力側は他方のＣＭＯＳトランジスタのＰチャネルトラ
ンジスタＴＰ！のゲート及びコンデンサ外部接続端子ｔ
、を介して昇圧用のコンデンサＣ２の一側端子と接続さ
れている。前記ＰチャネルトランジスタＴ、、、Ｔ、！
の夫々のドレインは共通接続されて直流電源ＶＣＣと接
続されている。
一方のＣＭＯＳ ）ランジスタのＮチャネルＴｉｔｌの
ドレインはそのＰチャネルトランジスタＴＰｌのソース
及び他方のＣＭＯＳ ）ランジスタの後述するＮチャネ
ルトランジスタＴＨｚのゲートと接続されている。
ドレインはそのＰチャネルトランジスタＴＰｌのソース
及び他方のＣＭＯＳ ）ランジスタの後述するＮチャネ
ルトランジスタＴＨｚのゲートと接続されている。
そして他方のＣＭＯＳ ）ランジスタのＮチャネルトラ
ンジスタＴＨｚのドレインはそのＰチャネルトランジス
タＴ、□のソース及び前記ＮチャネルトランジスタＴａ
１ｌのゲートと接続されている。両ＣＭＯ３）ランジス
タのＮチャネルトランジスタＴ□、ＴＨｚの各ソースは
共通接続されて、ドレインに直流電源Ｖｃｃを接続して
いるＮチャネルトランジスタＴ、４３のソースと、コン
デンサ外部接続端子ｔ２を介してコンデンサＣ２の他側
端子と、ＮチャネルトランジスタＴイ、のドレインとに
接続されている。前記ＮチャネルトランジスタＴ、Ｉｉ
のゲートはＮチャネルトランジスタＴＮＩのゲートと接
続されており、ＮチャネルトランジスタＴＮ４のゲート
はＮチャネルトランジスタＴＮｔのゲートと接続されて
いる。
ンジスタＴＨｚのドレインはそのＰチャネルトランジス
タＴ、□のソース及び前記ＮチャネルトランジスタＴａ
１ｌのゲートと接続されている。両ＣＭＯ３）ランジス
タのＮチャネルトランジスタＴ□、ＴＨｚの各ソースは
共通接続されて、ドレインに直流電源Ｖｃｃを接続して
いるＮチャネルトランジスタＴ、４３のソースと、コン
デンサ外部接続端子ｔ２を介してコンデンサＣ２の他側
端子と、ＮチャネルトランジスタＴイ、のドレインとに
接続されている。前記ＮチャネルトランジスタＴ、Ｉｉ
のゲートはＮチャネルトランジスタＴＮＩのゲートと接
続されており、ＮチャネルトランジスタＴＮ４のゲート
はＮチャネルトランジスタＴＮｔのゲートと接続されて
いる。
またＮチャネルトランジスタＴＮ４のソースはＮチャネ
ルトランジスタＴＮｔのソースと、コンデンサ外部接続
端子ｔ１を介してコンデンサＣ１の一側端子と、直流電
圧出力端子Ｖ ｏｕｔとに接続されている。コンデンサ
Ｃ１の他側端子はコンデンサ外部接続端子ｔ、を介して
直流電源ＶＣＣと接続されている。
ルトランジスタＴＮｔのソースと、コンデンサ外部接続
端子ｔ１を介してコンデンサＣ１の一側端子と、直流電
圧出力端子Ｖ ｏｕｔとに接続されている。コンデンサ
Ｃ１の他側端子はコンデンサ外部接続端子ｔ、を介して
直流電源ＶＣＣと接続されている。
この昇圧回路は、クロック信号端子ＣＬににクロック信
号を与えることにより、それに同期して一方のＣＭＯＳ
）ランジスタがオンし、他方のＣＭＯＳ ）ランジス
タがオフし、それによりＮチャネルトランジスタＴ、１
３とＴＮ４とが交互にオン、オフしてコンデンサＣ２と
０１とを交互に充電する。そのため直流電圧出力端子ｖ
０．の電圧が昇圧されて直流電源ＶＣｃの約２倍まで上
昇することになる。そして、このようにして昇圧された
直流電圧がデータを電気的に書き換えできるメモリにそ
の駆動電圧として与えられて、メモリが駆動される。即
ち、メモリを動作させるべく保証された直流電圧以下の
低い電圧の直流電源を用いてメモリに適宜のデータの書
き換えが可能になる。
号を与えることにより、それに同期して一方のＣＭＯＳ
）ランジスタがオンし、他方のＣＭＯＳ ）ランジス
タがオフし、それによりＮチャネルトランジスタＴ、１
３とＴＮ４とが交互にオン、オフしてコンデンサＣ２と
０１とを交互に充電する。そのため直流電圧出力端子ｖ
０．の電圧が昇圧されて直流電源ＶＣｃの約２倍まで上
昇することになる。そして、このようにして昇圧された
直流電圧がデータを電気的に書き換えできるメモリにそ
の駆動電圧として与えられて、メモリが駆動される。即
ち、メモリを動作させるべく保証された直流電圧以下の
低い電圧の直流電源を用いてメモリに適宜のデータの書
き換えが可能になる。
また、昇圧するためのコンデンサＣＩ、 Ｃ２が外部接
続されたものであるから、その静電容量を大きくでき、
メモリに対する電流供給量が多（なり、長時間に亘って
メモリを駆動することができて、カメラ、通信機器等の
携帯用機器類等に内蔵されている低電圧の電池で、この
不揮発性半導体装置を駆動することができ、それら携帯
用機器類の機能を大幅に高めることができる。
続されたものであるから、その静電容量を大きくでき、
メモリに対する電流供給量が多（なり、長時間に亘って
メモリを駆動することができて、カメラ、通信機器等の
携帯用機器類等に内蔵されている低電圧の電池で、この
不揮発性半導体装置を駆動することができ、それら携帯
用機器類の機能を大幅に高めることができる。
なお、本実施例では、昇圧回路を２つのＣＭＯ３トラン
ジスタ等を用いて、フリップフロップ動作させるべく構
成したが、これは例示にすぎず、チャージポンプと呼ば
れている昇圧回路を用いてもよく、第２図に示した昇圧
回路に限定するものではない。
ジスタ等を用いて、フリップフロップ動作させるべく構
成したが、これは例示にすぎず、チャージポンプと呼ば
れている昇圧回路を用いてもよく、第２図に示した昇圧
回路に限定するものではない。
以上詳述したように本発明によれば、不揮発性半導体装
置において、電気的にデータの書き換えができるメモリ
を駆動し得る電源電圧以下の低電圧の電源を用いて、そ
のメモリを駆動できることになる。
置において、電気的にデータの書き換えができるメモリ
を駆動し得る電源電圧以下の低電圧の電源を用いて、そ
のメモリを駆動できることになる。
したがって、カメラ、通信機器等の携帯用機器類に内蔵
している低電圧の電池により不揮発性半導体装置を動作
させることが可能になり、携帯用機器類の機能を大幅に
高め得る等の優れた効果を奏する。
している低電圧の電池により不揮発性半導体装置を動作
させることが可能になり、携帯用機器類の機能を大幅に
高め得る等の優れた効果を奏する。
第１図は本発明に係る不揮発性半導体装置の要部模式図
、第２図はその昇圧回路の回路図である。 ｌ・・・不揮発性半導体装置 ２・・・インバータＣ１
，Ｃ２・・・コンデンサ Ｔｐｌ、 Ｔｒｚ・・・Ｐチ
ャネルトノ ランジスタ Ｔ Ｎ ｌ ｌ Ｔ ｓ ｚ ＋ Ｔ Ｎ
３ 、 Ｔ Ｈｓ・・・Ｎチャネルトランジスタ Ｖ
ＣＣ・・・直流電源なお、図中、同一符号は同一、又は
相当部分を示す。 代理人 大 岩 増 雄
、第２図はその昇圧回路の回路図である。 ｌ・・・不揮発性半導体装置 ２・・・インバータＣ１
，Ｃ２・・・コンデンサ Ｔｐｌ、 Ｔｒｚ・・・Ｐチ
ャネルトノ ランジスタ Ｔ Ｎ ｌ ｌ Ｔ ｓ ｚ ＋ Ｔ Ｎ
３ 、 Ｔ Ｈｓ・・・Ｎチャネルトランジスタ Ｖ
ＣＣ・・・直流電源なお、図中、同一符号は同一、又は
相当部分を示す。 代理人 大 岩 増 雄
Claims (1)
- （１）電気的にデータの書き換えが可能なメモリを内蔵
している不揮発性半導体装置において、電源電圧を、前
記メモリを駆動し得る電圧 まで昇圧する昇圧回路を内蔵して、昇圧するためのコン
デンサは外部接続可能にしてあることを特徴とする不揮
発性半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321567A JPH02165499A (ja) | 1988-12-19 | 1988-12-19 | 不揮発性半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321567A JPH02165499A (ja) | 1988-12-19 | 1988-12-19 | 不揮発性半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02165499A true JPH02165499A (ja) | 1990-06-26 |
Family
ID=18134010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63321567A Pending JPH02165499A (ja) | 1988-12-19 | 1988-12-19 | 不揮発性半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02165499A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563738B2 (en) | 1992-12-03 | 2003-05-13 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
-
1988
- 1988-12-19 JP JP63321567A patent/JPH02165499A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563738B2 (en) | 1992-12-03 | 2003-05-13 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6611464B2 (en) * | 1992-12-03 | 2003-08-26 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6618288B2 (en) | 1992-12-03 | 2003-09-09 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6646920B2 (en) | 1992-12-03 | 2003-11-11 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5553030A (en) | Method and apparatus for controlling the output voltage provided by a charge pump circuit | |
| JPH0519311B2 (ja) | ||
| KR970023419A (ko) | 차지 펌프 회로 | |
| JPH08162915A (ja) | 半導体集積回路 | |
| JP2806717B2 (ja) | チャージポンプ回路 | |
| JPH0346198A (ja) | 半導体集積回路装置 | |
| US7282956B2 (en) | High voltage switching circuit of nonvolatile memory device | |
| US4580067A (en) | MOS dynamic load circuit for switching high voltages and adapted for use with high threshold transistors | |
| KR910003387B1 (ko) | 주승압회로의 출력전압승압용 부승압회로 | |
| KR860002877A (ko) | 연산 및 표시제어용 집적회로 | |
| US4977543A (en) | Control circuit for EEPROM | |
| JP2000331489A5 (ja) | ||
| JPH02165499A (ja) | 不揮発性半導体装置 | |
| JPH07234265A (ja) | テスト電位転送回路およびこれを用いた半導体記憶装置 | |
| EP0811980A3 (en) | Low voltage bootstrapping circuit | |
| US4823317A (en) | EEPROM programming switch | |
| US5101381A (en) | Control circuit for EEPROM | |
| JPS6122396B2 (ja) | ||
| JP2723946B2 (ja) | Ｅｅｐｒｏｍのワードラインを荷電する回路 | |
| JPS6111071B2 (ja) | ||
| EP0356571B1 (en) | Control circuit for eeprom | |
| JP2977576B2 (ja) | 半導体集積回路 | |
| JP2771158B2 (ja) | クロックジェネレータ | |
| JPH01194861A (ja) | 昇圧回路 | |
| JPS6361807B2 (ja) |