JPH02164017A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH02164017A
JPH02164017A JP63320281A JP32028188A JPH02164017A JP H02164017 A JPH02164017 A JP H02164017A JP 63320281 A JP63320281 A JP 63320281A JP 32028188 A JP32028188 A JP 32028188A JP H02164017 A JPH02164017 A JP H02164017A
Authority
JP
Japan
Prior art keywords
processing
wafer
recipe
control section
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63320281A
Other languages
English (en)
Other versions
JP2627796B2 (ja
Inventor
Yasuhiro Sakamoto
泰大 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Tokyo Electron Kyushu Ltd
Original Assignee
Tokyo Electron Ltd
Tokyo Electron Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Tokyo Electron Kyushu Ltd filed Critical Tokyo Electron Ltd
Priority to JP63320281A priority Critical patent/JP2627796B2/ja
Publication of JPH02164017A publication Critical patent/JPH02164017A/ja
Application granted granted Critical
Publication of JP2627796B2 publication Critical patent/JP2627796B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Control Of Conveyors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体製造装置に関する。
(従来の技術) 従来より半導体の製造プロセスでは、被処理物例えば半
導体ウェハは複数の処理工程で各種の処理を受けるが、
近年、この半導体ウェハの高集積化に伴い、上記各処理
工程は益々増加し複雑化している。
一方、半導体製造の環境も上記微細化に伴ってダスト(
塵埃)の付着による半導体素子の欠陥を防止するために
より高いクリーン度が要求されており、クリーンルーム
の高クリーン度化、また装置自身からの発塵の低減化が
一層必要とされている。
そこで複雑化する処理工程に容品に対応でき、また高ク
リーン度化への対応が可能な半導体製造装置、例えばレ
ジスト処理装置として、複数の処理機構例えばウェハ搬
入・搬出機構、レジスト塗布機構、現像機構、加熱機構
等を配置接続し、ウェハ搬送機構により各処理機構へ半
導体ウェハを所定の処理手順に従って自動搬送して一連
の処理を行うように構成したものが開発されている。
このような半導体製造装置における各処理機構の配列構
成は、処理内容や設置条件等により異なり、例えば各処
理機構を直線的に配置接続し、ウェハ搬送機構により一
方端の処理機構から順次次処理機構へと搬送して処理す
るものや、複数の処理機構を平行配列し、中央部にウェ
ハ搬送機構を配設して各処理機構へ半導体ウェハを搬送
して処理するように構成したもの等がある。
この半導体製造装置によるウェハ処理動作は、まず半導
体ウェハを所定の間隔で多数積層収容したウェハキャリ
アを昇降自在に構成されたウェハ搬入機構(以下、セン
ダー機構と呼ぶ)に搭載した後、このセンダー機構をウ
ェハ配列ピッチ間隔で昇降例えば下降させて順次ウェハ
をウェハ搬送腕により取出してウェハ搬送機構へと移載
する。
そして予め記憶されている処理内容情報に基づいて半導
体ウェハを搬送機構により各処理機構へと搬送して一連
のプロセス処理を施す。
処理済み半導体ウェハは、処理済みウェハを収容するウ
ェハキャリアを搭載したウェハ搬出機構(以下、レシー
バ機構と呼ぶ)へと搬送されここで再びウェハ搬送腕に
よりウェハ搬送機構からウェハキャリア内へと収容され
る。
このような半導体製造装置は半導体製造ラインの一部と
して設けられており、作業の自動化を図るために、半導
体ウェハの品種や生産ロット種等に対応した処理内容情
報(以下、レシピ情報と呼ぶ)を予め装置制御部に記憶
し、半導体製造ライン側からの処理ウェハの品種情報に
対応するレシピ情報を選択して、一連の処理作業を自動
的に行えるように構成されている。
(発明が解決しようとする課題) ところで、近年半導体製造プロセスでは多品種少量生産
化が進んでおり、少ロット生産例えば半導体ウェハー枚
が10ツトである場合や、製造計画に割込み生産する場
合等、特殊な生産工程が多くなりつつあり、種々の生産
工程に柔軟に対応する゛、必要がある。上述した上述の
半導体製造装置では、このような特殊生産に対応するた
めには、半導体製造ライン側の生産計画を変更するか、
半導体製造装置をマニュアル操作する必要があり、一般
的には少ロフト生産のために半導体製造ライン側の生産
計画を変更することは現実的ではないことから、半導体
製造装置をマニュアル操作することで特殊生産に対応す
ることが行われている。
しかしながら、マニュアル操作では作業員が装置制御部
に記憶されている多数のレシピ情報の選択や組替え等の
繁雑な操作を行わなければならず、生産効率の低下、装
置誤動作の原因となっていた。
このように従来の半導体製造装置では、多品種少量生産
化への対応が容易でないという問題があった。
本発明は、上述した従来の問題点を解決するためになさ
れたもので、被処理物の多品種少量生産への対応が容易
に行え、生産効率が向上する半導体製造装置を提供する
ことを目的とするものである。
[発明の構成] (課題を解決するための手段) 本発明の半導体製造装置は、被処理物に予め定められた
処理内容情報に基づいて処理を施す処理機構を複数配置
してなる処理装置ユニットと、前記被処理物を前記各処
理機構中選択された処理機構に所定の手順で搬送する被
処理物搬送機構を有する半導体製造装置において、前記
被処理物の品種を識別する識別機構と、前記被処理物の
品種に対応する処理内容情報を予め記憶した記憶機構と
、前記識別した品種情報に対応する処理内容情報を前記
記憶機構から呼出し該呼出した処理内容情報に基づいて
前記被処理物搬送機構および各処理機構を制御する制御
機構を備えたことを特徴とするものである。
(作 用) 本発明は、予め記憶機構に被処理物の品種毎の処理内容
情報を記憶し、処理時に被処理物の品種を検出してこの
品種に対応する処理内容を記憶機構から呼出し、呼出し
た処理内容情報に基づいて処理装置ユニットおよび被処
理物搬送機構を制御する構成とすることで、被処理物の
多品種少量生産への対応が容易に行え、生産効率の向上
を図ることが可能となる。
(実施例) 以下、本発明の半導体製造装置をレジスト塗布現像装置
に適用した一実施例を図面を参照して説明する。
装置本体1の中央部付近には、被処理物例えば半導体ウ
ェハ2を保持例えば吸着保持するウェハ保持機構3を搭
載し、このウェハ保持機構3をX−Y−Z方向およびθ
方向に移動させるウェハ搬送機構4が配設されている。
このウェハ搬送機構4は、例えばステッピングモータお
よびこれに連結されたボールスクリュー等の回転駆動機
構(図示せず)によって移動、回転される。
そして、このウェハ搬送機構4の一移動経路例えばX移
動経路5に沿って片側例えば図中上側には、夫々複数の
ウェハ処理機構例えば半導体ウェハ2とレジスト膜との
密着性を向上させるために行うHMDS処理機構6、半
導体ウェハ2上に塗布された第1層目のレジスト中に残
存する溶剤を加熱蒸発させるための第1のプリベーク機
構7、この第1のプリベーク機構7で加熱処理された半
導体ウェハ2を冷却する第1の冷却機構8が夫々順に並
設されており、一方、上記移動経路5の上記各ウェハ処
理機構7.8.9と対向する側には、半導体ウェハ2の
上面に第1層目のレジストを回転塗布する第1の塗布機
構9と、半導体ウェハ2の上面に第2層目のレジストを
回転塗布する第2の塗布機構10が順に並設されている
。そしてこれら各ウェハ処理機構6.7.8.9.10
により処理装置ユニット11が構成されている。尚、処
理装置ユニット11の一方側例えば図中右側は、処理工
程に応じて、処理装置ユニット11と同様な他の処理装
置ユニット(図示せず)の増設が可能なように構成され
ている。
処理装置ユニット11の一方側には、処理前の半導体ウ
ェハ2を収納したウェハキャリア12を搭載したセンダ
ー機構13と、処理後の半導体ウェハ2を収納するウェ
ハキャリア14を搭載したレシーバ機構15と、半導体
ウェハ2を吸着保持してウェハキャリア14へ搬入また
はキャリア12から搬出するウェハ搬送腕16と、この
ウェハ搬送腕16をx−y−zおよびθ方向に移動させ
る搬送腕駆動機構17等から構成されるウェハ搬入・搬
出機構17が配置されている。上記ウェハ搬送腕16に
よりウェハキャリア12からの処理前半導体ウェハ2の
取出しおよびウェハキャリア14への処理済み半導体ウ
ェハ2の収納を行う。
また、搬送腕駆動機構17のX方向移動経路を挟んでウ
ェハ搬入・搬出機構18と対向する位置には半導体ウェ
ハ2上に形成されている品種識別悉号(以下、ID番号
)を検出するためのID検出機構19が配設されている
。このID読取り機構19の構成は、第2図に示すよう
に、半導体ウェハ2上のID番号を読取るための画像認
識機構等のIDリーダー機構20と、半導体ウェハ2を
搭載しIDリーダー機構20と半導体ウェハのID番号
形成部との位置合せを行うためのプリアライメント機構
21と、これらIDリーダー機構2′0とプリアライメ
ント機構21の動作を制御するID読取り機構制御部2
2から構成されている。
センダー機構13からウェハ搬送腕15により取出され
た半導体ウェハ2は、このID読取り機構のプリアライ
メント機構21上に移載されてプリアライメントされた
後、IDリーダ機構20により半導体ウェハ2上のID
番号が読取られる。
このような半導体製造装置の制御系の構成は、搬入・搬
出機構18の動作制御を行う搬入・搬出機構制御部31
、処理装置ユニット11の各処理機構6.7.8.9.
10およびウェハ搬送機構4を制御する処理装置ユニッ
ト制御部32、ID読取り機構制御部22、これら各制
御部22.31.32に所定の処理手順情報例えば搬送
系の搬送手順やプリベーク機構の設定温度条件等の情報
からなる処理内容情報であるレシピ情報を送信する主制
御部33により構成されている。上記レシピ情報は、予
めレシピ記憶部34に記憶されており、レシピ制御部3
5がレシピ記憶部34に記憶された多数のレシピ情報A
SB、・・・・・・から処理すべき半導体ウェハ2に対
応するレシピ情報を選択し、該レシピ情報を主制御部3
3へと出力するように構成されている。
以下にこのような構成の半導体製造装置の処理動作につ
いて第3図のフローチャートを参照して説明する。
まず、搬入・搬出機構制御部31によりウェハ搬送腕1
5を駆動制御してセンダー機構13に搭載されているウ
ェハキャリア12から所定の半導体ウェハ2を取出しく
1ot) 、I D読取り機構19のプリアライメント
機構21へと該半導体ウェハ2を移載する(103)。
こうしてID読取り機構19の動作が開始される(10
2)。この後、IDリーダ機構20と半導体ウェハ2上
のID番号形成部とのプリアライメントを行い(104
) 、このID番号の読取りを行い(105) 、読取
ったID情報を主制御部33へと送信する(10B)。
この後、半導体ウェハ2は再びウェハ搬送腕16により
保持されてID読取り機構19外へと搬送される(10
7)。
こうして、ID読取り機構18での動作が終了する(1
08)。
この後、半導体ウェハ2は搬入・搬出機構18のウェハ
載置台23へと移載されて位置合せされた後(301)
 、この後ウェハ搬送機構4のウェハ保持機構3により
保持されて予め定められた作業手順に従って各処理機構
へと搬送され(302) 、処理機構内で所定の処理が
施される(303)。
一方、主制御部33へと送信されたID情報はレシピ制
御部35へと送信され(201) 、該レシピ制御部3
5にてレシピ記憶部34に記憶されているレシピ情報A
、、B、・・・・・・からこのID情報に対応するレシ
ピ情報を選択する(202)。こうして選択されたレシ
ピ情報は、再び主制御部35へ送信されて(203) 
、搬入・搬出機構31および処理装置ユニット制御部3
2へと送信される(204)。
搬入・搬出機構31および処理装置ユニット制御部32
では該受信したレシピ情報に基づいて一連の処理例えば
上述したウェハ載置台23のアライメント動作(301
) 、半導体ウェハの搬送(302)、一連のプロセス
処理(103)の制御を行う。こうして・1.処理の終
了した半導体ウェハ2は再びウェハ搬送機構4により搬
入・搬出機構18へと搬送されレシーバ機構15のウェ
ハキャリアへ14内へ収容される(304)。
このように、半導体ウェハ2に形成されたID番号に対
応するレシピ情報を予め記憶し、処理時に処理すべき半
導体ウェハ2のID番号を読取り、このID番号に対応
したレシピ情報を呼出して、該呼出したレシピ情報に基
づいて一連の処理動作を制御するように構成するこ゛と
で、割込み生産や少ロフト生産を行う場合でも、半導体
製造ライン側の生産計画の変更やマニュアル操作の必要
がなく、一連の処理を全自動で行うことができ、多品種
少量生産化にも容易に対応することができ、かつ生産効
率の向上が図れる。
[発明の効果] 以上説明したように、本発明の半導体製造装置によれば
、多品種少量生産化への対応が容易に行え、生産効率の
向上を図ることが可能となる。
【図面の簡単な説明】
第1図は本発明を半導体製造装置をレジスト塗布現像装
置に適用した一実施例を示す構成図、第2図は実施例の
制御系の構成を示す図、第3図は実施例の動作を説明す
るためのフローチャート図である。 1・・・・・・装置本体、2・・・・・・半導体ウェハ
、3・・・・・・ウェハ保持機構、4・・・・・・ウェ
ハ搬送機構、6.7.8.9.10・・・・・・処理機
構、11・・・・・・処理装置ユニット、12,14・
・・・・・ウェハキャリア、13・・・・・・センダー
機構、15・・・・・・レシーバ機構、16・・・・・
・搬送腕、18・・・・・・搬入・搬出機構、19・・
・・・・ID読取り機構、20・・・・・・IDリーグ
機構、21・・・・・・プリアライメント機構、22・
・・・・・ID読取り機構制御部、31・・・・・・搬
入・搬出機構制御部、32・・・・・・処理装置ユニッ
ト制御部、33・・・・・・主制御部、34・・・・・
・レシピ記憶部、35・・・・・・レシピ制御部。 出願人     東京エレクトロン株式会社同    
  チル九州株式会社 代理人 弁理士 須 山 佐 − (ほか1名)

Claims (1)

  1. 【特許請求の範囲】 被処理物に予め定められた処理内容情報に基づいて処理
    を施す処理機構を複数配置してなる処理装置ユニットと
    、前記被処理物を前記各処理機構中選択された処理機構
    に所定の手順で搬送する被処理物搬送機構を有する半導
    体製造装置において前記被処理物の品種を識別する識別
    機構と、前記被処理物の品種に対応する処理内容情報を
    予め記憶した記憶機構と、 前記識別した品種情報に対応する処理内容情報を前記記
    憶機構から呼出し該呼出した処理内容情報に基づいて前
    記被処理物搬送機構および各処理機構を制御する制御機
    構を備えたことを特徴とする半導体製造装置。
JP63320281A 1988-12-19 1988-12-19 半導体製造装置 Expired - Lifetime JP2627796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63320281A JP2627796B2 (ja) 1988-12-19 1988-12-19 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63320281A JP2627796B2 (ja) 1988-12-19 1988-12-19 半導体製造装置

Publications (2)

Publication Number Publication Date
JPH02164017A true JPH02164017A (ja) 1990-06-25
JP2627796B2 JP2627796B2 (ja) 1997-07-09

Family

ID=18119752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63320281A Expired - Lifetime JP2627796B2 (ja) 1988-12-19 1988-12-19 半導体製造装置

Country Status (1)

Country Link
JP (1) JP2627796B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215452A (ja) * 1990-12-14 1992-08-06 N M B Semiconductor:Kk ウエハのロットナンバー自動読取装置
US7555358B2 (en) 1997-03-24 2009-06-30 Micron Technology, Inc. Process and method for continuous, non lot-based integrated circuit manufacturing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255912A (ja) * 1987-04-14 1988-10-24 Hitachi Ltd 半導体製造装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255912A (ja) * 1987-04-14 1988-10-24 Hitachi Ltd 半導体製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215452A (ja) * 1990-12-14 1992-08-06 N M B Semiconductor:Kk ウエハのロットナンバー自動読取装置
JPH06105737B2 (ja) * 1990-12-14 1994-12-21 日鉄セミコンダクター株式会社 ウエハのロットナンバー自動読取装置
US7555358B2 (en) 1997-03-24 2009-06-30 Micron Technology, Inc. Process and method for continuous, non lot-based integrated circuit manufacturing

Also Published As

Publication number Publication date
JP2627796B2 (ja) 1997-07-09

Similar Documents

Publication Publication Date Title
US4985722A (en) Apparatus for coating a photo-resist film and/or developing it after being exposed
US8236132B2 (en) Substrate processing system and substrate transfer method
JP2002362737A (ja) マスク搬送装置、マスク搬送システム及びマスク搬送方法
US8046095B2 (en) Substrate processing system and substrate transfer method
JPH081921B2 (ja) 半導体製造装置
JPH02132840A (ja) 処理装置及びレジスト処理装置及び処理方法及びレジスト処理方法
JPH02164017A (ja) 半導体製造装置
JP3936900B2 (ja) 基板の処理システム
JP3624590B2 (ja) ウェハー処理装置
JP2960181B2 (ja) 処理装置
JPH0584059B2 (ja)
JPH0484410A (ja) レジスト処理装置
JP2926703B2 (ja) 基板処理方法及び装置
JP2719524B2 (ja) 半導体製造装置
JP2926214B2 (ja) 被処理基板の製造装置及び製造方法
JP2926593B2 (ja) 基板処理装置及びレジスト処理装置及び基板処理方法及びレジスト処理方法
JP2926213B2 (ja) 基板処理装置
JP2877744B2 (ja) 半導体基板のレジスト処理装置
JP2880673B2 (ja) 被処理基板処理装置
JP3246659B2 (ja) レジスト処理装置及び液処理装置及び基板処理装置
JPH07176590A (ja) 処理装置
JPH07176589A (ja) 製造装置および製造方法
JPH02164050A (ja) 半導体製造装置
JP2774967B2 (ja) レジスト処理装置
JPH0826413A (ja) 板状体の搬送機構および搬送方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12