JPH02162917A - Power source switch circuit - Google Patents
Power source switch circuitInfo
- Publication number
- JPH02162917A JPH02162917A JP31648588A JP31648588A JPH02162917A JP H02162917 A JPH02162917 A JP H02162917A JP 31648588 A JP31648588 A JP 31648588A JP 31648588 A JP31648588 A JP 31648588A JP H02162917 A JPH02162917 A JP H02162917A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- power
- power switch
- power source
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 230000003111 delayed effect Effects 0.000 claims 2
- 230000001052 transient effect Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 101710154508 Purine nucleoside phosphorylase 1 Proteins 0.000 description 1
- 101710084347 Purine nucleoside phosphorylase DeoD-type 1 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、アンプ、チューナ、テーププレーヤ。[Detailed description of the invention] (Industrial application field) The present invention relates to an amplifier, a tuner, and a tape player.
ＣＤプレーヤ等からなるオーディオ装置において。In an audio device such as a CD player.
電源スイッチの投入時、或いは遮断時に過渡現象によっ
て起る瞬時的インパルス雑音を防止することができるミ
ューティング機能を有する電源スイッチ回路に関する。The present invention relates to a power switch circuit having a muting function that can prevent instantaneous impulse noise caused by transient phenomena when the power switch is turned on or off.
（従来の技術）
従来、上記オーディオ装置のアンプ部に対するインパル
ス雑音防止のための電源スイッチ回路として、第２図に
示すような回路が用いられている。(Prior Art) Conventionally, a circuit as shown in FIG. 2 has been used as a power switch circuit for preventing impulse noise in the amplifier section of the audio device.
オーディオ装置の電源スイッチ１をＯＮＬ、て全回路に
電源Ｅ□が投入されると、アンプ部９の回路以前より発
生する電源（Ｅｌ）投入時のインパルス雑音がこのアン
プ部９により増幅されてしまう。When the power switch 1 of the audio device is turned ON and the power E□ is applied to all circuits, the impulse noise generated before the circuit of the amplifier section 9 when the power (El) is turned on is amplified by the amplifier section 9. .
そこで、電源投入時間をアンプ部のみ遅延させれば、イ
ンパルス雑音を防止できる。また、電源遮断時にアンプ
部の電源（Ｅ２）を切ることによってインパルス雑音を
防止ぐことができる。Therefore, impulse noise can be prevented by delaying the power-on time of only the amplifier section. Further, impulse noise can be prevented by turning off the power (E2) of the amplifier section when the power is cut off.
第２図はこのような機能を有する回路であって、図にお
いて、１はオーディオ装置全体の電源スイッｆｃｍＭＥ
１）、２，３，１０はトランジスタ、４はインバータ、
５はＮＯＲ回路、６はチューナ部。FIG. 2 shows a circuit having such a function. In the figure, 1 is the power switch fcmME for the entire audio device.
1), 2, 3, 10 are transistors, 4 is an inverter,
5 is a NOR circuit, and 6 is a tuner section.
７はデツキ部（カセットテープ、ＣＤ等）、８は上記チ
ューナ部とデツキ部の切換スイッチ、９はアンプ部で、
その電源Ｅ２はリレースイ、ツチ１１でＯＮ、ＯＦＦさ
れる。7 is a deck section (cassette tape, CD, etc.), 8 is a selector switch between the tuner section and the deck section, 9 is an amplifier section,
The power source E2 is turned on and off by a relay switch 11.
次に第２図の動作を第３図のタイミングチャートを用い
て説明するが、（ａ）〜（ｄ）は第２図の同じ符号を付
した部分のＯＮ、ＯＦＦ状態を示す。Next, the operation of FIG. 2 will be explained using the timing chart of FIG. 3, where (a) to (d) show the ON and OFF states of the parts with the same reference numerals in FIG.
電源スイッチ１が０Ｎ（ａ）した瞬間は、トランジスタ
２及び３はともにＯＦＦであり、インバーダ４の出力は
ｏＮ（ｂ）であり、ＮＯＲ回路５の出力は０ＦＦ（ｄ）
である。At the moment when the power switch 1 turns 0N (a), both transistors 2 and 3 are OFF, the output of the inverter 4 is oN (b), and the output of the NOR circuit 5 is 0FF (d).
It is.
次に電源スイッチがＯＮｔ、、た瞬間を過ぎ完全にＯＮ
になると、抵抗Ｒ８とコンデンサＣ１の時定数によりあ
る時間後（ｔｌ）にトランジスタ２をＯＮし、インバー
タ４の出力は０ＦＦ（ｂ）となる。また、トランジスタ
３はＯＦ Ｆ（ｃ）のままである。Next, the power switch is turned on, after a moment it is completely turned on.
Then, the transistor 2 is turned on after a certain time (tl) depending on the time constant of the resistor R8 and the capacitor C1, and the output of the inverter 4 becomes 0FF (b). Further, the transistor 3 remains OFF(c).
したがって、ＮＯＲ回路５の出力は電源スイッチ１をＯ
Ｎした後、ある遅延（ｄのｔ□）をもってＯＮとなり、
トランジスタ１０をＯＮとし、リレースイッチ１１をＯ
Ｎさせアンプ部９の電源Ｅ２が投入される。Therefore, the output of the NOR circuit 5 turns the power switch 1 OFF.
After turning on, it turns on with a certain delay (t□ of d),
Turn on transistor 10 and turn on relay switch 11
The power E2 of the amplifier section 9 is turned on.
次に電源スイッチ１を０ＦＦ（ａ）するとトランジスタ
２は抵抗Ｒ，，Ｒ，とコンデンサＣ１の時定数により、
ある遅延後（ｔ２）にＯＦＦとなり、インバータ４の出
力はある遅延後０Ｎ（ｂのｔａ）となる。Next, when the power switch 1 is turned 0FF (a), the transistor 2 becomes
It turns off after a certain delay (t2), and the output of the inverter 4 becomes 0N (ta of b) after a certain delay.
また、前記電源スイッチ１がＯＮ時、ダイオードＤ□を
介して充電されたコンデンサＣ２の電荷は、電源スイッ
チ１をＯＦＦすることにより放電し、その放電時間（ｔ
３）中、トランジスタ３はＯＮ （ｃ ）となる、した
がってＮＯＲ回路５の出力は電源スイッチ１のＯＦ Ｆ
（ａ ）後、直ちに０ＦＦ（ｄ）とし。Further, when the power switch 1 is turned on, the charge of the capacitor C2 charged through the diode D□ is discharged by turning off the power switch 1, and the discharge time (t
During 3), the transistor 3 is turned ON (c), so the output of the NOR circuit 5 is turned OFF from the power switch 1.
After (a), immediately set it to 0FF (d).
トランジスタ１０がＯＦＦとなり、リレースイッチ１１
をＯＦＦさせアンプ部９の電源Ｅ２が遮断される。これ
により電源スイッチの投入時、或いは遮断時のミューテ
ィングを行なうようにしている。Transistor 10 turns OFF, relay switch 11
is turned off, and the power supply E2 of the amplifier section 9 is cut off. This allows muting to be performed when the power switch is turned on or off.
（発明が解決しようとする課題）
上述した従来の電源スイッチ回路では、電源ＯＮ検出及
びアンプ部９に対する電源（Ｅ２）のＯＮを遅延させる
回路、更に電源ＯＦＦの検出回路、つまりトランジスタ
２および３の２個を必要とし。(Problems to be Solved by the Invention) The conventional power switch circuit described above includes a circuit for detecting power ON and delaying the ON of the power (E2) to the amplifier section 9, and a circuit for detecting power OFF, that is, a circuit for detecting power ON and for delaying the ON of the power (E2) to the amplifier section 9. Requires 2 pieces.
複雑となり、高価となるという欠点があった。It has the drawbacks of being complicated and expensive.
本発明はこのような従来の欠点を解決し、１個のトラン
ジスタで電源投入時或いは遮断時におけるＯＮ、ＯＦＦ
検出、ＯＮ遅延を行ない、ミューティングを行なうこと
を目的とする。The present invention solves these conventional drawbacks and enables ON/OFF switching at power-on or power-off with one transistor.
The purpose is to perform detection, ON delay, and muting.
（課題を解決するための手段）
本発明は上記目的を達成するため、１個のＰＮＰトラン
ジスタのベース・エミッタ間にコンデンサと抵抗を直列
接続し、その直列接続点と電源スイッチの電源受電点を
抵抗又はダイオードを介して接続し、一方、電源スイッ
チの電源供電点とエミッタとをダイオードを介して接続
し、また、前記コンデンサと抵抗との直列接続点とグラ
ンド間に抵抗を接続した簡単な構成としたものである。(Means for Solving the Problems) In order to achieve the above object, the present invention connects a capacitor and a resistor in series between the base and emitter of one PNP transistor, and connects the series connection point to the power receiving point of the power switch. A simple configuration in which the power supply point of the power switch and the emitter are connected via a diode, and a resistor is connected between the series connection point of the capacitor and the resistor and ground. That is.
（作 用）
本発明は上記構成により、ｆｔｔ源スイッチをＯＮする
と充電されていたコンデンサが放電し、その放電時間だ
け遅延されて１個のＰＮＰトランジスタがＯＦＦする。(Function) According to the present invention, with the above configuration, when the FTT source switch is turned on, the charged capacitor is discharged, and one PNP transistor is turned off with a delay of the discharge time.
また、電源スイッチをＯＦＦとするとＰＮＰトランジス
タのエミッタ・ベース間に電流が瞬時に流れＯＮとする
。このようにして電源スイッチのＯＮ検出と遅延、ＯＦ
Ｆ検出を瞬時に行なうことができる。Furthermore, when the power switch is turned off, a current instantly flows between the emitter and base of the PNP transistor, turning it on. In this way, the ON detection and delay of the power switch, and the OF
F detection can be performed instantly.
（実施例） 第１図は本発明の一実施例の回路構成図を示し。(Example) FIG. 1 shows a circuit configuration diagram of an embodiment of the present invention.
図において、１は電源スイッチ、１２および１３は電源
スイッチの電源受電点（Ａ）、供電点（１’３）に夫々
接続されたダイオード（Ｄ、ａＬ （Ｄ３）、 １４は
充放電用のコンデンサ、１５および１６は抵抗、１７は
ＰＮＰトランジスタである。In the figure, 1 is a power switch, 12 and 13 are diodes (D, aL (D3)) connected to the power receiving point (A) and power supply point (1'3) of the power switch, respectively, and 14 is a capacitor for charging and discharging. , 15 and 16 are resistors, and 17 is a PNP transistor.
図示のようにＰＮＰトランジスタ１７のベース・エミッ
タ間にコンデンサ１４と抵抗１５を直列接続し。As shown in the figure, a capacitor 14 and a resistor 15 are connected in series between the base and emitter of a PNP transistor 17.
その直列接続点と電源受電点（Ａ）をダイオード（Ｄり
１２（または抵抗）で接続し、電源供電点（Ｂ）とエミ
ッタとをダイオード（Ｄ３）１３を介して接続し、コン
デンサ１４と抵抗１５の直列接続点とグランド間に抵抗
１６を接続したものである。The series connection point and the power receiving point (A) are connected via a diode (D12) (or a resistor), the power supply point (B) and the emitter are connected via a diode (D3) 13, and a capacitor 14 and a resistor are connected. A resistor 16 is connected between the 15 series connection points and the ground.
また、ＰＮＰトランジスタ１７のコレクタ側には。Also, on the collector side of the PNP transistor 17.
第２図で説明したアンプ部９のトランジスタ１０のベー
スが接続されている。The base of the transistor 10 of the amplifier section 9 explained in FIG. 2 is connected.
次に動作を説明すると、電源スイッチ１がＯＦＦである
と、ＰＮＰ トランジスタ１７がダイオード（Ｄ３）１
３を介してエミッタ・ベースに流れる電流でＯＮすると
ともに、コンデンサ１４が充電される。Next, to explain the operation, when the power switch 1 is OFF, the PNP transistor 17 turns into a diode (D3) 1.
3, the capacitor 14 is charged.
次に電源スイッチ１がＯＮするとコンデンサ１４に蓄え
られた電荷が抵抗１５を介して放電する。この放電時間
中、ＰＮＰトランジスタ１７はＯＮｔ、。Next, when the power switch 1 is turned on, the charge stored in the capacitor 14 is discharged via the resistor 15. During this discharge time, the PNP transistor 17 is ONt.
その後、ＯＦＦする、そして、電源スイッチ１がＯＦＦ
するとＰＮＰトランジスタ１７が瞬時にＯＮする。Then turn off, and power switch 1 turns off.
Then, the PNP transistor 17 is instantly turned on.
このように電源スイッチ１がＯＮすれば、コンデンサ１
４が放電する時間の間、遅延の後ＰＮＰトランジスタ１
７が０ＦＦＬ、ｆｆｉ源スイッチ１がＯＦＦすれば瞬時
にＰＮＰトランジスタ１７はＯＮする。If the power switch 1 is turned on in this way, the capacitor 1
PNP transistor 1 after a delay during the time that 4 discharges
7 is 0FFL and the ffi source switch 1 is turned off, the PNP transistor 17 is turned on instantly.
したがって、ＰＮＰ トランジスタ１７のコレクタ側に
は上記アンプ部９の電源Ｅ２に対してのＯＮ。Therefore, the collector side of the PNP transistor 17 is connected to the power supply E2 of the amplifier section 9.
ＯＦＦ信号が出力される。An OFF signal is output.
（発明の効果）
以上説明したように本発明は、１個のＮＰＮトランジス
タとコンデンサの充放電作用を利用した簡単な回路構成
により、電源スイッチのＯＮ時は、一定時間遅延させて
アンプ部の電源を投入し、電源スイッチのＯＦＦ時に瞬
時にアンプ部の電源を遮断するようにしたので、電源投
入時或いは遮断時に過渡現象によって起る瞬時的インパ
ルス雑音を防止することができるという効果を有する。(Effects of the Invention) As explained above, the present invention has a simple circuit configuration that utilizes the charging and discharging action of one NPN transistor and a capacitor. Since the power to the amplifier section is instantaneously cut off when the power switch is turned OFF, it is possible to prevent instantaneous impulse noise caused by transient phenomena when the power is turned on or turned off.
第１図は本発明の一実施例による回路構成図。
第２図は従来の電源スイッチ回路、第３図は第２図の各
部におけるタイミングチャー１−である。
１ ・・・電源スイッチ、１２．１３・・・ダイオード
（Ｄ、）、（Ｄ３）、１４・・・コンデンサ。
１５、１６・・・抵抗、１７・・・ＰＮＰ １〜ランジ
スタ。
特許出願人 松下電器産業株式会社
第２図
第１図FIG. 1 is a circuit configuration diagram according to an embodiment of the present invention. FIG. 2 shows a conventional power switch circuit, and FIG. 3 shows a timing chart 1 of each part in FIG. 1... Power switch, 12.13... Diode (D, ), (D3), 14... Capacitor. 15, 16...Resistor, 17...PNP 1~Ransistor. Patent applicant Matsushita Electric Industrial Co., Ltd. Figure 2 Figure 1
Claims (1)
コンデンサと抵抗との直列接続点に、電源スイッチの電
源受電点を、抵抗又はダイオードを介して接続し、一方
、上記電源スイッチの電源供電点と上記ＰＮＰトランジ
スタのエミッタとをダイオードを介して接続し、また、
前記コンデンサと抵抗との前記直列接続点と、グランド
間に抵抗を接続し、前記電源スイッチのＯＮ時にコンデ
ンサに蓄えられた電荷の放電時間だけＰＮＰトランジス
タのＯＦＦ動作を遅延させ、電源スイッチのＯＦＦ時に
ＰＮＰトランジスタを瞬時にＯＮ動作するようにしてコ
レクタよりＯＮ、ＯＦＦ信号を出力するよう構成したこ
とを特徴とする電源スイッチ回路。The power supply point of the power switch is connected via a resistor or diode to the series connection point of the capacitor and resistor connected between the base and emitter of the PNP transistor, and the power supply point of the power switch and the PNP transistor are connected in series through a resistor or a diode. Connect the emitter of the transistor through a diode, and
A resistor is connected between the series connection point of the capacitor and the resistor and the ground, and when the power switch is turned on, the OFF operation of the PNP transistor is delayed by the discharge time of the charge stored in the capacitor, and when the power switch is turned OFF, the OFF operation of the PNP transistor is delayed. A power switch circuit characterized in that a PNP transistor is configured to instantaneously turn on and output an ON/OFF signal from a collector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31648588A JPH02162917A (en) | 1988-12-16 | 1988-12-16 | Power source switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31648588A JPH02162917A (en) | 1988-12-16 | 1988-12-16 | Power source switch circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162917A true JPH02162917A (en) | 1990-06-22 |
Family
ID=18077614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31648588A Pending JPH02162917A (en) | 1988-12-16 | 1988-12-16 | Power source switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162917A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009034165A (en) * | 2007-07-31 | 2009-02-19 | Daito Giken:Kk | Game machine |
| CN102315843A (en) * | 2010-07-06 | 2012-01-11 | 苏州盖娅智能科技有限公司 | Direct-current low-power dissipation time delay switch |
-
1988
- 1988-12-16 JP JP31648588A patent/JPH02162917A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009034165A (en) * | 2007-07-31 | 2009-02-19 | Daito Giken:Kk | Game machine |
| CN102315843A (en) * | 2010-07-06 | 2012-01-11 | 苏州盖娅智能科技有限公司 | Direct-current low-power dissipation time delay switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4301330A (en) | Loudspeaker protection circuit | |
| CA1149027A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| JPH06261386A (en) | Muting control circuit | |
| US4424455A (en) | Glitch eliminating data selector | |
| KR900007923B1 (en) | Voice output amp | |
| JPH02162917A (en) | Power source switch circuit | |
| JPH0666592B2 (en) | Power amplifier | |
| JPS6010117Y2 (en) | AFT control circuit | |
| JPS6339162B2 (en) | ||
| KR880000038Y1 (en) | Muting circuit | |
| JPS6240807A (en) | Muting circuit | |
| JPH0537250Y2 (en) | ||
| JPS6040966Y2 (en) | Tape recorder muting circuit | |
| JPS634291Y2 (en) | ||
| KR920001065Y1 (en) | Radio monitor circuit | |
| JPS6025152Y2 (en) | muting circuit | |
| JPH0135357Y2 (en) | ||
| KR850002021Y1 (en) | Muting circuit with power on or speaker short | |
| JPS6038060B2 (en) | Changeover state detection circuit of changeover switch | |
| KR860000364Y1 (en) | Switching circuit for automatic music selecting and editing | |
| KR890005822Y1 (en) | Switching noise reduction apparatus of audio system | |
| JPH0115217Y2 (en) | ||
| US5019921A (en) | Pop noise removing circuit for a double deck cassette tape recorder | |
| JPH0122366Y2 (en) | ||
| KR900002630Y1 (en) | Noise reduction system of double deck cassette tape recorder |