JPH0537250Y2 - - Google Patents

Info

Publication number
JPH0537250Y2
JPH0537250Y2 JP7274287U JP7274287U JPH0537250Y2 JP H0537250 Y2 JPH0537250 Y2 JP H0537250Y2 JP 7274287 U JP7274287 U JP 7274287U JP 7274287 U JP7274287 U JP 7274287U JP H0537250 Y2 JPH0537250 Y2 JP H0537250Y2
Authority
JP
Japan
Prior art keywords
transistor
voltage
power
turned
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7274287U
Other languages
Japanese (ja)
Other versions
JPS63181964U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7274287U priority Critical patent/JPH0537250Y2/ja
Publication of JPS63181964U publication Critical patent/JPS63181964U/ja
Application granted granted Critical
Publication of JPH0537250Y2 publication Critical patent/JPH0537250Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は電源オン/オフ検出回路に係り、特に
ミユート回路、リセツト回路等の動作を速くかつ
確実に行なわせる電源オン/オフ検出回路に関す
る。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a power on/off detection circuit, and particularly to a power on/off detection circuit that allows mute circuits, reset circuits, etc. to operate quickly and reliably.

(従来の技術) 従来の電源オン/オフ検出回路を車載用ステレ
オ装置のミユーテイング回路に接続した場合の回
路動作を第2図乃至第4図と共に説明する。第2
図は従来の電源オン/オフ検出回路及びミユート
回路の要部を示す回路図、第3図及び第4図は第
2図図示の回路の動作説明用電圧波形図である。
(Prior Art) The circuit operation when a conventional power on/off detection circuit is connected to a muting circuit of a vehicle-mounted stereo device will be described with reference to FIGS. 2 to 4. Second
The figure is a circuit diagram showing main parts of a conventional power on/off detection circuit and a mute circuit, and FIGS. 3 and 4 are voltage waveform diagrams for explaining the operation of the circuit shown in FIG. 2.

第2図に示す如く、従来の電源オン/オフ検出
回路11は、電圧検出用のNPNトランジスタ
Q1、抵抗R2,R3,R18及びツエナーダイオード
D1より構成されている。
As shown in FIG. 2, the conventional power on/off detection circuit 11 consists of an NPN transistor for voltage detection.
Q 1 , resistors R 2 , R 3 , R 18 and Zener diode
It is composed of D 1 .

車載用ステレオ装置(以下カーステレオと記
す)の電源スイツチS1及び/または車のアクセサ
リ(以下ACCと記す)スイツチS2がオフ状態
(電源オフ)では、電圧検出用トランジスタQ1
オフである。よつて、ミユート回路のミユートト
ランジスタQ8,Q9のスイツチング用NPNトラン
ジスタQ10はオン、NPNトランジスタQ5はオフ、
NPNトランジスタQ6はオン、PNPトランジスタ
Q7はオンであり、NPNミユートトランジスタ
Q8,Q9は共にオンである。従つて、ミユートが
効いた状態である。
When the power switch S1 of the in-vehicle stereo device (hereinafter referred to as car stereo) and/or the car accessory (hereinafter referred to as ACC) switch S2 is in the off state (power off), the voltage detection transistor Q1 is off. . Therefore, the switching NPN transistor Q10 of the miute transistors Q8 and Q9 of the miute circuit is on, and the NPN transistor Q5 is off.
NPN transistor Q 6 is on, PNP transistor
Q7 is on and NPN miute transistor
Both Q 8 and Q 9 are on. Therefore, Miyut is in effect.

12aはLch用のラインアンプ、12bはRch
用のラインアンプである。ミユートトランジスタ
Q8,Q9により、それぞれのラインアンプ12a,
12bの出力がミユートされる。
12a is line amplifier for Lch, 12b is Rch
This is a line amplifier for. miute transistor
By Q 8 and Q 9 , the respective line amplifiers 12a,
The output of 12b is muted.

また、スイツチS1及びスイツチS2が共にオン状
態(電源オン)になるとb点にはバツテリ2のバ
ツテリ電圧E1からツエナーダイオードD1のツエ
ナー電圧E2を差し引いた電圧Ebが印加され、ト
ランジスタQ1はオンする。よつて、トランジス
タQ10はオフとなり、コンデンサC1には抵抗R9
介して電流が供給され充電が開始される。コンデ
ンサC1の充電が完了すると、ミユート回路内の
トランジスタQ5はオン、トランジスタQ6,、Q7
共にオフとなり、ミユートトランジスタQ8,Q9
も共にオフとなる。従つて、ミユートが解除され
る。
Furthermore, when both switch S 1 and switch S 2 are turned on (power on), a voltage Eb obtained by subtracting Zener voltage E 2 of Zener diode D 1 from battery voltage E 1 of battery 2 is applied to point b, and the transistor Q1 turns on. Therefore, the transistor Q 10 is turned off, and current is supplied to the capacitor C 1 via the resistor R 9 to start charging. When capacitor C 1 is fully charged, transistor Q 5 in the miute circuit is turned on, transistors Q 6 and Q 7 are both turned off, and miute transistors Q 8 and Q 9 are turned on.
Both are turned off. Therefore, the miute is released.

さらに、この状態からスイツチS1及び/または
スイツチS2がオフ状態(電源オン→オフ)になる
とb点の電圧Ebがゼロとなり、トランジスタQ1
はオフし、トランジスタQ10はオンする。このと
き、コンデンサC1は抵抗値の小さい抵抗R8を介
して瞬時に放電する。よつて、ミユート回路内の
トランジスタQ5はオフ、トランジスタQ6,Q7
共にオンとなり、ミユートトランジスタQ8,Q9
は共にオンする。よつてミユートが効いた状態に
なる。
Furthermore, when switch S 1 and/or switch S 2 turns off from this state (power on → off), voltage Eb at point b becomes zero, and transistor Q 1
turns off and transistor Q10 turns on. At this time, capacitor C1 is instantaneously discharged via resistor R8 , which has a small resistance value. Therefore, transistor Q 5 in the miute circuit is turned off, transistors Q 6 and Q 7 are both turned on, and miute transistors Q 8 and Q 9 are turned on.
both turn on. As a result, Miyut becomes effective.

次に、上述の過程をさらに詳細に説明する。 Next, the above process will be explained in more detail.

スイツチS1及びスイツチS2が共にオン状態か
ら、どちらか一方または両方がオフ状態になる
と、第2図中a点の電圧Eaは第3図Aに示す如
くの下降曲線Eaをたどる。電圧Eaが急激に低下
しないのは、コンデンサC2が放電するためであ
る。b点の電圧Ebはa点の電圧Eaからツエナー
電圧E2を差し引いた電圧であり、第3図Aに示
す如くの下降曲線Ebをたどる。トランジスタは
理論上、ベース電圧が0.6Vより高ければオンし、
0.6Vより低ければオフする。しかし、トランジ
スタの特性上、0.6Vを境に完全にオンまたは完
全にオフとはならず、ベース電圧が0.6V付近で
は、トランジスタは中間状態である。従つて、b
点の電圧Ebの低下にともなつて、トランジスタ
Q1のベース電圧であるc点の電圧Ecが低下し、
0.6V付近になつてもトランジスタQ1はオン状態
からオフ状態に瞬時にならない。そして、電圧
Ebの電圧降下が緩かであるため、かなりの時間
c点の電圧Ecは0.6V付近にとどまるので、トラ
ンジスタQ1は中間状態をかなり経てからオフす
る。よつて、d点の電圧Edは、第3図Bに示す
如くの緩やかな上昇曲線Edをたどり、瞬時に所
定電圧値まで上昇しないので、トランジスタQ10
もオフ状態から中間状態をしばらく経て後にオン
する。
When both switch S1 and switch S2 are turned from on to one or both are turned off, the voltage Ea at point a in FIG. 2 follows a downward curve Ea as shown in FIG. 3A. The reason why voltage Ea does not drop suddenly is because capacitor C2 is discharged. The voltage Eb at point b is the voltage obtained by subtracting the Zener voltage E2 from the voltage Ea at point a, and follows a downward curve Eb as shown in FIG. 3A. Theoretically, a transistor turns on if the base voltage is higher than 0.6V.
It turns off if it is lower than 0.6V. However, due to the characteristics of a transistor, it does not turn completely on or completely off at 0.6V, and when the base voltage is around 0.6V, the transistor is in an intermediate state. Therefore, b
As the voltage Eb at the point decreases, the transistor
The voltage Ec at point c, which is the base voltage of Q 1 , decreases,
Even when the voltage reaches around 0.6V, transistor Q1 does not instantly change from the on state to the off state. And the voltage
Since the voltage drop across Eb is gradual, the voltage Ec at point c remains around 0.6V for a considerable period of time, so transistor Q1 turns off after a long period of time in the intermediate state. Therefore, the voltage Ed at point d follows a gradual rising curve Ed as shown in FIG .
It also turns on after going from the off state to the intermediate state for a while.

そして、トランジスタQ5,Q6を経てトランジ
スタQ7に到つても、トランジスタQ7のコレクタ
電圧であるe点の電圧Eeは、d点の電圧Edと同
様の上昇曲線をたどるため、ミユートトランジス
タQ8,Q9は、e点の電圧Eeの立上り部分でオフ
から瞬時にオンになれず、電源オフ時のミユート
の効きが遅れる。
Even when reaching the transistor Q 7 via the transistors Q 5 and Q 6 , the voltage Ee at the point e, which is the collector voltage of the transistor Q 7 , follows the same rising curve as the voltage Ed at the point d. Q 8 and Q 9 cannot be turned on instantly from off at the rising edge of voltage Ee at point e, and the effect of the mute is delayed when the power is turned off.

上述とは逆に、スイツチS1及び/またはスイツ
チS2がオフ状態から、スイツチS1及びスイツチS2
がともにオン状態になつた場合、バツテリ2に接
続された他の回路が動作し出すため負荷が変動す
る。従つて、第4図Aの上昇曲線Eaに示す如く、
a点の電圧Eaは、上昇の途中で一時的にかつ急
激に降下する。それにともなつて、第4図Aの上
昇曲線Ecに示す如く、c点の電圧Ecも一時的か
つ急激に降下する。これにより、オンしかかつて
いたトランジスタQ1が瞬間的にオフし、d点の
電圧Edは第4図Bに示す如く、降下中に、一時
的かつ急激に上昇する。これと同様な電圧の変化
がe点にも起こり、オフしかかつていたミユート
トランジスタQ8,Q9が瞬間的にオンする。これ
により、ミユート回路が不安定な動作をしてい
た。
Contrary to the above, when switch S 1 and/or switch S 2 is in the OFF state, switch S 1 and switch S 2
When both are turned on, other circuits connected to the battery 2 start operating, causing the load to fluctuate. Therefore, as shown in the rising curve Ea in Figure 4A,
The voltage Ea at point a temporarily and rapidly drops during the rise. Along with this, the voltage Ec at point c also drops temporarily and rapidly, as shown by the rising curve Ec in FIG. 4A. As a result, the transistor Q1 , which was previously only turned on, momentarily turns off, and the voltage Ed at point d temporarily and rapidly rises while falling, as shown in FIG. 4B. A similar voltage change occurs at point e, and the mute transistors Q 8 and Q 9 , which were previously off, are turned on momentarily. This caused the mute circuit to operate unstable.

(考案が解決しようとする問題点) ミユート回路は本来、カーステレオの電源スイ
ツチS1及び/または車のACCスイツチS2がオフ
状態(電源オフ)になつた場合は、瞬時にミユー
トを効かせ、スイツチS1及びスイツチS2が共にオ
ン状態(電源オン)になつた場合は、コンデンサ
C1の容量で決まる所定時間後にミユートを確実
に解除するものである。
(Problem to be solved by the invention) Originally, the Mute circuit was designed to instantly activate the Mute when the car stereo's power switch S1 and/or the car's ACC switch S2 were turned off (power off). , when switch S 1 and switch S 2 are both in the on state (power on), the capacitor
This is to ensure that the miute is released after a predetermined time determined by the capacity of C1 .

しかし、上述の如く従来のミユート回路は、そ
のミユート回路に接続された従来の電源オン/オ
フ検出回路が電源オン/オフ動作を正確に検出し
ないために、瞬時に行なわれるべきミユート回路
のミユートオン動作が遅れて行なわれていた。さ
らに、スイツチS1及びスイツチS2が共にオン状態
になつた場合、所定時間後に行なわれるべきミユ
ート回路のミユートオフ動作が確実に行なわれな
かつた。
However, as mentioned above, in the conventional mute circuit, the conventional power on/off detection circuit connected to the mute circuit does not accurately detect the power on/off operation. was carried out late. Furthermore, when both the switch S1 and the switch S2 were turned on, the mute-off operation of the mute circuit, which should be performed after a predetermined period of time, could not be reliably performed.

(問題点を解決するための手段) そこで、上記問題点を解決するために本考案
は、スイツチを有する第1の直流電源ラインが第
1の分圧抵抗を介してベースに接続されると共
に、第2の直流電源ラインがコレクタに接続さ
れ、かつエミツタが接地された電圧検出用の第1
のトランジスタと、この第1のトランジスタのコ
レクタがベースに接続されると共にエミツタが接
地された前記第1のトランジスタと同極性のスイ
ツチング用の第2のトランジスタと、前記第1の
トランジスタのベースが第2の分圧抵抗を介して
コレクタに接続されると共にエミツタが接地され
た前記第1のトランジスタと同極性の分圧抵抗切
換用の第3のトランジスタと、この第3のトラン
ジスタのベースがコレクタに接続されると共に前
記第2のトランジスタのコレクタがベースに接続
され、かつ前記第2の直流電源ラインがエミツタ
に接続された前記第3のトランジスタをドライブ
するための前記第1のトランジスタと逆極性の第
4のトランジスタと、前記第2のトランジスタの
コレクタがカソードに接続されると共にアノード
が外部回路に接続されたダイオードとより構成し
たことを特徴とする電源オン/オフ検出回路を提
供するものである。
(Means for Solving the Problems) Therefore, in order to solve the above problems, the present invention provides that a first DC power supply line having a switch is connected to the base via a first voltage dividing resistor, and The second DC power supply line is connected to the collector and the emitter is grounded.
, a second transistor for switching having the same polarity as the first transistor, the collector of which is connected to the base and the emitter of which is grounded; a third transistor for switching the voltage dividing resistor, which has the same polarity as the first transistor and whose collector is connected to the collector through the voltage dividing resistor 2 and whose emitter is grounded; and the base of the third transistor is connected to the collector. and a collector of the second transistor is connected to the base, and the second DC power supply line is connected to the emitter of the third transistor. The present invention provides a power on/off detection circuit comprising a fourth transistor and a diode having a collector connected to a cathode of the second transistor and an anode connected to an external circuit. .

(実施例) 本考案になる電源オン/オフ検出回路を第1図
と共に以下に詳細に説明する。第1図は本考案の
電源オン/オフ検出回路の一実施例及びミユート
回路の要部を示す回路図である。なお、従来例と
同一の部分に同一の符号を付し、その部分の具体
的説明は省略する。
(Example) A power on/off detection circuit according to the present invention will be described in detail below with reference to FIG. FIG. 1 is a circuit diagram showing an embodiment of the power on/off detection circuit and a main part of the mute circuit of the present invention. Note that the same parts as in the conventional example are given the same reference numerals, and specific explanations of those parts will be omitted.

まず、本実施例の電源オン/オフ検出回路1の
回路構成について説明する。バツテリ2より電源
が供給され、カーステレオ電源スイツチS1
ACCスイツチS2とを有する第1の直流電源ライ
ンが、ツエナーダイオードD1及び第1の分圧抵
抗R1を介してエミツタ接地の電圧検出用NPNト
ランジスタQ1のベースに接続されている。ツエ
ナーダイオードD1のアノードと分圧抵抗R1との
接続点は、抵抗R2を介して接地されている。バ
ツテリ2より電源が供給される第2の直流電源ラ
インは、抵抗R3を介してトランジスタQ1のコレ
クタに接続されている。
First, the circuit configuration of the power on/off detection circuit 1 of this embodiment will be explained. Power is supplied from battery 2, and the car stereo power switch S1
A first DC power supply line having an ACC switch S2 is connected to the base of a voltage detection NPN transistor Q1 whose emitter is grounded via a Zener diode D1 and a first voltage dividing resistor R1 . The connection point between the anode of the Zener diode D1 and the voltage dividing resistor R1 is grounded via the resistor R2 . A second DC power line supplied with power from the battery 2 is connected to the collector of the transistor Q1 via a resistor R3 .

ミユートトランジスタQ8,Q9のスイツチング
用でありエミツタ接地のNPNトランジスタQ2
ベースは、トランジスタQ1のコレクタと抵抗R3
との接続点に接続され、また、トランジスタQ2
のコレクタはダイオードD2のカソードに接続さ
れている。このダイオードD2のアノードはミユ
ート回路に接続されている。
The base of the emitter-grounded NPN transistor Q2 , which is used for switching the miute transistors Q8 and Q9 , is connected to the collector of the transistor Q1 and the resistor R3.
and also the transistor Q 2
The collector of is connected to the cathode of diode D2 . The anode of this diode D 2 is connected to the miute circuit.

エミツタ接地の分圧抵抗切換用NPNトランジ
スタQ3のコレクタは、第2の分圧抵抗R4を介し
て、第1の分圧抵抗R1とトランジスタQ1のベー
スとの接続点に接続されている。また、トランジ
スタQ3のベースは抵抗R5を介してトランジスタ
Q3をドライブするPNPデジタルトランジスタQ4
のコレクタに接続されている。
The collector of the NPN transistor Q 3 for switching the voltage dividing resistor whose emitter is grounded is connected to the connection point between the first voltage dividing resistor R 1 and the base of the transistor Q 1 via the second voltage dividing resistor R 4 . There is. Also, the base of transistor Q3 is connected to the transistor through resistor R5 .
PNP digital transistor Q4 driving Q3
connected to the collector.

このデジタルトランジスタQ4のベースは、ト
ランジスタQ2のコレクタに接続され、エミツタ
は第2の直流電源ラインに接続されている。デジ
タルトランジスタQ4は第1図に示す如く、抵抗
R6及び抵抗R7を備えている。
The base of this digital transistor Q4 is connected to the collector of transistor Q2 , and the emitter is connected to the second DC power supply line. The digital transistor Q4 is a resistor as shown in Figure 1.
R 6 and resistor R 7 .

次に本実施例の回路動作について説明する。基
本動作は従来例と同様であるので、ここではその
詳細な説明は省略する。
Next, the circuit operation of this embodiment will be explained. Since the basic operation is the same as that of the conventional example, detailed explanation thereof will be omitted here.

本実施例のトランジスタQ2は、従来例のトラ
ンジスタQ10と同様にミユートトランジスタQ8
Q9のスイツチング用トランジスタであると共に、
トランジスタQ4のドライブ用トランジスタでも
ある。ダイオードD2はトランジスタQ4のベース
からの電流がコンデンサC1に供給されるのを防
ぐためのものである。
The transistor Q 2 of this embodiment is similar to the transistor Q 10 of the conventional example, and is composed of the mute transistors Q 8 ,
In addition to being a switching transistor for Q9 ,
It is also the drive transistor for transistor Q4 . Diode D 2 is intended to prevent current from the base of transistor Q 4 from being supplied to capacitor C 1 .

まず、スイツチS1及び/またはスイツチS2がオ
フ状態(電源オフ)では、トランジスタQ1はオ
フ、トランジスタQ2はオンであるので、トラン
ジスタQ3及びトランジスタQ4はオンであり、よ
つて、トランジスタQ1のベースは分圧抵抗R4
より接地されている。また、ミユートトランジス
タQ8,Q9はトランジスタQ2がオンしているので、
共にオンである。従つて、ミユートが効いた状態
である。
First, when switch S 1 and/or switch S 2 is off (power off), transistor Q 1 is off and transistor Q 2 is on, so transistor Q 3 and transistor Q 4 are on. The base of transistor Q 1 is grounded by voltage dividing resistor R 4 . Also, since transistor Q 2 is on in the miute transistors Q 8 and Q 9 ,
Both are on. Therefore, Miyut is in effect.

次に、スイツチS1及びスイツチS2が共にオン状
態になると、トランジスタQ1はオン、トランジ
スタQ2はオフとなるので、トランジスタQ4がオ
フとなり、よつて、トランジスタQ3がオフする。
この過程を説明すると、スイツチS1,S2が共にオ
ン状態(電源オン)となつた瞬間は、b点の電圧
Ebが分圧抵抗R1,R4により分圧され、その分圧
された電圧EcがトランジスタQ1のベースに印加
される。そして、c点の電圧Ecが0.6V以上にな
るとトランジスタQ1がオンし、トランジスタQ2
がオフとなる。よつて、トランジスタQ4がオフ
し、分圧抵抗切換用トランジスタQ3がオフとな
り、トランジスタQ1のベースに接続された抵抗
R4は、接地から開放となる。従つて、このとき、
バツテリ2に接続された他の回路が動作を始め負
荷が大きくなり、b点の電圧Ebが瞬時に降下し
ても、c点の電圧Ecは分圧抵抗R4による電圧降
下がないので、トランジスタQ1のオン状態を維
持できなくなるまで降下しない。これによつて、
トランジスタQ1はオンを維持でき、トランジス
タQ2はオフを維持できるので、従来例の如く、
オフしかかつていたミユートトランジスタQ8
Q9が瞬間的にオンすることがなく、ミユート回
路は、電源がオンされてから所定時間後に確実に
ミユートオフ動作が行なえる。但し、c点の電圧
EcがトランジスタQ1にベース電流を流せなくな
るまで降下するとトランジスタQ1のオンを維持
できなくなるので、b点の瞬間的な電圧降下を十
分考慮して、分圧抵抗R1,R4の抵抗値を決定す
る。
Next, when switch S1 and switch S2 are both turned on, transistor Q1 is turned on and transistor Q2 is turned off, so transistor Q4 is turned off, and thus transistor Q3 is turned off.
To explain this process, at the moment both switches S 1 and S 2 are turned on (power on), the voltage at point b is
Eb is divided by voltage dividing resistors R 1 and R 4 , and the divided voltage Ec is applied to the base of transistor Q 1 . Then, when the voltage Ec at point c becomes 0.6V or higher, transistor Q 1 turns on, and transistor Q 2
is turned off. Therefore, the transistor Q4 is turned off, the voltage dividing resistor switching transistor Q3 is turned off, and the resistor connected to the base of the transistor Q1 is turned off.
R 4 is open from ground. Therefore, at this time,
Even if other circuits connected to battery 2 start operating and the load increases and the voltage Eb at point b drops instantaneously, the voltage Ec at point c does not drop due to the voltage dividing resistor R4 , so the transistor Do not descend until it is no longer possible to keep Q 1 on. By this,
Since transistor Q 1 can remain on and transistor Q 2 can remain off, as in the conventional example,
Miut transistor Q 8 which was only off once,
Since Q9 does not turn on momentarily, the mute circuit can reliably perform the mute-off operation after a predetermined period of time after the power is turned on. However, the voltage at point c
If Ec drops to the point where the base current can no longer flow through transistor Q 1 , it will no longer be possible to keep transistor Q 1 on, so the resistance values of voltage dividing resistors R 1 and R 4 should be adjusted, taking into full consideration the instantaneous voltage drop at point b. Determine.

次に、スイツチS1及び/またはスイツチS2がオ
フ状態(電源オン→オフ)になると、本実施例は
上記と逆の回路動作を行なう。まず、b点の電圧
Ebが降下するとトランジスタQ1は完全オン状態
を維持できず、中間状態である半オン状態にな
る。そして、d点に若干の電圧が生じ、トランジ
スタQ2はオフから半オン状態となる。これによ
り、トランジスタQ4がオンし、トランジスタQ3
もオンするので、分圧抵抗R4は接地される。こ
のとき、トランジスタQ1のベース電圧であるc
点の電圧Ecは、分圧抵抗R1及び分圧抵抗R4によ
り分圧されるので、急激に降下しトランジスタ
Q1は瞬時にオフする。ここで、もし、a点の電
圧Eaが多少上昇し、b点の電圧Ebが多少上昇し
ても、c点の電圧Ecは、電圧Ebが分圧抵抗R1
R4で分圧された電圧であるのでほとんど上昇し
ない。従つて、トランジスタQ1は安定してオフ
を維持できる。
Next, when the switch S1 and/or the switch S2 is turned off (power on→off), this embodiment performs the circuit operation opposite to the above. First, the voltage at point b
When Eb drops, transistor Q1 cannot maintain a fully on state and becomes an intermediate state, a half-on state. Then, a slight voltage is generated at point d, and transistor Q2 changes from off to half on. This turns on transistor Q4 and turns on transistor Q3
is also turned on, so the voltage dividing resistor R4 is grounded. At this time, c which is the base voltage of transistor Q1
The voltage Ec at the point is divided by voltage dividing resistor R1 and voltage dividing resistor R4 , so it drops rapidly and the transistor
Q 1 turns off instantly. Here, even if the voltage Ea at point a rises a little and the voltage Eb at point b rises a little, the voltage Ec at point c will be the same as the voltage Eb at the voltage dividing resistor R 1 ,
Since the voltage is divided by R4 , it hardly increases. Therefore, transistor Q 1 can be stably maintained off.

よつて、電源オフ時に、トランジスタQ1は瞬
時にオフ、トランジスタQ2は瞬時にオンするの
で、ミユートトランジスタQ8,Q9も瞬時にオン
し、すみやかにミユートが掛かる。
Therefore, when the power is turned off, the transistor Q 1 is instantly turned off and the transistor Q 2 is turned on instantly, so the mute transistors Q 8 and Q 9 are also turned on instantly, and the mute is immediately applied.

なお、ここでは、本考案の電源オン/オフ検出
回路をミユート回路に接続した場合について説明
したが、リセツト回路等に接続してもよい。ま
た、デジタルトランジスタQ4は一般のトランジ
スタと抵抗とより構成してもよい。
Although the case where the power on/off detection circuit of the present invention is connected to a mute circuit has been described here, it may also be connected to a reset circuit or the like. Further, the digital transistor Q4 may be composed of a general transistor and a resistor.

(考案の効果) 以上のように、本考案に係る電源オン/オフ検
出回路は、電圧検出用トランジスタのベースに印
加されるベース電圧を分圧する分圧抵抗の抵抗値
を切換えることにより、電源オフ時には、ベース
電圧を急激に降下させて、電圧検出用トランジス
タのスレツシユホールド電圧付近を速く通過させ
ることができるので、電圧検出用トランジスタを
瞬時にオフでき、従つて、電源オフ状態を瞬時に
かつ安定して検出できる。さらに、電源オン時に
は、電圧検出用トランジスタのベース電圧がスレ
ツシユホールド電圧付近で変動しても電圧検出用
トランジスタが誤動作を起こす虞れがないので、
電圧変動の影響を受けずに正確に電源オン状態を
検出できる。
(Effects of the invention) As described above, the power on/off detection circuit according to the invention turns off the power by switching the resistance value of the voltage dividing resistor that divides the base voltage applied to the base of the voltage detection transistor. Sometimes, the base voltage can be dropped rapidly and quickly passed near the threshold voltage of the voltage sensing transistor, so the voltage sensing transistor can be turned off instantaneously, thus turning off the power off state instantly and quickly. Can be detected stably. Furthermore, when the power is turned on, there is no risk of the voltage detection transistor malfunctioning even if the base voltage of the voltage detection transistor fluctuates around the threshold voltage.
The power-on state can be accurately detected without being affected by voltage fluctuations.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の電源オン/オフ検出回路の一
実施例及びミユート回路の要部を示す回路図、第
2図は従来の電源オン/オフ検出回路及びミユー
ト回路の要部を示す回路図、第3図及び第4図は
第2図図示の回路の動作説明用電圧波形図であ
る。 1……電源オン/オフ検出回路、2……バツテ
リ、12a,12b……ラインアンプ、C1,C2
……コンデンサ、D1……ツエナーダイオード、
D2……ダイオード、Q1〜Q3,Q5,Q6,Q8,Q9
…NPNトランジスタ、Q4……デジタルトランジ
スタ、Q7……PNPトランジスタ、R1〜R17……
抵抗、S1,S2……スイツチ。
Fig. 1 is a circuit diagram showing an embodiment of the power on/off detection circuit of the present invention and main parts of a mute circuit, and Fig. 2 is a circuit diagram showing main parts of a conventional power on/off detection circuit and a mute circuit. , 3 and 4 are voltage waveform diagrams for explaining the operation of the circuit shown in FIG. 2. 1...Power on/off detection circuit, 2...Battery, 12a, 12b...Line amplifier, C 1 , C 2
... Capacitor, D 1 ... Zener diode,
D 2 ... Diode, Q 1 to Q 3 , Q 5 , Q 6 , Q 8 , Q 9 ...
...NPN transistor, Q 4 ...Digital transistor, Q 7 ...PNP transistor, R 1 to R 17 ...
Resistance, S 1 , S 2 ... switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] スイツチを有する第1の直流電源ラインが第1
の分圧抵抗を介してベースに接続されると共に、
第2の直流電源ラインがコレクタに接続され、か
つエミツタが接地された電圧検出用の第1のトラ
ンジスタと、この第1のトランジスタのコレクタ
がベースに接続されると共にエミツタが接地され
た前記第1のトランジスタと同極性のスイツチン
グ用の第2のトランジスタと、前記第1のトラン
ジスタのベースが第2の分圧抵抗を介してコレク
タに接続されると共にエミツタが接地された前記
第1のトランジスタと同極性の分圧抵抗切換用の
第3のトランジスタと、この第3のトランジスタ
のベースがコレクタに接続されると共に前記第2
のトランジスタのコレクタがベースに接続され、
かつ前記第2の直流電源ラインがエミツタに接続
された前記第3のトランジスタをドライブするた
めの前記第1のトランジスタと逆極性の第4のト
ランジスタと、前記第2のトランジスタのコレク
タがカソードに接続されると共にアノードが外部
回路に接続されたダイオードとより構成したこと
を特徴とする電源オン/オフ検出回路。
A first DC power line having a switch is a first
is connected to the base through a voltage dividing resistor, and
a first transistor for voltage detection, the collector of which is connected to a second DC power supply line and whose emitter is grounded; and the first transistor whose collector is connected to its base and whose emitter is grounded; a second transistor for switching having the same polarity as the transistor; and a second transistor for switching having the same polarity as the first transistor, the base of which is connected to the collector via a second voltage dividing resistor, and the emitter of which is the same as the first transistor. a third transistor for switching the polarity dividing resistor; the base of the third transistor is connected to the collector;
The collector of the transistor is connected to the base,
and a fourth transistor having a polarity opposite to that of the first transistor for driving the third transistor, the emitter of which is connected to the second DC power supply line, and the collector of the second transistor is connected to the cathode. 1. A power on/off detection circuit comprising a diode having an anode connected to an external circuit.
JP7274287U 1987-05-15 1987-05-15 Expired - Lifetime JPH0537250Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7274287U JPH0537250Y2 (en) 1987-05-15 1987-05-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7274287U JPH0537250Y2 (en) 1987-05-15 1987-05-15

Publications (2)

Publication Number Publication Date
JPS63181964U JPS63181964U (en) 1988-11-24
JPH0537250Y2 true JPH0537250Y2 (en) 1993-09-21

Family

ID=30916467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7274287U Expired - Lifetime JPH0537250Y2 (en) 1987-05-15 1987-05-15

Country Status (1)

Country Link
JP (1) JPH0537250Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182658A1 (en) * 2014-05-30 2015-12-03 三菱電機株式会社 Circuit for driving electrical-power semiconductor element

Also Published As

Publication number Publication date
JPS63181964U (en) 1988-11-24

Similar Documents

Publication Publication Date Title
JPH05315856A (en) Power amplifier
JPH0537250Y2 (en)
JPH0624347U (en) Overcurrent monitoring circuit
JPH0666592B2 (en) Power amplifier
JPH0333947Y2 (en)
JPH04295222A (en) Stabilized power supply circuit
JPS5811077Y2 (en) switching circuit
JPH0546097Y2 (en)
JPS6019166B2 (en) push pull power amplifier
JPS6129574B2 (en)
JPH0526810Y2 (en)
JPS6016022Y2 (en) Latching relay drive circuit
JPS5921554Y2 (en) Instant return type delay circuit
JP2548022Y2 (en) Stabilized power supply circuit
JPH0542482Y2 (en)
JPS623857Y2 (en)
JPS631219A (en) Transmission amplifying device having transmission power control function
JPH0248895Y2 (en)
JPS5834809Y2 (en) AGC circuit
JPS6119536Y2 (en)
JPH0615296Y2 (en) Overload detection circuit
JPS5941621Y2 (en) Overload detection circuit
JPS6342593Y2 (en)
JPS5941620Y2 (en) Overload detection circuit
JPH02162917A (en) Power source switch circuit