JPH02162744A - 半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半ｍ縁性ＧａＡｓ　（ガリウム・砒素）基板
上に形成される空間電荷制限電流を応用したｎ◆−１−
ｎ◆型保護ダイオードの製造技術に係わり、特にＧａＡ
ｓＭ已５ＦＥＴ　（ＭｅｔａｌＳｅｍｉｃｏｎｄｕｃｔ
ｏｒ−Ｆｉｅｌｄ−ＥｆｆｅｃＬ４ｒａｎｓｉｓｔｏｒ
　）の静電サージ電流の吸収に好適な保護ダイオードの
製造技術に関する。

〔従来の技術〕

ｎ”−１−ｎ＋ダイオードは、第１２図に示されるよう
に、半絶縁性ＧａＡｓ基板１の主面に一対のｎ◆形拡散
領域２．３を設けかつ絶縁膜４に被われないｎ◆形拡散
領域２．３上にダイオード用電極５．６を設けることに
よって製造される。

すなわち、前記半絶縁性ＧａＡｓ基板１は比抵抗が１０
’〜１０１Ω・ｃｍと高抵抗半絶縁体〔真性（ｉｎｔｒ
ｉｎｓｉｃ）半導体：ｌ〕が使用される。この結果、前
記ｎ◆形拡散領域２，３とｎ◆形拡散領域２．３の間の
真性半導体領域（ｉ　ｆｉｌ域）７のエネルギーバンド
図は、第１３図に示されるようになる。同エネルギーバ
ンド図において、点線で示される部分がフェルミレベル
（ＦＬ）であり、８が伝導帯であり、９が価電子帯であ
る。そして、ｎ＋形領領域ｎ◆）とｉ　６１域との界面
には電位障壁ａが形成される。この電位障壁ａは、約０
．　６ｅＶとなる。なお、遷移領域は空間電荷制限領域
すと称される。また、このダイオードの電流（■）−電
圧（Ｖ）特性は、第１４図に示されるようになり、耐圧
は−Ｖ＊、Ｖｍとなる。

このようなｎ◆−１−ｎ◆ダイオードにあっては、ｎ◆
形拡散領域２，３に所定の電圧を印加すると、半絶縁部
分から空間電荷制限領域すを越えて電流が流れる。この
現象は、冶金的に作ったｎｌ−ｐ１ダイオードを背中合
わせの形で接続したバックトウバック型保護ダイオード
と等価であり、したがって、ｎ”−１−ｎ◆型の上記構
造は、ＧａＡｓ基板上に容易に形成できる保護ダイオー
ドとなり得ることが知られている（特開昭６１−２９２
９６５号公報にて開示）。

〔発明が解決しようとする課題〕

ｎ◆−１−ｎ◆ダイオードは、ＦＥＴ＠ＧａＡＳ基板上
に製作する際に形成するｎ◆形拡散領域を作り込む時に
同時に作ることができ、ｐｎ接合形成による保護ダイオ
ードの如くｐ形拡散領域を設ける必要がなく、簡単であ
ることが特長である。

しかし、このダイオードは以下の理由により、サージ吸
収力（サージ吸収能力）が大きくないことが本発明者に
よってあきらかにされた。すなわち、ｎ◆−１−ｎ◆ダ
イオードは対向するｎ◆形拡ｒＰ１．領域とｌ領域の接
触面積が前記ｎ◆形拡散領域の拡散層深さが浅いために
大きくとることができない、したがって、貫通サージ電
流の通過断面積が広くとれず、サージ吸収能力がｐｎ冶
金接合型ダイオードに及ばない。

また、このｎ◆−１−ｎ÷ダイオードは電位障壁の高さ
がばらつき易いことをも見出した。すなわち、電位障壁
は半絶縁性ＧａＡｓ基板の成長条件等によって微妙に変
わる。このため、ｎ÷−ｌ−ｎ◆ダイオードの特性が変
動し易くなる。

本発明の目的は、サージ吸収力の高いｎ”−１−ｎ◆ダ
イオードを提供することにある。

本発明の他の目的は、サージ吸収力の高いｎ◆−１−ｎ
◆ダイオードを有する半導体素子を提供することにある
。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、本発明のｎ”−１−ｎ＋ダイオードは、半絶
縁性の真性ＧａＡｓ基板の主面に一対のｎ◆形拡散領域
を設けてｎ◆−１−ｎ◆で構成されるバックトウバック
形のダイオードを構成しているとともに、前記ｎ◆形拡
散領域とｎ◆形拡散領域間の１領域には電子線が照射さ
れてトラップ準位を有するトラップ領域が設けられてい
る。前記トラップ準位は、エネルギーバンド中で伝導帯
の下方０．２〜０．３ｅＶに位置している。このため、
このトラップ準位が電子で満たされればｎ◆形拡散領域
との電位障壁高さは０．１〜０．　２ｅＶとなり、この
準位がない場合の約０．６ｅＶに比べ充分低くなってい
る。

〔作用〕

上記した手段によれば、本発明のｎ”−１−ｎ◆ダイオ
ードは、ｌ領域に電子線の照射によってトラップ準位が
形成されている。このトラップ準位は、エネルギーバン
ド中で伝導帯の下方０．　２〜０．３ｅＶに位置してい
る。このため、このトラップ準位が電子で満たされれば
ｎ÷形拡ｒＰ１．Ｏｆｆ域との電位障壁高さは０．１〜
０．２ｅＶとなり、この準位がない場合の０，６ｅＶに
比べ充分低くなる。したがって、ｌ　８１域をサージ電
流（電子）が流れた場合、先ず、その初期の電子がＩ　
ＳＩ域のトラップ準位にトラップされる。そして、トラ
ップ単位が電子で満たされる結果、１９３域のエネルギ
ー準位がｎ＋形拡散領域のエネルギー準位に近づく、こ
のように、−旦ｌ領域のエネルギーレベルがｎ十形拡散
領域に近くなれば、次に流れ来るサージ電流は電位障壁
が約０．６ｅＶから０．１〜０．２ｅＶと低くなるため
、容易にｎ十形拡散領域からｎ十形拡散領域に流れ込み
、サージ吸収力が高くなる。

〔実施例〕

以下図面を参照して本発明の一実施例について説明する
。

第１図は本発明の一実施例による保護ダイオード付Ｇａ
ＡｓＭＥＳＦＥＴにおけるｎ”−１−ｎ◆ダイオードの
概要を示す断面図、第２図は同じくエネルギーバンド図
、第３図は同じくサージ電流が流れた状態におけるエネ
ルギーバンド図、第４図は同じ（サージ電流が流れる前
の電流−電圧特性を示すグラフ、第５図は同じくサージ
電流が流れた状態の電流−電圧特性を示すグラフ、第６
図は同じ＜ＦＥＴの４１１Ｉ！！！を示す模式的平面図
、第７図は同じく等価回路図、第８図〜第１１図はｎ“
−１−ｎ＋ダイオードの各製造工程における断面図であ
って、第８図は半絶縁性ＧａＡｓ基板の主面にイオン打
ち込みがなされた状態を示す断面図、第９図は拡散処理
された半絶縁性ＣａＡｓ基板を示す断面図、第１０図は
電子線が部分的に照射された半絶縁性ＧａＡｓ基板を示
す断面図、第１１図はダイオード用電極が形成された半
絶縁性ＣａＡｓ基板を示す断面図である。

この実施例では保護ダイオード付ＧａＡｓＭＥＳＦＥＴ
に本発明を適用した例について説明する。

この保護ダイオードＧａＡｓＭＥＳＦＥＴは、第７図の
等価回路に示すようにゲート（Ｇ）、　ソース（Ｓ）、
ドレインＣＤ）で構成されるＭＥＳＦＥＴのゲートとソ
ース間にバックトウバーツクのダイオード（保護ダイオ
ード）１０を入れた構造となっている。ＧａＡｓＭＥＳ
ＦＥ１’は、ＧａＡｓにおける電子移動度が３１に比較
して速いという物理的性質を生かし、高速動作可能とす
るべくデバイスのゲート長を通常１１！ｍ以下に短縮し
ている。このため、静電破壊強度が弱くなる。そこで、
この静電破壊強度を高めるために、性能の良い保護ダイ
オードをゲートとソース間に設けている。

ＧａＡｓＭＥＳＦＥＴチップ（半導体素子）２０におい
て、ソース、ドレイン、ゲート等の電極パターンは、第
６図に示されるようになっている。

すなわち、矩形のチップ２０の主面には矩形パターンか
らなる一対のソース電極２１．ドレイン電極２２が設け
られている。また、このソース電極２１とドレイン電極
２２間には細長くゲート電極２３が延在している。この
ゲート電極２３のソース電極２１とドレイン電ｉ２２か
ら外れた部分は幅広となりワイヤボンディング部２４を
構成している。前記ソース電極２１およびドレイン電極
２２にもワイヤボンディング部２５．２６が設けられて
いる。

一方、チップ２０の左側には保護ダイオード１０、すな
わちｎ◆−１−ｎ◆で構成されるｎ◆−１−ｎ◆ダイオ
ード１０が設けられている。このｎ◆−１−ｎ◆ダイオ
ード１０は、点線で示されるように一対のｎ十形拡散領
域２．３とこのれ◆形拡散領域２，３間の真性半導体領
域（ｉ　９Ｍ域）７とによって構成されている。また、
この真性半導体領域７は二点鎖線で示されるように電子
線照射によって形成されたトラップ領域２７ともなって
いる。また、前記ｎ十形拡散領域２．３上にはダイオー
ド用電極５．６がそれぞれ設けられている。一方のダイ
オード用電極５はチップ２０の表面上に延在し、この延
在した配線部２８は前記ソース電極２１に電気的に接続
されている。また、他方のダイオード用電極６の配線部
２９はゲート電極２３に電気的に接続されている。

つぎに、ｎ◆−１−ｎ＋ダイオード１０の構造について
詳細に説明する。すなわち、第１図はｎ◆−１−ｎ◆ダ
イオード１０の構造を示す断面図である。ｎ◆−１−ｎ
◆ダイオード１０は真性な半絶縁性ＣａＡｓ基板ｌの表
面に一対のｎ十形拡散領域２．３を設けることによって
形成されている。半絶縁性ＧａＡｓ基板１は比抵抗ρが
１０″〜１０＠Ω・ｃｍとなる真性（ｉｎＬｒｉｎｓｉ
ｃ）半導体となっている。また、前記ｎ十形拡散領域２
．３はこれに反してドナーを入れた外因性（ｅｘｔｒｉ
ｎｓｉｃ）半導体となっている。

前記ｎ◆形拡散領域２，３は第８図に示されるように、
半絶縁性ＧａＡｓ基板１の主面に選択的に厚さ５０００
人程度のＳｉｎｇ膜３１膜設１た後、このＳ　ｉ　０１
１Ｂ１３１をマスクとしてＳ＋イオン３２を打ち込み、
かつアニールすることによって第９図に示されるように
形成される。前記Ｓ＋イオン３２の打ち込みは１５０Ｋ
ｅＶ、　　ドーズ量３Ｘ１０”ｃｍ−”として行われる
。打ち込まれたＳ＋イオン３２は、８００°ＣのＡｓを
含む雰囲気中で２０分間アニールされることによって活
性化される。活性化されたＳｉイオン３２は０．１〜０
８２μｍの深さにまで拡散してｎ４−形拡散領域２．３
を形成する。前記ｎ◆形拡散領域２，３のシート抵抗は
１００〜１５０Ω／口となる。また、前記ｎ◆形拡散領
域２とｎ◆形拡散領域３との間隔文は数μｍとなってい
る。

このように真性な半絶縁性ＧａＡｓ基板１に所定距ｇＩ
離してＳｉイオン３２を打ち込むことによって半絶縁性
ＧａＡｓ基板１をＩ　　（ｉｎｔｒｉｎｓｉｃ）部とし
たｎ”−１−ｎ◆ダイオード１０の基本形が形成される
。

一方、この実施例では、第１図に示されるように、一対
のｎ◆形拡散領域２．３間の１６５域７にトラップ領域
２７（点々で示される領域）が設けられていて、第２図
のエネルギーバンド図で示されるようにトラップ準位（
電子トラップ準位）３３が形成されている。このトラッ
プ準位３３は第１０図に示されるように、対応するｎ◆
形拡散領域２．３間の真性半導体領域７部分に電子線３
４を照射することによって形成される。電子線照射は、
たとえば、打ち込みエネルギー０．７〜２ＭｅＶ、　　
ドーズ量Ｉ　Ｘ　１０”〜Ｉ　Ｘ　１０”ｃｍ−”で行
われる。この結果、深さが０．２〜０．４μｍと前記ｎ
◆形拡散領域２．３の略倍となるトラップ領域２７が形
成される。このトラップ領域２７のトラップ準位３３は
、第２図のエネルギーバンド図に示されるように、伝導
帯８の下方のｈｅＶの位置、たとえば、０．２〜０，３
ｅＶに位置する。なお、エネルギーバンド図において、
点線で示される部分がフェルミレベル（Ｆ　Ｌ）であり
、８が伝導帯であり、９が価電子帯である。そして、ｎ
◆形領領域ｎ＋）とｉ領域との界面には電位障壁ａが形
成される。この電位障壁ａは、ＧａＡｓの禁制帯幅が３
００にで１．４２ｅＶであり、ｎ◆形ＧａＡｓでは伝導
帯８がフェルミレベルの上方約１ｅＶに位置することか
ら、約０，６ｅＶとなる。′ａ移領領域空間電荷制限領
域すと称される。

なお、前記電子線照射はダイオード形成のためにｉ　ｆ
Ｉｌｔ域７に特定されて照射されることから、他の領域
には悪影響を及ぼさない。

また、前記ｎ◆形拡散領域２．３上には、第１１図に示
されるように、ダイオード用電極５，６がＡｕＧｅ　（
金・ゲルマニウム）合金によって形成される。これによ
って保護ダイオード１１が形成される。

つぎに、このようなｎ”−１−ｎ◆ダイオード１０の動
作について説明する。このｎ◆−４−ｎ◆ダイオード１
０においては、前記ｎ◆形拡散領域２．３間の真性半導
体領域（ｉ　２Ｍ域）７にトラップ準位３３を有するト
ラップ領域２７が設けられている。このため、以下の効
果が得られる。従来の構造のｎ◆−１−ｎ＋ダイオード
のエネルギーバンド図は、前述のように第１３図に示さ
れるようになる。この場合、サージ電流が流れる前も、
又、流れ始めてもエネルギー障壁の高さは変わらず、約
０．６ｅＶ程度である。したがって、従来のダイオード
のＩ−Ｖ特性は第１４図の如く不変である。

これに対して、本発明のｎ”−１−ｎ◆ダイオードｌＯ
のエネルギーバンド図は、ｉ　８Ｎ域７にトラップ準位
３３が存在している。このトラップ準位３３はサージ電
流が流れる直前まで第２図に示す如く、ｉ　６１域７に
トラップ準位３３は存在するが、エネルギー障壁は従来
構造の場合と同様にａ、すなわち、約０．６ｅＶである
。したがって、サージ電流が流れ始める瞬間のＩ−Ｖ特
性は第４図のようになり、第１４図で示される従来の場
合と同じである。すなわち、本発明のｎ◆−１−ｎ◆ダ
イオード１０はサージ電流が流れる場合以外は従来のも
のと同一耐圧であり、この保護ダイオード１０が接続さ
れるＭＥＳＦＥＴには従来のものと変わらず何等悪い影
響はない。

一方、−旦サージ電流が流れ始めると、ｉ　ＳＩ域７の
トラップ準位３３に電子３５が捕獲され、エネルギーバ
ンド図は第３図の如くとなり、電位障壁ｄは０．１〜０
．２ｅＶ程度に下がる。この状態に対応したＩ−Ｖ特性
は、第５図に示す如く、サージ電流の流れ始める前の状
態のＩ−Ｖ特性に比・へ、ダイオード耐圧Ｖｍ　’　　
（Ｖ＊　’　＜Ｖ＊　）　。

Ｖ１′　（Ｖｍ’＞　　Ｖ、）が低くなっており、続く
サージ電流に対し、電流がｎ÷−１−ｎ＋部分を貫通し
て通り易くなっている。かくして、本発明の構造によれ
ば、ｎ十形拡散領域２．３とｌ＄■域７の対向面積の小
さいｎ◆−１−ｎ÷ダイオード１０であってもサージ吸
収力の良いダイオードとすることができる。

このような実施例によれば、つぎのような効果が得られ
る。

（１）本発明のｎ◆−１−ｎ◆ダイオードは、真性半導
体９Ｎ域がトラップ単位を有するトラップ領域となって
いて、サージ電流が流れ出すと、前記真性半導体領域の
ｎ十形拡散領域に対する電位障壁は約０．６ｅＶから０
．１〜０．２ｅＶに下がるため、その後のサージ電流が
流れ易くなり、サージ吸収力がｐｎ接合ダイオードと同
様に高くなるという効果が得られる。

（２）上記（１）により、本発明のｎ◆−４−ｎ◆ダイ
オードは、サージ吸収力が大きくなるため、ＭＥＳＦＥ
Ｔの静電破壊耐量が向上するという効果が得られる。

（３）本発明によれば、制御性の良い電子線照射によっ
てトラップ準位を形成することから、半絶縁性ＧａＡｓ
基板の電位障壁が変動していても所望のトラップ準位を
再現性良く形成できるという効果が得られる。

（４）上記（３）により、本発明によれば、再現性良く
トラップ準位を形成できるため、ｎ十−１−ｎ◆ダイオ
ードの特性が安定するという効果が得られる。

（５）上記（４）により、本発明によれば、再現性良く
トラップ準位を形成できるため、歩留りが向上するとい
う効果が得られる。

（６）上記（１）〜（５）により、本発明によれば、サ
ージ吸収の優れたｎ÷−１−ｎ◆ダイオードを提供する
ことができるとともに、静電破壊耐量が大きい安価な保
護ダイオード付ＧａＡｓＭＥＳＦＥＴを提供することが
できるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、真性半導体基
板として、Ｇａ八へ以外の他の半導体を用いても前記実
施例同様な効果が得られる。この場合、Ｓｌは真性半導
体状態でも電子が流れ易いので回路上工夫を必要とする
。

また、前記実施例では電子線照射によってトラップ準位
３３を形成したが、プラズマ照射あるいは中性子線照射
等によってトラップ準位３３を形成しても良い。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である保護ダイオード付Ｇ
ａＡｓＭＥＳＦＥＴの製造技術に適用した場合について
説明したが、それに限定されるものではなく、ＧａＡｓ
　ＩＣ等の製造技術に適用できる。

本発明は少なくともｎ◆−１−ｎ＋ダイオードを組み込
んだ半導体素子の製造には適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を節単に説明すれば、下記のとおりであ
る。

本発明のｎ◆−１−ｎ◆ダイオードは半絶縁高抵抗領域
となる真性半導体領域に、電子線照射による電子トラッ
プ準位が設けられていることから、サージ電流がこのダ
イオードのｎ＋−１−ｎ十部分を貫通して流れる際、こ
のトラップ準位は電子で充満されるため、真性半導体領
域のｎ十形拡散領域に対する電位障壁高さが低くなる。

したがって、本発明によればサージ電流の貫通裕度が高
められ、静電破壊に対する保護ダイオードの性能を高め
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例による保護ダイオ−トイ寸Ｇ
ａＡｓＭＥＳＦＥＴにおけるｎ÷−ｉ　−ｎ÷ダイオー
ドの概要を示す断面図、 第２図は同じくエネルギーバンド図、 第３図は同じくサージ電流が流れた状態におけるエネル
ギーバンド図、 第４図は同じくサージ電流が流れる前の電流−電圧特性
を示すグラフ、 第５図は同じくサージ電流が流れた状態の電流−電圧特
性を示すグラフ、 第６図は同じ＜ＦＥＴの概要を示す模式的平面図、 第７図は同じ（等価回路図、 第８図はｎ◆−１−ｎ”ダイオードの製造における半絶
縁性ＧａＡｓ基板主面にイオンが打ち込まれた状態を示
す断面図、 第９図は同じく拡散処理された半絶縁性ＧａＡＳ基板を
示す断面図、 第１０図は電子線が部分的に照射された半絶縁性ＧａＡ
ｓ基板を示す断面図、 第１１図はダイオード用電極が形成された半絶縁性Ｇａ
Ａｓ１＆板を示す断面図、 第１２図は従来のｎ◆−１−ｎ◆ダイオードの概要を示
す断面図、 第１３図は同じくエネルギーバンド図、第１４図は同じ
く電流−電圧特性を示すグラフである。 ｌ・・・半絶縁性ｌＣａＡｓ基板、２，３・・・ｎ十形
拡散領域、４・・・絶縁膜、５．６・・・ダイオード用
電極、７・・・真性半導体領域（ｉ　ｗｉ域）、８・・
・伝導帯、９・・・充満帯、１０・・・ｎ◆−１−ｎ＋
ダイオード（保護ダイオード）、２０・・・チップ、２
１・・・ソース電極、２２・・・ドレイン電極、２３・
・・ゲート電極、２４・・・ワイヤボンディング部、２
５．２６・・・ワイヤボンディング部、２７・・・トラ
ップ傾城、２８・・・配線部、２９・・・配線部、３１
・・・Ｓｔｏｗ膜、３２・・・３１イオン、３３・・・
トラップ準位、３４・・・電子線、３５・・・電子。 第　　１ 図 第　　２ 図 第　　３ 図 １０−　ｄ４−τ！り゛４万一ト ３５−電シ 第 図 第 図 第 図 第 図 第 図 第 図 ３４−１．＋！Ｌ 第 図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、真性半導体基板と、この真性半導体基板の主面に設
   けられた一対の不純物拡散領域とを有し、前記一対の不
   純物拡散領域とこれら不純物拡散領域間の真性半導体領
   域はバックトウバック型のダイオードを構成してなる半
   導体素子であって、前記真性半導体領域はトラップ準位
   が設けられていることを特徴とする半導体素子。 ２、半絶縁性ＧａＡｓ基板と、この基板の主面に設けら
   れた一対のｎ＾＋形拡散領域と、前記一対のｎ＾＋形拡
   散領域間の真性半導体領域の表層部に形成されたトラッ
   プ準位とからなることを特徴とする特許請求の範囲第１
   項記載の半導体素子。 ３、前記真性半導体領域のトラップ準位は電子線照射に
   よって形成され０．１〜０．２ｅＶ程度となっているこ
   とを特徴とする特許請求の範囲第２項記載の半導体素子
   。