JPH02162271A - 論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は論理回路に係り、特に試験容易な論理回路に関
する。

〔従来の技術〕

論理回路が正しく製造されたかを試験するには、通常、
一連の入カバターンを印加し、それに対する出カバター
ンが、あらかじめ求めている期待１直パターンと比較し
て一致するかどうかを確認している。

論理回路が順序回路である場合、出カバターンは入カバ
ターンだけではなく、入カバターンを印加する直前の回
路の初期状態に依存する。この為、試験に於ては、被試
販回路を、期待値パターンを得た時の初期状態に一旦設
定してから、試験を行わなければならない。

被試験回路を既知の特定の初期状態に設定するために、
従来では回路の未知状態を既知の状態に導くだめの帰来
系列と呼ばれる入カバターンを、試験のための入カバタ
ーンを印加する前に印加するか、または回路内部のフリ
ップフロップ回路を一度にリセットする等の回路の状態
を確定する為の回路を追加することが行われている。

〔発明が解決しようとする課題〕

しかしながら、従来の帰巣系列を入力パターンに追加す
る前者の方法によると、全体の検査パターン数が増加す
るので、試験に要する時間が増加する。また、回路の状
態を確定するための回路を追加する後者の方法によると
、試験のためだけにゲートや配線、入力端子等を追加し
なければならない。

特に、集積回路の場合、限られた時間内で非常に多くの
回路を試験しなければならないので、１つの回路当りの
試験時間が増加するのは大きな問題である。また、ゲー
ト数や配線数等の増加は、面積の増加をまねき、歩留り
の悪化となるので、これもまた大きな問題である。

本発明の目的は、前述した従来の問題点を解決し、必要
な検査バター７数を増加せず、試験のための余分なゲー
トや配線等も必要とせずに、回路の初期状態が確定でき
るようにした論理回路を提供することにある。

〔課題を解決するための手段〕

本発明の論理回路の構成は、クロック信号が活性状態に
ある時には入力信号に従って前の状態の保持またげ反転
を行い、前記クロック信号が不活性状態にある時には、
入力信号によらず前の状態を保持する手段を有し、さら
に前記クロック信号を前記不活性状態に保ったままで電
源電圧を印加する時に状態が確定するようにしたフリッ
プフロップ回路を備えたことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の論理回路を示す回路ブロッ
ク図である。第１図に於て、本実施例の論理回路１は、
電源端子４，５、クロック制御端子６、フリップフロッ
プ回路２，３を有する。本論理回路ｌは、この他にもフ
リップフロップ回路を含み、全てのフリップフロップ回
路の状態を確定することで、内部の論理状態が確定する
。

各フリップフロップ回路２，３は１つ以上のクロック信
号端子７を持ち、これに印加されるクロック信号が活性
状態の時のみ、データ入力端子８より信号を取り込み、
内部の状態や出力信号を変化し得る。クロック信号７が
不活性状態の時には、データ入力は取り込まれず、フリ
ップフロップの状態は変化しない。

内部の７リツプフロツプ２，３は、全てクロック信号を
、不活性状態に保ったまま、電源を印加しない状態から
電源を印加する状態に変化させると、状態が確定するフ
リップフロップ回路である。

各フリップフロップ回路２．３に印加されるクロック信
号７は、クロック制御端子６に印加する信号により外部
より制御可能である。

従って、本論理回路ｌは、クロック制御端子６に全ての
７リツプフロツプ回路２，３のクロック信号を不活性状
態にする制御信号を印加した状態で電源端子４，５の間
の電圧を零にし、その後亀。

圧を正規の値まで刃口えると、回路の状態が確定する。

このようにして、状態確定のための付加回路も、入カバ
ターン列の追加も必要なしに状態が確定する。

次に、フリップフロップ回路２．３のように、クロック
信号を不活性に保ったまま電源を印加する時に状態の確
定するフリップフロップ回路を、第２図、第３図を用い
て示す。

第２図において、クロック信号端子１５に印加されるク
ロックΦが論理値１の時のみ、データ入力端子１６より
データ入力を取り込み状態を変更する。このクロックφ
が論理値０の時、非活性状態であり、ＡＮＤゲート１３
と１４の出力は、データ入力の値によらず、論理値０で
ある。従ってこの場合出力端子１８を有するフリップフ
ロップ回路の状態は２つのＮＯＲゲート１１と１２のみ
で決まる。尚、データ入力端子１６とＡＮＤゲート１４
との間には、インバータ１７がある。

本回路をＣＭＯ８で構成した場合のＮＯＲゲート１１と
１２の回路図を第３図に示す。第３図において、説明の
便宜のため、論理（直ｌはＮチャネルＭＯ８）ランジス
タを導通させる値とする。第３図において、本回路は、
ＰチャネルＭＯ８）ランジスタ２１．２３　　と、Ｎチ
ャネルＭＯ８）ランジスタ２２．２４　　とを備え、ト
ランジスタ２１゜２２は第２図のＮＯＲゲート１１を、
またトランジスタ２３．２４　　はＮＯＲゲート１２を
構成する。

また、容量２５は、第２図のＮＯＲゲー）１１の出力に
付く浮遊容量であり、容量２６はＮＯＲゲート１２の出
力に付く浮遊容量である。端子２７は、第２図の出力端
子１８に対応する。

電源端子４の電位を、電源端子５に対してｏＶから上昇
させた時に状態を確定させる方法について述べる。

一例として、端子２７を論理値ｌに確定させる場合につ
いて説明する。

第１の方法は、ＭＯＳ）ランジスタ２１の電流増幅率を
ＭＯＳトランジスタ２３に比較し大きくする方法である
。これは、チャネル長を同じにして、ＭＯＳトランジス
タ２１のチャネル幅をトランジスタ２３のチャネル幅よ
り大きくするだけで容易に実現できる。今電源端子４の
電位を、０から上昇していつた時、それがＰチャネルＭ
ＯＳトランジスタの閾値電圧より大きくなった時、トラ
ンジスタ２１．２３　は導通し、容量２５．２６は、そ
れぞれトランジスタ２１．２３　　を通じて充電され、
端子２７と２８の電位は上昇していく。この時トランジ
スタ２１の電流増幅率はトランジスタ２３より大きいか
ら、端子２７の電位は端子２８より速く上昇し、やがて
トランジスタ２４を導通させる。

その結果、容［２６の電荷がトランジスタ２４を通して
放電し、端子２８の電位は下がる。端子２７の電位は更
に上昇し、やがてトランジスタ２３ｔ−遮断する。この
ように、端子２７は論理ｌに、また端子２８は論理０に
確定する。

状態を確定するだめの第２の方法は、故意に容量を付加
し、容量２６を容ｆｔ２５に比較し大きくすることであ
る。この場合も端子２７の電位の上昇は、端子２８の電
位の上昇に比較し速いので、第１の方法の場合と同様に
、端子２７と２８の論理値は確定する。

次に本発明の他の実施例の論理回路を示す。本実施例の
論理回路は、第１図を構成するフリップフロップ回路２
．３が第４図の回路ブロックである点を除き、第１図と
同様である。第４図において、本実施例のフリップフロ
ップ回路は、エッチトリガ型のフリップフロップ回路で
あり、クロック信号端子１５に印加されるクロック信号
Φが論理ｆｉ［ｌから論理１直Ｏに変化した時のみ、デ
ータ入力端子１６よりデータ入力を取り込み状態を変化
させる。ゲート３１．　３２．　３３．　３４．　３５
．　３６は、ＮＯＲゲートである。

第４図に示すフリツプフロツプ回路が論理回路中に含ま
れる時は次のようにする。電源印加時にクロック信号Φ
を論理１に保てる時は、接続点３７．３８　　の電位が
常に論理値０なので、第２図の回路の場合と同様になり
、同じ方法で状態を確定できる。

クロック信号Φが論理値０の場合も状態を確定すること
は、次のようにして可能である。この場合、接続点３８
、及び出力端子１８を論理値Ｏに、また接続点３７を論
理値１に確定する。この為には、第３図のようなＣＭＯ
３ゲートであるとすると、ＮＯＲゲート３２，３４．３
６のＰチャネル素子の電流増幅率を、それぞれＮＯＲゲ
ート３１゜３３．３５　　のＰチャネル素子の電流増幅
率に比較し、大きくすれば良い。

〔発明の効果〕

以上説明したように、本発明は、検査開始時の順序回路
の状態を、回路や入カバターン列の追加をせずに確定す
ることができ、ゲート数の減少による面積の減少や検査
時間の減少等を達成することができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の論理回路を示すブロック図
、第２図及び第３図はいずれも第１図の実施例の一部を
示す回路図、第４図は本発明の他の実施例の論理回路を
示す回路図である。 ｌ・・・・・・論理回路、２．３・・・・・・フリップ
フロップ回路、４．５・・・・・・電源端子、６・・・
・・・クロック制御端子、１１．　１２．　３１．３２
．　３３．　３４．　３５゜３６・・・・・・ＮＯＲゲ
ート、１３．１４　・・・・・・ＡＮＤゲート、１５・
・・・・・クロック信号端子、１６・・・・・・データ
入力端子、１７・・・・・・インバータ、１８・・団・
出力端子、２１，２２，２３．２４・・・・・・ＭＯＳ
トランジスタ、 ２５゜ ・・・・・・容量。

Claims (1)

【特許請求の範囲】
1. クロック信号が活性状態にある時には入力信号に従って
   前の状態の保持または状態の反転を行い、前記クロック
   信号が不活性状態にある時には前記入力信号によらず前
   の状態を保持する手段を有し、前記クロック信号を前記
   不活性状態に保ったまま電源電圧が印加される時に状態
   が確定するようにしたフリップフロップ回路を備えたこ
   とを特徴とする論理回路。