JPH0216028B2 - - Google Patents

Info

Publication number
JPH0216028B2
JPH0216028B2 JP58124279A JP12427983A JPH0216028B2 JP H0216028 B2 JPH0216028 B2 JP H0216028B2 JP 58124279 A JP58124279 A JP 58124279A JP 12427983 A JP12427983 A JP 12427983A JP H0216028 B2 JPH0216028 B2 JP H0216028B2
Authority
JP
Japan
Prior art keywords
sub
level
conductor
magnetic field
josephson
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58124279A
Other languages
Japanese (ja)
Other versions
JPS6015895A (en
Inventor
Koji Sakamoto
Itaru Kurosawa
Akio Kokubu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58124279A priority Critical patent/JPS6015895A/en
Publication of JPS6015895A publication Critical patent/JPS6015895A/en
Publication of JPH0216028B2 publication Critical patent/JPH0216028B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron

Description

【発明の詳細な説明】 本発明はジヨゼフソン集積回路、特に磁界制御
型乃至磁気結合型ジヨゼフソン機能素子を複数
個、固定の配置パターンで有しながらも、必要に
応じて機能させるべき機能素子の組合せを容易に
変更可能な構造を持つジヨゼフソン集積回路に関
する。
Detailed Description of the Invention The present invention relates to a Josephson integrated circuit, in particular, a combination of functional elements that has a plurality of magnetic field control type or magnetically coupled type Josephson functional elements in a fixed arrangement pattern and is made to function as required. Concerning Josephson integrated circuits with easily modifiable structures.

ジヨゼフソン・デバイスは高速、低消費電力と
いう特徴を有するため、将来に亘つての情報処理
素子として大いに期待されており、これを多数個
集積したジヨゼフソン・コンピユータ実現のため
に各種各様の機能、構成のものの開発が望まれて
いる。
Because Josephson devices are characterized by high speed and low power consumption, they are highly anticipated as future information processing devices, and various functions and configurations have been developed to realize a Josephson computer that integrates a large number of these devices. The development of something is desired.

勿論、ジヨゼフソン素子そのものも、電流駆動
型乃至直結型のものと磁界制御型乃至磁気結合型
のものとに大別することができ、それらの各々に
対して研究、開発が成されているが、ROM(読
出し専用メモリ)チツプとか論理アレイ・チツプ
等のジヨゼフソン集積回路では磁界制御型の素子
の方が一歩、先んじている。
Of course, Josephson elements themselves can be roughly divided into current-driven or direct-coupled types and magnetic-field-controlled or magnetically coupled types, and research and development have been carried out for each of them. In Josephson integrated circuits such as ROM (read-only memory) chips and logic array chips, magnetic field-controlled devices are one step ahead.

こうした磁界制御型のジヨゼフソン・スイツチ
ング素子の単位の構成は、代表的、基本的には第
1図A,Bに示すようなもので、基板1上にグラ
ンド・プレーン2、絶縁層3を形成した後、その
上の第一のサブ・レベル中に導体パターン4、ト
ンネル絶縁膜5、第二の導体パターン6より成る
ジヨゼフソン接合部を構成し、更にその上の第二
のサブ・レベル中に絶縁層7を介して制御導体8
を形成したものとなつている。
The unit configuration of such a magnetic field controlled Josephson switching element is typically as shown in FIGS. 1A and 1B, in which a ground plane 2 and an insulating layer 3 are formed on a substrate 1. After that, a Josephson junction consisting of a conductor pattern 4, a tunnel insulating film 5, and a second conductor pattern 6 is formed in the first sub-level above it, and an insulation layer is further formed in the second sub-level above it. Control conductor 8 through layer 7
It has become a form of development.

ジヨゼフソン接合部中のトンネル絶縁膜5は極
めて薄いため、周知のように条件によつてこれを
挟む両導体4,5間の電位差が零(零電圧状態;
ON状態)になつたり、零より大きく(電圧状態
乃至抵抗状態;OFF状態)なつたりし、これら
の状態間の遷移、即ち臨界電流値は制御導体8の
発生する磁界の有無または強弱により制御するこ
とができる。
Since the tunnel insulating film 5 in the Josefson junction is extremely thin, the potential difference between the two conductors 4 and 5 sandwiching it may be zero (zero voltage state) depending on conditions, as is well known.
(ON state) or becomes greater than zero (voltage state or resistance state; OFF state), and the transition between these states, that is, the critical current value, is controlled by the presence or absence or strength of the magnetic field generated by the control conductor 8. be able to.

図示の構成以外にも、ジヨゼフソン接合部が上
記したようなトンネル接合でなく、マイクロ・ブ
リツジ型になつているとか、或いはまた、三接合
スキツドを含む閉回路で構成されている等したジ
ヨゼフソン・スイツチング素子もあるが、いづれ
もその配置構成は大体において上記と同様であ
る。
In addition to the configuration shown in the figure, Josephson switching may be configured such that the Josephson junction is not a tunnel junction as described above but a micro-bridge type, or it is configured as a closed circuit including a three-junction skid. Although there are some elements, their arrangement is generally the same as above.

こうした単位のジヨゼフソンスイツチング素子
を1ビツトの記憶素子乃至細胞として利用し、X
行Y列に計X×Y個用いて例えば二次元ROMチ
ツプを構成する場合には、各行中に位置するジヨ
ゼフソン接合部同志を同一平面内、即ち第一のサ
ブ・レベル内で直列に接続する一方、各列中に位
置する各制御導体同志を上記ジヨゼフソン接合部
が形成されている平面の上に位置する第二の平面
内、即ち第二のサブ・レベル内で直列に接続す
る。こうしたパターン構成を原則とした上で、書
き込むべきデータに応じた各座標点乃至アドレス
毎の論理“1”または“0”の決定は、従来の回
路構成方式では次のようにして為される。
By using such a unit of Josephson switching element as a 1-bit memory element or cell,
For example, when a two-dimensional ROM chip is constructed by using a total of X×Y in rows and Y columns, Josephson junctions located in each row are connected in series within the same plane, that is, within the first sub-level. On the other hand, the control conductors located in each row are connected in series in a second plane, ie, in a second sub-level, located above the plane in which the Josefson junction is formed. Based on this pattern configuration as a principle, determination of logic "1" or "0" for each coordinate point or address in accordance with the data to be written is performed in the following manner in the conventional circuit configuration method.

例えば論理“1”は、第二のサブ・レベル内の
制御導体に電流が流されて磁界が発生した時、こ
れに対する被磁気的結合部としての第一のサブ・
レベル内のジヨゼフソン接合部の臨界電流値が下
がつてこの接合部に流れていた電流により当該接
合が電圧状態にスイツチすることにより表し、対
して論理“0”は、製作の段階でその座標点部分
において制御導体とジヨゼフソン接合部とが磁気
的に結合しないような物理的配置構成を採るか、
またはジヨゼフソン接合部中の絶縁膜の平面構成
を変化させる等して、制御導体に電流が流れても
当該座標点におけるジヨゼフソン接合部が電圧状
態に遷移しない状態で表す。
For example, a logic "1" indicates that when a current is passed through the control conductor in the second sub-level and a magnetic field is generated, the first sub-level as a magnetically coupled part to the control conductor in the second sub-level generates a magnetic field.
The critical current value of the Josephson junction in the level decreases and the current flowing through this junction causes the junction to switch to a voltage state, whereas a logic "0" indicates that the coordinate point Either the control conductor and the Josefson junction are physically arranged so that they are not magnetically coupled to each other, or
Alternatively, by changing the planar configuration of the insulating film in the Josephson junction, etc., the Josephson junction at the coordinate point does not change to a voltage state even if a current flows through the control conductor.

しかして、このような従来の回路構成方法のよ
うに、与えられたROM内容情報を当該ROMチ
ツプ内で実現するのに各ジヨゼフソン・スイツチ
ング素子の重要な機能部分の物理的な構成とか配
置関係自体を各座標点毎に対応的に設定しなけれ
ばならない方法では、当該ROM内容が変更にな
れば変更前のチツプは全く使用できないことはも
とより、その製作のために用いたマスク群も原則
として全て無駄となる。
However, in this conventional circuit configuration method, in order to realize the given ROM content information within the ROM chip, the physical configuration and arrangement of the important functional parts of each Josephson switching element are not required. In the method in which the ROM must be set correspondingly for each coordinate point, if the contents of the ROM are changed, the chip before the change cannot be used at all, and in principle, all the masks used for its production are also lost. It will be wasted.

即ち、こうした二次元ROMチツプでは、既述
のように、当該二次元ROM機能を営む一つの二
次元ROM機能レベルは、複数のジヨゼフソン接
合部を含む第一のサブ・レベルと、制御導体を含
む第二のサブ・レベルの重合で構成されている
が、そうした各サブ・レベルを作成するためのマ
スクは、与えられたROM内容毎にそれぞれ特定
の二次元パターンとせざるを得ず、当該ROM内
容が変更になれば変更になつたROM内容に合せ
て新たに各マスクを起こし直さねばならない。
That is, in such a 2D ROM chip, as mentioned above, one 2D ROM functional level that carries out the 2D ROM function includes a first sub-level that includes a plurality of Josefson junctions, and a control conductor. The mask for creating each sub-level must be a specific two-dimensional pattern for each given ROM content. If the ROM changes, each mask must be re-created to match the changed ROM contents.

逆に言えば、前もつて第一サブ・レベル用とし
てX−Y平面上に所定配置で各特定構成の複数の
ジヨゼフソン接合部を形成し得るマスク群と、同
様に第二サブ・レベル用としてX−Y平面上に制
御導体を所定個数、所定の配置で作り得るマスク
群を各用意して置いて、ユーザからどのような
ROM内容が指定されてもこれらマスク群は共通
に使用できるようにし、当該ROM内容毎の二次
元パターンの変更は別のマスクに集約する等の合
理性は、従来の回路構成方法には全くにして求め
ることができない。
Conversely, a group of masks capable of forming a plurality of Josephson junctions of each specific configuration in a predetermined arrangement on the X-Y plane for the first sub-level, and a group of masks for the second sub-level as well. Each group of masks that can be made with a predetermined number of control conductors in a predetermined arrangement on the X-Y plane is prepared and placed, and the
Even if the ROM contents are specified, these mask groups can be used in common, and the rationality of consolidating changes in the two-dimensional pattern for each ROM contents into a separate mask is completely unreasonable with conventional circuit configuration methods. I can't ask for it.

尚、磁気的な結合を生成させないようにするた
めに、制御導体をその部位で高さ方向に迂回させ
る等の方法も従来は考えられていたが、そのよう
な方法を採用すると、磁気的に結合を採るべきジ
ヨゼフソン接合部の上と、そうでない接合部の上
とでは、当該制御導体の高さ位置が異なつた平面
に位置することになるから、場合によつては高さ
方向の結線部分を要する欠点も出てくる。高さ方
向の結線は製作工程を著しく複雑にすることが顕
かであり、また特定のROM内容毎に起こさねば
ならない専用のマスクでさえ、一枚のマスクに留
められない場合すら起こる。
In addition, in order to prevent the generation of magnetic coupling, methods such as detouring the control conductor in the height direction at that part were previously considered, but if such a method is adopted, the magnetic coupling Since the height position of the control conductor is located on a different plane on the Josephson junction where the connection should be made and on the junction where it is not, in some cases the connection part in the height direction may be There are also disadvantages that require It is obvious that vertical connections significantly complicate the manufacturing process, and even a dedicated mask that must be created for each specific ROM content may not be able to be attached to a single mask.

こうした欠点は在来のプログラマブル・ロジツ
ク・アレイ(PLA)等、その他特定のパターン
に応じて構成されるジヨゼフソン集積回路に就い
て同様に指摘することができる。例えば、上記
ROMチツプでは第一サブ・レベル中の被磁気的
結合部はジヨゼフソン接合部であり、第二サブ・
レベル中の磁界発生部は制御導体であつたが、両
者共にジヨゼフソン接合部であつたり、両者共に
導体線路であつて、各時点で一方が磁界発生部と
して磁気に化体した信号を供給する側になり、他
方がこの信号を受けてその電気的状態を変化させ
る被磁気的結合部となるジヨゼフソン集積回路の
構成も十分考えられるが、そうした場合にも所与
のパターン毎に二次元平面内の特定のいくつかの
被磁気的結合部の電気的動作を他とは異ならせね
ばならない要求が為された時には、従来の回路構
成方法による限り、上記ROMチツプに就いて記
したと同様の欠点を逃れることはできない。
These shortcomings can similarly be noted for Josephson integrated circuits configured according to other specific patterns, such as conventional programmable logic arrays (PLAs). For example, above
In the ROM chip, the magnetically coupled part in the first sub-level is the Josefson junction, and the second sub-level is the Josephson junction.
The magnetic field generating part in the level was a control conductor, but both were Josephson junctions, and both were conductor lines, and at each point, one was the magnetic field generating part and the side that supplied the signal converted into magnetism. It is quite conceivable to configure a Josephson integrated circuit in which the other is a magnetically coupled part that receives this signal and changes its electrical state, but even in such a case, it is possible to When a requirement is made that the electrical behavior of some specific magnetically coupled parts be different from others, conventional circuit construction methods suffer from the same drawbacks as described above for ROM chips. There is no escape.

本発明はまさしくこのような実情に鑑みて成さ
れたもので、上下に重なつた第一、第二のサブ・
レベルが相俟つて所定の電気的機能を営む一つの
二次元機能レベルを構成し、且つ、該第一、第二
のサブ・レベルのいづれか一方のサブ・レベルに
は、印加される磁界の有無または強弱により電気
的状態を変化させる複数の被磁気的結合部群を、
他方のサブ・レベルには該複数の被磁気的結合部
群の各々へ印加する磁界を発生することのできる
磁界発生部を設けて成るジヨゼフソン集積回路に
おいて、与えられたパターンに応じて特定の個所
の被磁気的結合部と磁界発生部との磁気的結合を
他とは異なる状態にするべくパターン化するに際
し、当該パターンが変更になつても各サブ・レベ
ル作成用のマスクや製作プロセス等、流用部分を
できるだけ多くでき、従つて至上、第一、第二の
サブ・レベル作成に必要なマスク群は与えられた
パターンの如何に拘らず共用でき、パターン情報
は一枚のマスクに集約できる合理的な構造を持つ
ジヨゼフソン集積回路を提供せんとするものであ
る。
The present invention has been made in view of the above-mentioned circumstances, and the present invention has been developed in view of the above-mentioned circumstances.
The levels together constitute one two-dimensional functional level that performs a predetermined electrical function, and either the first or second sub-level has the presence or absence of an applied magnetic field. Or, a group of multiple magnetically coupled parts whose electrical state changes depending on their strength,
In the Josephson integrated circuit, the other sub-level is provided with a magnetic field generating section capable of generating a magnetic field to be applied to each of the plurality of magnetically coupled sections. When patterning to make the magnetic coupling between the magnetically coupled part and the magnetic field generating part different from others, even if the pattern is changed, the masks and manufacturing process for creating each sub-level, It is reasonable to be able to use as many parts as possible, so that the mask groups necessary to create the supreme, first, and second sub-levels can be shared regardless of the given pattern, and the pattern information can be consolidated into one mask. The objective is to provide a Josefson integrated circuit with a similar structure.

また更に、別な観点から見れば、異なる二次元
機能レベルを積層したジヨゼフソン三次元集積回
路においても、高さ方向に重合する一対の二次元
機能レベルの中、例えば下の二次元機能レベルの
上のサブ・レベルを第一のサブ・レベル、上の二
次元機能レベルの下のサブ・レベルを第二のサ
ブ・レベル等と考えることにより、当該第一、第
二のサブ・レベル間で選択的な固有パターンに応
じて定められた個所でのみ、選択的に信号(磁
界)の授受を行なう集積回路を組む際にも上記主
目的は適用できることが分かる。従つて、本発明
の附随的な目的として、高さ方向の結線なくして
こうした三次元集積回路を簡単且つ合理的に組み
得るようにするということも挙げることができ
る。
Furthermore, from a different point of view, even in Josephson 3D integrated circuits in which different 2D functional levels are stacked, one of a pair of 2D functional levels that overlap in the height direction, for example, the upper 2D functional level By considering the sub-level of the above as the first sub-level, the sub-level below the two-dimensional function level as the second sub-level, etc., you can select between the first and second sub-levels. It can be seen that the above main objective can also be applied when assembling an integrated circuit that selectively transmits and receives signals (magnetic fields) only at locations determined according to a unique pattern. Therefore, an additional object of the present invention is to enable such three-dimensional integrated circuits to be assembled simply and rationally without the need for wiring in the height direction.

以下、第2図以降に即し、本発明の実施例に就
き説明するが、従来と同一乃至類似の構成子には
第1図中と同一乃至ダツシユを付した符号を用い
る。
Embodiments of the present invention will be described below with reference to FIG. 2 and subsequent figures, and components that are the same or similar to the conventional ones are designated by the same or dashed symbols as in FIG. 1.

第2図A,Bは本発明の第一の実施例を示して
おり、基板1上にあつてグランド・プレーン2の
上には第一のサブ・レベルがあり、この第一サ
ブ・レベル中には、第1図に示したジヨゼフソン
接合部5に対応する複数個のジヨゼフソン接合部
5,5′……が導体4,6,6′を介して直列に予
定の配置で設けられている。
2A and 2B show a first embodiment of the invention, in which there is a first sub-level on the substrate 1 and above the ground plane 2; , a plurality of Josephson junctions 5, 5', .

第一サブ・レベルの上層には、絶縁層9を介し
て開口20を持つ導体シート10が形成され、こ
の絶縁層9と導体シート10のあるサブ・レベル
が本発明により追加された第三サブ・レベルとな
つている。
A conductive sheet 10 having an opening 20 is formed on the upper layer of the first sub-level through an insulating layer 9, and this sub-level with the insulating layer 9 and the conductive sheet 10 is added to the third sub-level according to the present invention.・It has become a level.

この新たに形成された第三サブ・レベルの上に
は第1図における第二サブ・レベルに対応する構
造、即ち絶縁層11を介して磁界発生部としての
複数の制御導体12,13……を配した構造が形
成され、この場合、各制御導体12,13……は
それぞれ最下層の第一サブ・レベル内の各ジヨゼ
フソン接合部5,5′……を直交的に横切つてい
る。
Above this newly formed third sub-level is a structure corresponding to the second sub-level in FIG. A structure is formed in which each control conductor 12, 13, . . . traverses orthogonally each Josephson junction 5, 5', .

第三サブ・レベル中に形成された導体シート1
0に開けられている開口20は、この場合、複数
の制御導体12,13……の中、一方の制御導体
12の下にのみ位置し、他方の制御導体13の下
には開口20がない。この開口20は、後述する
所から顕かになるように、与えられたパターン情
報の各座標点の論理を決定したり、或いはまた特
定の個所にてのみ、上下方向の信号伝達を可能と
するポートを構成する働きを有する。
Conductor sheet 1 formed in the third sub-level
In this case, the opening 20 opened at 0 is located only under one control conductor 12 among the plurality of control conductors 12, 13..., and there is no opening 20 under the other control conductor 13. . This opening 20 determines the logic of each coordinate point of the given pattern information, or enables signal transmission in the vertical direction only at a specific location, as will become apparent later. It has the function of configuring a port.

但し制御導体群は、図示のように整然と平行に
並んでいる必要は必ずしもなく、構成すべき集積
回路の如何によつては互いに斜めになつたり直交
していたりしても良い。
However, the control conductor groups do not necessarily have to be arranged in parallel orderly as shown in the figure, but may be diagonal or orthogonal to each other depending on the type of integrated circuit to be constructed.

またこの実施例では、第三サブ・レベル中の絶
縁層9内に、その下の第一サブ・レベル内の特定
ジヨゼフソン接合部5にのみ対応する第二の制御
導体8も形成されており、従つてこれらは第1図
に示したと全く同じ構成のジヨゼフソン・スイツ
チング素子を構成するが、以下、本実施例の動作
を説明するに当たり、ひとまず、この制御導体8
の存在は考えないものとする。
In this embodiment, a second control conductor 8 is also formed in the insulating layer 9 in the third sub-level, which corresponds only to a particular Josephson junction 5 in the first sub-level below; Therefore, these constitute a Josephson switching element having exactly the same configuration as shown in FIG.
The existence of is not considered.

即ち、ジヨゼフソン接合部5と制御導体13、
もう一つのジヨゼフソン接合部5′と対応する制
御導体12とがそれぞれ第1図示の組合せのジヨ
ゼフソン・スイツチング素子を構成するものと考
えると、本発明による第三サブ・レベルがなけれ
ば、それぞれのジヨゼフソン接合部5,5′は、
図示しない外部駆動回路乃至ジヨゼフソン機能素
子が所定の手順に従つて処理した信号Ig1,Ig2
を電流として各制御導体12,13に送り出すこ
とにより、電圧状態にスイツチすることになる。
That is, Josephson junction 5 and control conductor 13,
Considering that another Josephson junction 5' and the corresponding control conductor 12 each constitute a Josephson switching element of the combination shown in the first diagram, without the third sub-level according to the invention, each Josephson The joint parts 5, 5' are
Signals Ig1 and Ig2 processed by an external drive circuit (not shown) or Josephson functional element according to a predetermined procedure
By sending the voltage as a current to each control conductor 12, 13, the voltage state is switched.

然し、この実施例においては、こうした第一、
第二のサブ・レベル構成に加えて、中間に第三の
サブ・レベル構成が設けられ、一方の制御導体1
2の下にのみ開口20を有する導体シート10が
形成されているため、両制御導体12,13に共
に電流Ig1,Ig2が与えられ、これらが共に磁界
を発生した場合にも、開口20を跨ぐ制御導体1
2の発生した磁界はそのまま第一サブ・レベル中
の対応するジヨゼフソン接合部5′に与えられて
当該ジヨゼフソン接合部が電圧状態にスイツチす
るにしても、開口20のない部分の導体シート上
を通つている制御導体13の方の発生磁界は、当
該導体シート10の磁気シールド効果乃至渦電流
発生効果により透過が阻止されたり乃至はそのエ
ネルギを減殺され、従つて対応するジヨゼフソン
接合部5は零電圧状態に留まるようになる。
However, in this embodiment, these first,
In addition to the second sub-level configuration, an intermediate third sub-level configuration is provided, with one control conductor 1
Since the conductor sheet 10 having the opening 20 is formed only under the opening 20, even if currents Ig1 and Ig2 are applied to both the control conductors 12 and 13 and both of them generate a magnetic field, the conductor sheet 10 straddles the opening 20. Control conductor 1
The magnetic field generated in step 2 is applied as is to the corresponding Josephson junction 5' in the first sub-level, and even if that junction switches to a voltage state, it passes over the conductor sheet in the part without the opening 20. The magnetic field generated by the connected control conductor 13 is prevented from passing through or its energy is reduced by the magnetic shielding effect or eddy current generation effect of the conductive sheet 10, and therefore the corresponding Josephson junction 5 is at zero voltage. Becomes to remain in the state.

即ち、第三サブ・レベル中の導体シート10は
開口部20にて第一、第二サブ・レベル間の信号
(磁界)伝達ポートを構成していることになる。
That is, the conductive sheet 10 in the third sub-level constitutes a signal (magnetic field) transmission port between the first and second sub-levels at the opening 20.

また、こうした原理から顕かなように、第一サ
ブ・レベル中の複数のジヨゼフソン接合部の個別
的な構成や相互の配置関係、及び第二サブ・レベ
ル中の複数の制御導体の個別的な構成や相互の配
置関係は全く同一に構成されていても、第三サ
ブ・レベルを形成する際に開口20の位置を変え
るだけで、一つの二次元機能レベル内においての
第一、第二サブ・レベル間の上下方向に亘る信号
伝達位置を変更でき、例えばROMチツプを構成
する場合には各座標点の論理“1”または“0”
の決定を単に開口20の位置に化体して為すこと
ができる。
Also, as is clear from these principles, the individual configurations and mutual arrangement of the plurality of Josefson junctions in the first sub-level, and the individual configuration of the plurality of control conductors in the second sub-level. Even if they have exactly the same configuration, the first and second sub-levels within one two-dimensional functional level can be changed by simply changing the position of the opening 20 when forming the third sub-level. The signal transmission position in the vertical direction between levels can be changed; for example, when configuring a ROM chip, the logic “1” or “0” of each coordinate point can be changed.
The determination can be made simply by embodying the position of the aperture 20.

換言すれば、重要なジヨゼフソン機能部分の作
成のためのマスクは与えられたROM内容が如何
なるものであつても共通に使用することができ、
当該ROM内容は第三サブ・レベルにおける導体
シート10の開口配置を決定するたつた一枚のマ
スクに集約できることになる。
In other words, the mask for creating important Josefson functional parts can be used in common no matter what the given ROM content is.
The contents of the ROM can be summarized into a single mask that determines the arrangement of the openings in the conductive sheet 10 at the third sub-level.

また、第2図中で制御導体8の存在を考える
と、この実施例は三次元ジヨゼフソン集積回路に
おける上下に重なる複数の機能レベル間の上下方
向に亘る信号伝達機能を無配線で為すことができ
ることも示している。
Furthermore, considering the presence of the control conductor 8 in FIG. 2, this embodiment can perform the signal transmission function in the vertical direction between a plurality of functional levels that overlap vertically in a three-dimensional Josefson integrated circuit without wiring. is also shown.

即ち、第一の二次元機能レベルの第一のサブ・
レベルとして各ジヨゼフソン接合部5,5′のあ
るサブ・レベルを、第二のサブ・レベルとして制
御導体8のあるサブ・レベルを考え、一方、第二
の二次元機能レベルの第一サブ・レベルとして上
記第一機能レベルにおけると同様に各ジヨゼフソ
ン接合部5,5′のあるサブ・レベルを、第二の
サブ・レベルとして最上層の制御導体12,13
のあるサブ・レベルを考えると、図示の実施例は
第一、第二の各二次元機能レベルが互いに入れ子
状に重なつた三次元集積回路構造と見ることもで
きる。
That is, the first sub-level of the first two-dimensional functional level
Consider as a level the sub-level with each Josefson junction 5, 5', as a second sub-level the sub-level with the control conductor 8, while the first sub-level of the second two-dimensional functional level. As in the first functional level above, a sub-level with each Josefson junction 5, 5', and as a second sub-level the control conductors 12, 13 of the top layer.
Considering certain sub-levels, the illustrated embodiment can also be viewed as a three-dimensional integrated circuit structure in which first and second two-dimensional functional levels are nested within each other.

従つて図示の実施例は、本来的には電気機能的
に分離、独立した第一、第二の二つの二次元機能
レベル間にあつて、その高さ方向の信号授受を選
択した個所にてのみ、そして変更容易な個所にて
無配線で任意に行ない得る構造例をも開示してい
るのである。
Therefore, in the illustrated embodiment, signals are transmitted and received in the height direction between the first and second two-dimensional functional levels, which are essentially electrically functionally separated and independent. It also discloses an example of a structure that can be implemented arbitrarily without wiring at a location that is easy to change.

そしてまた、上記のような入れ子状の三次元構
成自体、選択した個所にてのみ磁気シールド効果
を呈することのできる導体シート構成の導入によ
り、本発明によつて始めて可能とされたものであ
るとも言える。
Furthermore, the nested three-dimensional configuration itself as described above was made possible for the first time by the present invention by introducing a conductor sheet configuration that can exhibit a magnetic shielding effect only at selected locations. I can say it.

従来の三次元構成として考えられていたのは、
単に機能的に独立しているだけではなく、物理的
にも全く別個独立の層として形成される複数の二
次元機能レベルを単に高さ方向に積み重ねること
に限定されていた。そのため、各隣接の二次元機
能レベル間で互いの磁気的干渉を除くためにの
み、間に磁気シールド用の導体層を形成する構造
こそ、例えば特開昭58−89877号公報等として開
示されてはいたものの、信号の伝達を特定個所に
てのみ可能とするための開口付き導体シート構成
等に就いては何等の考慮も払われず、高さ方向の
信号授受は有線結線を前提としていた。従つて、
上記したような入れ子構造の三次元構成等は、例
え考えられたにしても高さ方向結線部分の作成が
著しく困難になるという壁にぶつかり、実質的に
は不可能されるものであつた。従つてまた、本発
明は、三次元構成の積み重ね方法にも大きな自由
度を与えるものとも言えるのである。
The conventional three-dimensional configuration was
It has been limited to simply stacking in the height direction a plurality of two-dimensional functional levels that are formed as not only functionally independent but also physically completely separate layers. Therefore, a structure in which a conductive layer for magnetic shielding is formed between adjacent two-dimensional functional levels only to eliminate mutual magnetic interference is disclosed in, for example, Japanese Patent Laid-Open No. 58-89877. However, no consideration was given to the structure of the conductor sheet with openings to enable signal transmission only in specific locations, and the transmission and reception of signals in the height direction was based on the premise of wired connection. Therefore,
Even if such a three-dimensional nested structure as described above had been considered, it would have been virtually impossible to create the height-direction connection portions because it would be extremely difficult to create. Therefore, it can also be said that the present invention provides a large degree of freedom in the method of stacking three-dimensional structures.

第2図に即して上記のような各考察を施すと、
本発明の要旨は、導体シートに開口を開けると考
えるよりは寧ろ、両者相俟つて一つの二次元機能
レベルを構成する第一、第二のサブ・レベルのい
づれか一方に設けられる磁界発生部と、他方に設
けられる複数の被磁気的結合部との各組にあつ
て、両者の磁気的結合を解除したい組の所に位置
的に対応させて、磁界発生部の発生する磁界を渦
電流に交換して及び或いは磁気シールド効果によ
り、弱めるか阻止するシート状導体を設ける点に
あると見た方が適当である。従つて例えば、第2
図における制御導体13と対応するジヨゼフソン
接合部5との間に適当な面積の導体片を形成して
も良いのである。製作の実際上は、図示のように
導体に開口を開けるマスク・パターンを組んだ方
が簡単な場合もあるし、逆に必要な個所にのみ導
体が蒸着されるようなマスク・パターンを組んだ
方が良い場合もある。
When considering the above considerations based on Figure 2, we get
The gist of the present invention is not to think of openings in the conductor sheet, but rather to create a magnetic field generating section provided in either the first or second sub-level, which together constitute one two-dimensional functional level. , in each set with a plurality of magnetically coupled parts provided on the other side, the magnetic field generated by the magnetic field generating part is turned into an eddy current by positionally corresponding to the part of the set whose magnetic coupling is to be canceled. It is more appropriate to view this as providing a sheet-like conductor that can be replaced and/or weakened or blocked by a magnetic shielding effect. Therefore, for example, the second
A conductor piece of an appropriate area may be formed between the control conductor 13 in the figure and the corresponding Josefson junction 5. In terms of manufacturing, it may be easier to create a mask pattern that opens the conductor as shown in the figure, or conversely, it may be easier to create a mask pattern that allows the conductor to be deposited only where it is needed. Sometimes it's better.

本発明は上記のような構成、作用を有すれば良
いのであつて、積重ね機能レベルの数、開口の寸
法、形状等に限定はない。開口の位置とか導体片
の形成位置は所望の平面パターンに応じて設定す
ることは既述した通りである。例えば第2図に示
す実施例の場合では、開口20はジヨゼフソン接
合部5′の中心30と制御導体12の中心31を
結ぶ線を略ゞその中心とするように位置し、平面
的に見て当該接合部5′を含むような広がりを持
てば良いし、また形状に就いては、図中では略ゞ
正方形で示しているが、円形、楕円形その外の形
状であつて良い。要は、制御導体12が発生する
磁界が、それで制御すべき他のサブ・レベル中の
ジヨゼフソン接合部5′(図では一つで示してい
るが複数個であつても良い)にのみ有効に作用
し、これに隣接する他のジヨゼフソン接合部には
影響を与えないような配置、形状であれば良い。
The present invention only needs to have the above-described configuration and function, and there are no limitations on the number of stacked functional levels, the size and shape of the opening, etc. As described above, the positions of the openings and the positions of the conductor pieces are set according to the desired planar pattern. For example, in the case of the embodiment shown in FIG. 2, the opening 20 is located so that its center is substantially centered on a line connecting the center 30 of the Josefson joint 5' and the center 31 of the control conductor 12, and It is sufficient to have an extent that includes the joint portion 5', and although the shape is shown as approximately square in the figure, it may be circular, oval, or other shapes. In short, the magnetic field generated by the control conductor 12 is effective only at the Josephson junction 5' (one is shown in the figure, but there may be more than one) in the other sub-levels to be controlled by it. Any arrangement or shape may be used as long as it is effective and does not affect other Josephson joints adjacent thereto.

尚、第2図中では、サブ・レベル間信号伝達ポ
ートにおける信号伝達方向は上から下であるが、
これを逆の構成、即ち第3図示のように下の第一
サブ・レベル中に制御導体群12,13,……
を、上の第二サブ・レベル中にジヨゼフソン接合
部5,5′……を形成するようにして当該信号伝
達方向を下から上にすることも勿論可能である。
In addition, in FIG. 2, the signal transmission direction at the sub-level signal transmission port is from top to bottom.
This can be done in a reverse configuration, i.e. in the first sub-level below as shown in the third diagram, control conductor groups 12, 13, . . .
Of course, it is also possible to form Josephson junctions 5, 5', . . . in the upper second sub-level so that the signal transmission direction is from bottom to top.

また、第4図に示す実施例のように改変し、絶
縁層9内の各導体線路8,8′のある層を第一サ
ブ・レベル、各導体線路12,13のある層を第
二のサブ・レベルと考えると、それらの間に形成
された第三サブ・レベル中の導体シート10に形
成された開口20を介してのみ、当該対応する一
対の導体線路8,12間で磁界の相殺、相剰等の
効果を介し、信号の授受を双方向的に行なうこと
ができる。こうした場合はいづれの導体線路共、
磁界発生部でもあり被磁気的結合部であるとも言
える。
In addition, the embodiment shown in FIG. 4 is modified so that the layer where each conductor line 8, 8' in the insulating layer 9 is located is the first sub-level, and the layer where each conductor line 12, 13 is located is the second sub-level. Considering the sub-levels, the magnetic field can be canceled between the corresponding pair of conductor lines 8, 12 only through the opening 20 formed in the conductor sheet 10 in the third sub-level formed between them. Through effects such as , reciprocity, etc., signals can be exchanged bidirectionally. In such a case, both conductor lines
It can be said that it is both a magnetic field generating part and a magnetically coupled part.

更に、先にも少し触れたように、被磁気的結合
部としてジヨゼフソン機能部を用いるにしても、
図示とは異なる電流注入型の素子やマイクロ・ブ
リツジ型の素子等を用いても良い。これらのこと
は以下の実施例でも同様である。
Furthermore, as mentioned earlier, even if the Josephson functional part is used as the magnetically coupled part,
A current injection type element, a micro bridge type element, etc. different from those shown in the drawings may be used. These matters also apply to the following examples.

本発明の更に他の実施例を第5図A,B,Cに
即して説明する。本実施例は、横方向に延びる制
御導体41,42,……,43を第一のサブ・レ
ベル内に複数本、並置し、この上層に絶縁層9を
介して所定の位置に開口20を持つ導体シート1
0を形成した上で、更に絶縁層11を介しゲート
導体51,52,……54を縦方向に形成したも
のである。この場合、ジヨゼフソン接合部51′
……は各ゲート導体と各制御導体との各交点に配
されるが、第5図A中ではこれを簡単に記号
“X”で表している。
Still another embodiment of the present invention will be described with reference to FIGS. 5A, B, and C. In this embodiment, a plurality of control conductors 41, 42, . Holding conductor sheet 1
0, and further gate conductors 51, 52, . . . , 54 are formed in the vertical direction with an insulating layer 11 interposed therebetween. In this case, the Josefson junction 51'
. . . are arranged at each intersection of each gate conductor and each control conductor, and these are simply represented by the symbol "X" in FIG. 5A.

この実施例でも制御導体群が形成されるサブ・
レベルを第一のサブ・レベル、ゲート導体群が形
成されるサブ・レベルを第二のサブ・レベルとす
れば、本発明による開口付き導体構成が第三のサ
ブ・レベルとして上記第一、第二サブ・レベル間
に挿入されていると見ることができる。
In this embodiment as well, the sub-conductor where the control conductor group is formed is
If the level is the first sub-level and the sub-level where the gate conductor group is formed is the second sub-level, the conductor structure with openings according to the present invention is the third sub-level. It can be seen that it is inserted between two sub-levels.

上記構成にあつてゲート導体51と制御導体4
3の交点近傍の詳細図の中、第三サブ・レベル内
の導体シート10に開口20がある場合を第5図
Bに、ない場合を第5図Cに各示している。但し
簡単のため、これらの図面では、基板及びその上
のグランド・プレーンは省略している。
In the above configuration, the gate conductor 51 and the control conductor 4
5B shows a case where the conductor sheet 10 in the third sub-level has an opening 20, and FIG. 5C shows a case where the opening 20 does not exist. However, for simplicity, the substrate and the ground plane thereon are omitted in these drawings.

以下、本実施例の作用効果に就き説明する。 The effects of this embodiment will be explained below.

制御導体41,42,……,43の中の一つ、
例えば制御導体43を選択してこれに電流を流す
と、当該制御導体43とゲート導体51及び53
との交点の所には、第三のサブ・レベル中の導体
シート10に開口20があるので、その発生磁界
は第二サブ・レベル中の対応するジヨゼフソン接
合部51′に到達し、これらを電圧状態に遷移さ
せる。このため、対応する端子61,63に電圧
が発生する。
One of the control conductors 41, 42, ..., 43,
For example, when the control conductor 43 is selected and a current is passed through it, the control conductor 43 and the gate conductors 51 and 53
At the intersection with , there is an opening 20 in the conductor sheet 10 in the third sub-level, so that the generated magnetic field reaches the corresponding Josephson junctions 51' in the second sub-level and Transition to voltage state. Therefore, a voltage is generated at the corresponding terminals 61 and 63.

しかし一方、第三のサブ・レベル中にあつても
制御導体43とゲート導体52,54との交点に
対応する所には開口20がないので(即ち導体1
0が設けてあるので)、当該導体10の磁気シー
ルド効果乃至渦電流による磁束打ち消し効果によ
り、制御導体43の発生する磁界はこれら交点に
対応する部分のジヨゼフソン接合部には到達しな
い。従つて端子62,64には有意の電圧が生じ
ない。
However, on the other hand, even in the third sub-level, there is no opening 20 corresponding to the intersection of control conductor 43 and gate conductors 52, 54 (i.e., conductor 1
0), the magnetic field generated by the control conductor 43 does not reach the Josephson junction corresponding to these intersection points due to the magnetic shielding effect of the conductor 10 or the magnetic flux canceling effect due to the eddy current. Therefore, no significant voltage is developed at terminals 62, 64.

このように、本実施例においては、各制御導体
を選択駆動することにより、開口20の配列パタ
ーンに従つて端子61,62,……,64上に電
圧パターン乃至論理パターンを現すことができ
る。即ち、本実施例は、結果として情報を開口乃
至導体のパターン配置として一枚のマスクに集約
的に記憶できるマスクROMである。
In this manner, in this embodiment, by selectively driving each control conductor, a voltage pattern or a logic pattern can appear on the terminals 61, 62, . . . , 64 according to the arrangement pattern of the openings 20. That is, this embodiment is a mask ROM that can collectively store information in one mask as a pattern arrangement of openings or conductors.

一般にROMの中に制御手順を組込んで置くチ
ツプでは、このROM内容を特定することによつ
て独自の機能を実現できるが、従来の回路構成方
法によつてこうしたROMチツプを作成する場合
には、先に記したように、これを複雑な複数枚
の、そして各々が全て各ROM内容に専用のマス
ク群を使用しなければならなかつたため、製作も
複雑で内容変更に対する融通性にも欠ける外、論
理内容のチエツクも難しいという欠点があつた。
また、特殊な場合として、一応は論理内容を一枚
のマスクに留めることができるものもあつたが、
そうしたものは一つのサブ・レベル内のジヨゼフ
ソン接合部の平面構成自体を変更するものであつ
たため、製造工程の初期にそのROM内容を決定
しなければならず、融通性に乏しいことに変わり
はなかつた。また、このようにジヨゼフソン機能
を営む重要な機能部分に例え相互の配置関係にし
ろ、内容毎の変更を要するということは、製作さ
れた後の互いにROM内容の異なるチツプ間では
その電気的特性に差異が生じる可能性もあり、そ
の点でも決して望ましくなかつた。
Generally, chips with control procedures embedded in ROM can realize unique functions by specifying the contents of this ROM, but when creating such ROM chips using conventional circuit configuration methods, As mentioned earlier, this required a complex set of multiple ROM masks, each with its own set of masks for each ROM content, making it complex to manufacture and lacking flexibility in changing the content. However, it also had the disadvantage that it was difficult to check the logical content.
Also, in some special cases, it was possible to keep the logical content in a single mask, but
Since such a method changes the planar configuration of the Josefson joint within one sub-level, the ROM content must be determined at the beginning of the manufacturing process, and there is still little flexibility. Ta. In addition, even if the mutual arrangement of the important functional parts that perform Josephson's functions as described above requires changes for each content, this means that the electrical characteristics of chips with different ROM contents will vary after they are manufactured. There is a possibility that a difference may occur, and this is by no means desirable.

これに対して、本発明の思想に即して構成され
た第5図示のROMチツプでは、所与のROM内
容は簡単に一枚の開口乃至導体パターン形成用マ
スク内に集約でき、従つて当該ROM内容が変更
になつてもジヨゼフソン機能を営む重要な機能部
分には何の変更も要さないし、内容のチエツクも
また極めて簡単である。
On the other hand, in the ROM chip shown in FIG. 5, which is constructed in accordance with the idea of the present invention, the given ROM contents can be easily concentrated in one opening or conductor pattern forming mask, and therefore the corresponding Even if the contents of the ROM are changed, there is no need to change the important functional parts that operate Josephson's functions, and checking the contents is also extremely easy.

尚また、先に述べたことから理解されるよう
に、本発明における導体部材10は磁気エネルギ
を選択的に減殺する作用を持てば良いから、当該
導体部材を形成する第三サブ・レベルは第一、第
二サブ・レベルの間に限定されず、上または下に
設けられていても良い。従つて、この第5図示の
実施例においてこうした考えに即し、第三サブ・
レベルを最上層に持つてくると、内容のチエツク
がより簡単になるだけでなく、その下までの第
一、第二サブ・レベルによる素子構成層は基板1
の上に既に作り上げた状態で待機していることが
できるため、要求ROM内容に直ちに対応するこ
とができる。
Furthermore, as understood from the above, the conductor member 10 in the present invention only has to have the effect of selectively attenuating magnetic energy, so the third sub-level forming the conductor member is the third sub-level. It is not limited to between the first and second sub-levels, but may be provided above or below. Therefore, in accordance with this idea in the embodiment shown in the fifth figure, the third sub-section is
Placing the level on the top layer not only makes it easier to check the contents, but also makes it easier to check the contents.
Since it can be on standby in a state that has already been created on top of the ROM, it is possible to immediately respond to the requested ROM contents.

その他、この第5図示の実施例に就いても先の
実施例に関して述べた各種の改変や配慮はそのま
ま適用できる。
In addition, various modifications and considerations described in connection with the previous embodiments can be applied to the embodiment shown in FIG. 5 as they are.

次に、本発明の思想に即しPLAチツプを構成
した場合を第6図に示す。
Next, FIG. 6 shows a case in which a PLA chip is constructed in accordance with the idea of the present invention.

図中、“X”印は先と同様、ジヨゼフソン接合
部を示すが、実線の“X”は実線の導体パターン
に、破線の“X”は破線の導体パターンに接続さ
れているものとする。また、初段のROM/OR
プレーンが本発明により構成されたもので、中間
のANDプレーンは従来構成のままで良い。
In the figure, the "X" mark indicates the Josefson junction as before, but the solid "X" is connected to the solid conductor pattern, and the broken "X" is connected to the dashed conductor pattern. Also, the first stage ROM/OR
The plane is configured according to the present invention, and the intermediate AND plane may have the conventional configuration.

入力論理変数a,,b,,c,,……,
zを初段のROM/ORプレーンに入力すると、
当該プレーン内の開口20乃至導体10の配置パ
ターンに従つて変数対が決定され、次段のAND
プレーンに入る。ANDプレーンからの出力は図
示の例ではそれぞれ、a・b,・,……,
c・となる。
Input logical variables a,,b,,c,,...,
When z is input to the first stage ROM/OR plane,
A variable pair is determined according to the arrangement pattern of the opening 20 to the conductor 10 in the plane, and the next-stage AND
Enter the plane. In the illustrated example, the outputs from the AND plane are a, b,...,
c.

これらの中間出力は、最終段のROM/ORプ
レーンによつてグループ化されると同時にOR演
算が施され、最終出力としてこの場合、a・b+
a・,b・c,……,・が得られる。尚、
φ出力は零出力を表している。
These intermediate outputs are grouped by the final stage ROM/OR plane, and at the same time, an OR operation is performed, and in this case, a・b+
a・, b・c, ..., ・ are obtained. still,
φ output represents zero output.

このように、本実施例では本発明によるROM
プレーンを初段では変数対の決定にのみ用い、最
終段ではこの他にOR演算も行なわせるように用
いている。
In this way, this embodiment uses the ROM according to the present invention.
In the first stage, the plane is used only to determine pairs of variables, and in the final stage, it is used to perform OR operations as well.

次に、第8図に即して本発明により入出力分離
関係を保つたAND回路やOR回路を構成する場合
に就き説明するが、その前に第7図に従来構成に
よるそうした入出力分離型AND、ORゲートを示
して説明する。
Next, in accordance with FIG. 8, we will explain how to configure an AND circuit or an OR circuit that maintains an input/output separation relationship according to the present invention.Before that, FIG. Show and explain AND and OR gates.

二本の平行な制御導体44,45のそれぞれに
制御電流Ig3,Ig4を選択的に印加し得る状態下
にあつて、一方の電流のみによつてその下のジヨ
ゼフソン接合部55を電圧状態に遷移することが
できるなら、図示の回路はORゲートを構成して
いることになり、両電流Ig3,Ig4が共に流れた
時にのみ、その下のジヨゼフソン接合部が電圧状
態に遷移するなら、この回路はANDゲートを構
成していることになる。従つて、ANDゲートに
するかORゲートにするかは物理的な配置関係や
印加電流の大きさ等々、各種のパラメータによつ
て決定することになる。
Under conditions in which control currents Ig3 and Ig4 can be selectively applied to the two parallel control conductors 44 and 45, only one of the currents causes the Josephson junction 55 below it to transition to a voltage state. If it is possible to This constitutes an AND gate. Therefore, whether to use an AND gate or an OR gate is determined based on various parameters such as physical layout and the magnitude of applied current.

例えば第7図に示す回路構成において、印加電
流Ig3,Ig4の大きさを単独では小さくするか、
または制御導体44,45とジヨゼフソン接合部
55′との距離を大きくすることにより、制御導
体44,45がジヨゼフソン接合部に作る磁界を
弱め、両者の和によつて始めて当該ジヨゼフソン
接合部55′が電圧状態に遷移するように図れば
AND回路が構成でき、一方、制御電流Ig3,Ig
4を単独でも大きくするか、または当該制御導体
とジヨゼフソン接合部との距離を縮めて、制御導
体44,45がジヨゼフソン接合部55′に作る
磁界を強め、いづれか一方の制御電流の作る磁界
によつてもジヨゼフソン接合部55′の零電圧状
態を破り得るようにすればOR回路が構成でき
る。
For example, in the circuit configuration shown in FIG.
Alternatively, by increasing the distance between the control conductors 44, 45 and the Josephson junction 55', the magnetic field created by the control conductors 44, 45 at the Josephson junction is weakened, and the sum of the two causes the Josephson junction 55' to If you try to make the transition to the voltage state
An AND circuit can be configured, and on the other hand, the control currents Ig3, Ig
4 alone or by shortening the distance between the control conductor and the Josefson junction 55' to strengthen the magnetic field created by the control conductors 44 and 45 at the Josephson junction 55', so that the magnetic field created by either control current An OR circuit can be constructed by making it possible to break the zero voltage state of Josephson junction 55'.

こうしたAND回路乃至OR回路では、従つて両
制御導体相互間での論理積ないし論理和を採るこ
とができ、その演算結果を表す出力は入力側の制
御導体とは分離的にジヨゼフソン接合部を含む線
路中に採り出すことができる。
In such an AND circuit or an OR circuit, it is possible to logically AND or OR the both control conductors, and the output representing the result of the operation includes a Josephson junction separately from the control conductor on the input side. It can be extracted from the railroad tracks.

しかし、上記した所から理解されるように、基
本構成自体はAND回路でもOR回路でも同じで良
い筈なのに、実際に回路を実現する場合、従来の
回路構成方法ではAND回路とOR回路とでは各制
御導体とジヨゼフソン接合部との距離を変えたり
各制御導体の幅を変えたりしなければならないた
め、幾何的にも全く同一の構成の制御導体とジヨ
ゼフソン接合部の対を予め用意して置いて、ユー
ザからの要求に応じ、後からAND回路にするか
OR回路にするかを選択的に決定する等というこ
とは全くできない。
However, as can be understood from the above, although the basic configuration itself should be the same for AND circuits and OR circuits, when actually realizing the circuit, conventional circuit configuration methods differ between AND circuits and OR circuits. Because it is necessary to change the distance between the control conductor and the Josefson junction, or to change the width of each control conductor, it is necessary to prepare in advance a pair of control conductor and Josephson junction that are geometrically identical in configuration. , Is it possible to add an AND circuit later in response to user requests?
It is completely impossible to selectively decide whether to use an OR circuit.

第8図に示す本発明の更に他の実施例は、こう
した従来例の欠点をも回避できるもので、制御導
体への電流強度やジヨゼフソン接合部との間の幾
何的配置関係、距離関係等は一定にしたままで、
要求に応じ、単なる第三サブ・レベル内の開口パ
ターン乃至導体パターンの変更だけで、OR回路
からAND回路への変換を実現できるようにした
ものである。
Still another embodiment of the present invention, shown in FIG. 8, can avoid these drawbacks of the conventional example, and the current intensity to the control conductor, the geometric arrangement relationship with the Josefson junction, the distance relationship, etc. Keeping it constant,
According to the request, conversion from an OR circuit to an AND circuit can be realized by simply changing the aperture pattern or conductor pattern in the third sub-level.

即ちまずこの実施例では、そのジヨゼフソン機
能部に既述した第7図示の基本構成に即して構成
されたOR回路を用いる。具体的に言うと、図示
の場合は制御導体44,45とジヨゼフソン接合
部55′より成るジヨゼフソン・スイツチング機
能部が一対、示してあるが、それらをいづれも、
一方の制御導体44または45に印加される一方
の電流Ig3またはIg4によつてのみでも対応する
ジヨゼフソン接合部55′が電圧状態に遷移し得
るように構成して置く。
That is, in this embodiment, an OR circuit configured according to the basic configuration shown in FIG. 7, which has already been described, is used in the Josefson function section. Specifically, a pair of Josephson switching functions are shown, each consisting of control conductors 44, 45 and Josephson junction 55';
The arrangement is such that only one current Ig3 or Ig4 applied to one of the control conductors 44 or 45 can cause the corresponding Josephson junction 55' to transition into a voltage state.

勿論、このような構成の場合も、ジヨゼフソン
接合部55′のある面を第一サブ・レベル、制御
導体44,45のある面を第二サブ・レベルとし
て考えることができる。但し導体間絶縁層等は簡
単のため省略してある。
Of course, even in such a configuration, the surface on which the Josephson junction 55' is located can be considered as the first sub-level, and the surface on which the control conductors 44 and 45 are located can be considered as the second sub-level. However, the insulating layer between conductors and the like are omitted for simplicity.

しかして、このようにOR機能を営むように構
成された第一、第二のサブ・レベル対によるOR
機能レベルに対し、本実施例では本発明の思想に
即し、新たに第三サブ・レベルを導入し、この第
三サブ・レベル中に開口付き導体シート10′を
形成して、開口20′のある所に対応するジヨゼ
フソン・スイツチング機能部に対しては上記OR
機能をそのまま営ませる一方で、ない所、即ち導
体部材のある所に対応するジヨゼフソン・スイツ
チング機能部はその本来のOR機能をAND機能に
変換させるようにする。
Therefore, the OR by the first and second sub-level pairs configured to perform the OR function in this way
In accordance with the idea of the present invention, this embodiment newly introduces a third sub-level to the functional level, forms a conductor sheet 10' with an opening in this third sub-level, and forms an opening 20'. The above OR for the Josephson switching function corresponding to a certain location.
While the function is allowed to operate as is, the Josephson switching function section corresponding to the place where there is no conductor member, that is, the place where there is a conductor member, converts its original OR function to an AND function.

より詳しく言うと、この実施例の場合、第三サ
ブ・レベルは各制御導体層の上に最上層として形
成されているが、図中、右手のジヨゼフソン接合
部55′を制御する制御導体44,45の上の当
該第三サブ・レベル内の導体シート10′には開
口20′が形成され、一方、図中、左手のジヨゼ
フソン・スイツチング機能部の上には開口がな
い。
More specifically, in this embodiment, a third sub-level is formed as the top layer above each control conductor layer, and in the figure, the control conductors 44, which control the right-hand Josefson junction 55'; An aperture 20' is formed in the conductor sheet 10' in the third sub-level above 45, while there is no aperture above the Josephson switching feature on the left hand side in the figure.

そのため、当該開口20′の設けられているジ
ヨゼフソン・スイツチング機能部においては、制
御導体44,45が発生する磁界Hiを弱めるも
のがないので、当該ジヨゼフソン・スイツチング
機能部は本来のOR機能を営むことができるが、
開口20′のない方、即ち導体シート10′が上方
を覆つている方のジヨゼフソン・スイツチング機
能部では、各制御導体44,45の発生する磁界
Hi′が当該導体シート内で渦電流に変換されて一
部消費されるので、両導体44,45に共に電流
Ig3,Ig4が流されなければその下のジヨゼフソ
ン接合部55′が電圧状態に遷移しない状態とな
る。
Therefore, in the Josephson switching function section in which the opening 20' is provided, there is nothing to weaken the magnetic field Hi generated by the control conductors 44 and 45, so the Josephson switching function section cannot perform its original OR function. can be done, but
In the Josephson switching function part without the opening 20', that is, the part covered above by the conductor sheet 10', the magnetic field generated by each control conductor 44, 45 is
Hi′ is converted into eddy current within the conductor sheet and is partially consumed, so current flows in both conductors 44 and 45.
If Ig3 and Ig4 are not allowed to flow, the Josephson junction 55' below them will not transition to a voltage state.

こうしたことから顕かなように、本実施例は、
予め所定パターンで所定個数のOR回路のみを作
成して置き、後で所望の平面パターンに応じ、開
口パターン乃至は導体パターンを決定するだけ
で、当該パターンに応じたAND回路パターンを
得ることができる回路構成方法を示していること
が分かる。
As is clear from the above, this example
By creating and placing only a predetermined number of OR circuits in a predetermined pattern in advance, and later determining the opening pattern or conductor pattern according to the desired planar pattern, an AND circuit pattern corresponding to the pattern can be obtained. It can be seen that the circuit configuration method is shown.

尚、導体シートは予定のジヨゼフソン・スイツ
チング機能部における制御導体44,45が発生
する磁界を弱めることができさえすれば良いの
で、様々な改変例を考えることができる。
Incidentally, since the conductor sheet only needs to be capable of weakening the magnetic field generated by the control conductors 44 and 45 in the planned Josefson switching function section, various modifications can be considered.

例えば第9図Aに示すように、開口付き導体シ
ート10′ではなく、所定パターンに従つて導体
片21を置く構成でも良いし、同図Bに示すよう
に、導体片21を第一サブ・レベル中のジヨゼフ
ソン接合部55′と制御導体44,45の間に置
く構成でも良い。更には同図Cに示すように、制
御導体44,45の一部に一体的に導体片21,
21を形成しても良く、特にこの最後の改変例
は、本発明で追加する第三サブ・レベルが場合に
よつては既存のジヨゼフソン・スイツチング機能
部を構成している第一、第二サブ・レベルと同一
の高さ位置にあつても良いことも示している。
For example, as shown in FIG. 9A, the conductor pieces 21 may be arranged according to a predetermined pattern instead of the conductor sheet 10' with openings, or as shown in FIG. It may also be arranged between the Josefson junction 55' and the control conductors 44, 45 in the level. Furthermore, as shown in FIG.
21, and in particular this last modification, the third sub-level added by the present invention may optionally be integrated into the first and second sub-levels constituting the existing Josephson switching function.・It also shows that it may be located at the same height as the level.

ただし、これは、原理思想的な考え方であつ
て、勿論、それぞれのサブ・レベルを形のある物
として完全にそれぞれ別個な膜構造ないし層構造
として捕えた場合には、第一、第二サブ・レベル
のどちらかとでも、それらと同じ高さ位置に第三
サブ・レベルが存在することは空間的にはあり得
ない。
However, this is a principled way of thinking, and of course, if each sub-level is viewed as a tangible object and a completely separate membrane structure or layer structure, then the first and second sub-levels - It is spatially impossible for a third sub-level to exist at the same height position as either of the levels.

しかし、逆に、第一、第二サブ・レベルのいず
れか一方のサブ・レベルは例えばジヨゼフソン接
合部等の被磁気的結合部が存在するレベルであ
り、他方のサブ・レベルはこの被磁気的結合部に
対して選択的に磁界を印加する制御導体等の磁界
発生部の設けられるレベルとして定義し、その上
で、第三のサブ・レベルとは、本発明に従い、そ
れら磁界発生部と被磁気的結合部との磁気的結合
を弱めるか阻止するパターン形状の導体部材を持
つレベルとして定義するならば、例えば上記した
第9図Cに示されるように、制御導体44,45
の形成されているサブ・レベルを第二サブ・レベ
ルとした場合、これと同一の高さ位置に本発明に
従つて追加の導体部材21,21が形成されてい
るような場合には、これら制御導体44,45と
導体部材21,21が形成されている高さ位置
は、第二サブ・レベルでもあり、また同時に第三
サブ・レベルであるとしても、技術思想の表現と
して何等矛盾はない。
However, conversely, one of the first and second sub-levels is a level where a magnetically coupled part such as a Josephson junction exists, and the other sub-level is a level where a magnetically coupled part such as a Josephson junction exists. The third sub-level is defined as the level in which magnetic field generating parts such as control conductors that selectively apply a magnetic field to the coupling part are provided, and the third sub-level is defined as the level in which magnetic field generating parts such as control conductors are provided that selectively apply a magnetic field to the coupling part. If defined as a level having a patterned conductive member that weakens or blocks the magnetic coupling with the magnetic coupling part, for example, as shown in FIG. 9C above, the control conductors 44, 45
If the sub-level in which the conductor members 21, 21 are formed is defined as the second sub-level, and additional conductor members 21, 21 are formed at the same height position according to the present invention, these Even if the height positions where the control conductors 44, 45 and the conductor members 21, 21 are formed are both at the second sub-level and at the same time at the third sub-level, there is no contradiction as an expression of the technical idea. .

もつとも、一般にはサブ・レベルという語は形
のある物の概念を持つていた方が理解し易いの
で、本発明の要旨構成を表す表現としては、幾分
かでも瞹味さの生ずるおそれのある上記のような
原理思想的表現は避け、各サブ・レベルは形のあ
る物に準じて取扱つている。
However, in general, it is easier to understand the word sub-level when it has a concept of something tangible, so when used as an expression to express the gist of the present invention, there is a risk that it may be somewhat vague. We avoid principled expressions such as those mentioned above, and treat each sub-level as if it were a tangible object.

なお、第8図及び第9図のいづれの実施例にお
いても、制御導体の数は二本に限らず、三本以上
にすることができる。
Note that in both the embodiments shown in FIGS. 8 and 9, the number of control conductors is not limited to two, but can be three or more.

また、第9図各図では、導体片21,21等の
導体部材が被磁気的結合部の一例であるジヨゼフ
ソン接合部の形成されているサブ・レベルと同一
の高さ位置に形成された実施例については、図示
こそされていない。
Furthermore, in each figure of FIG. 9, the conductor members such as the conductor pieces 21, 21 are formed at the same height position as the sub-level where the Josephson junction, which is an example of the magnetically coupled part, is formed. Examples are not shown.

しかし、これまでの説明からして最早明らかな
ように、本発明で用いる導体部材は、磁界発生部
が被磁気的結合部に対して選択に印加する発生磁
界を渦電流に変換して、及び(或いは)磁気シー
ルド効果により、弱めるか阻止できれば良いの
で、例えば第9図中のジヨゼフソン接合部と同一
の高さ位置でその側方に導体片を併置しても、磁
界発生部としての制御導体の発生する磁界がこの
導体片を横切るようにすることで、所期通り、こ
の導体片の並設されたジヨゼフソン接合部に対し
ては対応する磁界発生部の発生する磁界を弱める
か阻止することができる。もちろん、本発明が開
示された以上、その他、適当なる導体部材パター
ン形状の構築等は当業者にとつて任意設計的な事
項に入る。
However, as is already clear from the above description, the conductor member used in the present invention converts the generated magnetic field selectively applied by the magnetic field generating part to the magnetically coupled part into an eddy current, and (Alternatively) It is sufficient if the magnetic shielding effect can be used to weaken or block the magnetic field, so for example, even if a conductor piece is placed side by side at the same height as the Josephson junction in Figure 9, the control conductor as a magnetic field generating part will not work. By making the magnetic field generated by the conductor cross this conductor piece, the magnetic field generated by the corresponding magnetic field generator can be weakened or blocked for the juxtaposed Josefson junction of this conductor piece as intended. Can be done. Of course, now that the present invention has been disclosed, construction of a suitable conductor member pattern shape, etc. is a matter of arbitrary design for those skilled in the art.

第9図Aに示す構造では、主要な機能部分の製
造プロセスを一応は完了してから、ユーザの求め
に応じてAND/ORの相対的なパターン関係を決
定できるという特徴を有し、同図Bに示す構造で
は、第5図に即して示したROMのプログラムを
AND/ORの相対的パターン関係の決定と同一の
マスクレベルで行なえるという特徴を持つ。
The structure shown in FIG. 9A has the feature that the relative pattern relationship of AND/OR can be determined according to the user's request after the manufacturing process of the main functional parts is completed. In the structure shown in B, the ROM program shown in Figure 5 is
It has the feature that it can be performed at the same mask level as determining the relative pattern relationship of AND/OR.

第10図は第8図乃至第9図に示した実施例を
その一部に用いて構成したPLAの一例を示して
いる。
FIG. 10 shows an example of a PLA constructed by partially using the embodiments shown in FIGS. 8 to 9.

図中、初段と最終段は、既に第6図に阻して説
明したように、第5図に示す実施例にて構成され
たROM/ORプレーンであり、中間のプレーン
が第8図乃至第9図に示す実施例により構成され
たAND/ORプレーンである。
In the figure, the first stage and the last stage are ROM/OR planes configured in the embodiment shown in FIG. 5, as already explained with reference to FIG. This is an AND/OR plane configured according to the embodiment shown in FIG.

論理変数a,,b,,c,,……,を
初段のROM/ORプレーンに入力すると、第6
図におけると同様、初段のROM/ORプレーン
によて変数対が決定され、次段のAND/ORプレ
ーンに入力される。ここでは開口20′の有無に
従つてANDまたはOR演算が為される。
When logical variables a,,b,,c,,..., are input to the first stage ROM/OR plane, the sixth
As in the figure, variable pairs are determined by the first-stage ROM/OR plane and input to the next-stage AND/OR plane. Here, an AND or OR operation is performed depending on the presence or absence of the opening 20'.

この結果、図示の例では当該AND/ORプレー
ンの出力はそれぞれ、a+b,・,……,
+となる。
As a result, in the illustrated example, the outputs of the AND/OR plane are a+b, ·, ..., respectively.
It becomes +.

これらは最終段のROM/ORプレーンによつ
てグループ化されると同時にOR演算が施され、
最終出力a+b+・,b・c,……,+
が得られる。初段及び最終段が第6図示のPLA
と全く同一の構成であるにも拘らず、最終段の出
力が異なるのは、中間のAND/ORプレーン中に
開口20′のパターンを設けてOR回路を構成し
たからである。
These are grouped by the final stage ROM/OR plane, and at the same time an OR operation is performed.
Final output a+b+・,b・c,...,+
is obtained. The first and last stages are PLA as shown in Figure 6.
The reason why the output of the final stage is different even though the configuration is exactly the same is that the OR circuit is constructed by providing a pattern of openings 20' in the intermediate AND/OR plane.

このように、本発明を適用したROM/ORプ
レーン、AND/ORプレーン等を用いれば、従来
のPLAに比してより多様な機能のPLAを構成す
ることもできる。このことはANDゲートの数を
限定した時により顕著である。例えば従来の回路
構成方法によれば、AND回路の数をn個とした
場合、当該n個までの論理積しか実現できない
が、上記本発明の実施例のような構成を採用する
と、2n個までの論理積を実現することができる。
In this way, by using the ROM/OR plane, AND/OR plane, etc. to which the present invention is applied, it is possible to configure a PLA with more diverse functions than the conventional PLA. This is more noticeable when the number of AND gates is limited. For example, according to the conventional circuit configuration method, if the number of AND circuits is n, it is possible to realize logical product of only up to n, but if a configuration like the embodiment of the present invention is adopted, up to 2n It is possible to realize the logical product of

以上、各種の実施例に就き詳記したが、本発明
によれば、上下に重なつた第一、第二のサブ・レ
ベルが相俟つて所定の電気的機能を営む一つの二
次元機能レベルを構成し、且つ、該第一、第二の
サブ・レベルのいづれか一方のサブ・レベルに
は、印加される磁界の有無または強弱により電気
的状態を変化させる複数の被磁気的結合部群を、
他方のサブ・レベルには該複数の被磁気的結合部
群の各々へ印加する磁界を発生することのできる
磁界発生部を設けて成るジヨゼフソン集積回路に
おいて、与えられたパターンに応じて特定の個所
の被磁気的結合部と磁界発生部との磁気的結合を
他とは異なる状態にするべくパターン化するに際
し、当該パターン化を極めて容易にすると共に、
当該パターンが変更になつても各サブ・レベル作
成用のマスクや製作プロセス等、流用部分をでき
るだけ多くでき、従つて至上、第一、第二のサ
ブ・レベル作成に必要なマスク群を与えられたパ
ターンの如何に拘らず共用して当該パターン情報
は一枚のマスクに集約することもできる合理的な
構造を持つジヨゼフソン集積回路を提供すること
ができる。
Various embodiments have been described in detail above, but according to the present invention, a two-dimensional functional level in which the first and second sub-levels that overlap vertically together perform a predetermined electrical function. , and one of the first and second sub-levels includes a plurality of groups of magnetically coupled parts whose electrical state changes depending on the presence or absence or strength of an applied magnetic field. ,
In the Josephson integrated circuit, the other sub-level is provided with a magnetic field generating section capable of generating a magnetic field to be applied to each of the plurality of magnetically coupled sections. When patterning to make the magnetic coupling between the magnetically coupled part and the magnetic field generating part different from other states, the patterning is made extremely easy, and
Even if the pattern is changed, it is possible to reuse as many parts as possible, such as the masks and production processes for creating each sub-level, and therefore the mask groups necessary for creating the supreme, first, and second sub-levels can be provided. It is possible to provide a Josephson integrated circuit with a rational structure that can be shared regardless of the pattern and the pattern information can be integrated into one mask.

また更に、異なる二次元機能レベルを積層した
ジヨゼフソン三次元集積回路においても、高さ方
向に重合する一対の二次元機能レベルの中、例え
ば下の二次元機能レベルの上のサブ・レベルを第
一のサブ・レベル、上の二次元機能レベルの下の
サブ・レベルを第二のサブ・レベル等と考えるこ
とにより、当該第一、第二のサブ・レベル間で選
択的な個有パターンに応じて定められた個所での
み、選択的に信号(磁界)の授受を行なう集積回
路を組む際にも本発明は有効に適用できる。
Furthermore, in a Josephson three-dimensional integrated circuit in which different two-dimensional functional levels are stacked, for example, among a pair of two-dimensional functional levels that overlap in the height direction, the upper sub-level of the lower two-dimensional functional level is placed first. By considering the sub-level of the upper two-dimensional functional level as the second sub-level, etc., it is possible to The present invention can also be effectively applied when assembling an integrated circuit that selectively transmits and receives signals (magnetic fields) only at predetermined locations.

しかも、当該三次元集積回路の各二次元機能レ
ベルの積重ね方法は結局はかなり任意にできるか
ら、単純に一つづつ積重ねていく場合も、少なく
とも一部に入れ子状の重合部分を有する場合に
も、必要な上下サブ・レベル間で高さ方向の結線
なしに所定個所にて信号の授受を行なわせること
ができるため、こうした三次元集積回路を組むに
際して二次元レベル間の信号授受をどのようにす
るかという従来の問題点を根本から解決するだけ
でなく、ひいては設計、製作上の自由度を極めて
高め得るという効果もある。
Moreover, the stacking method for each two-dimensional functional level of the three-dimensional integrated circuit can be quite arbitrary, so it can be stacked simply one by one, or it can have at least some nested overlapping parts. Since it is possible to send and receive signals at a predetermined location between the necessary upper and lower sub-levels without wiring in the height direction, it is important to know how to send and receive signals between two-dimensional levels when building such a three-dimensional integrated circuit. This not only fundamentally solves the conventional problem of whether or not to use the product, but also has the effect of greatly increasing the degree of freedom in design and production.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は既存のジヨゼフソン・スイツチング・
ゲートの代表的な概略構成図、第2図は本発明に
より構成された一実施例としてのジヨゼフソン集
積回路の概略構成図、第3図及び第4図は第2図
に示す回路の改変例乃至他の実施例の概略構成
図、第5図は本発明を適用して構成されたジヨゼ
フソン・マスクROMの一構成例の説明図、第6
図は第5図に示されるジヨゼフソン・マスク
ROMを一部に用いて構成したジヨゼフソンPLA
の概略構成図、第7図は従来からのジヨゼフソン
OR回路またはAND回路の概略構成図、第8図は
第7図に示したOR回路を基本として本発明を適
用することにより、一部にAND機能を有させた
AND/OR回路の構成例の説明図、第9図は第8
図に示される構成例に対する改変例の説明図、第
10図は本発明によるAND/ORプレーンと
ROM/ORプレーンを用いて構成したジヨゼフ
ソンPLAの一構成例の概略構成図、である。 図中、1は基板、2はグランド・プレーン、
3,7,9,11は層間絶縁膜、4,6,6′,
51,52,53,54,55はゲート導体、
5,5′,51′,55′はジヨゼフソン接合部、
8,12,13,41,42,43,44,45
は制御導体、10,10′は本発明を構成するに
用いる導体シート、20,20′は導体シート中
の開口、21は本発明を構成するに用いる導体
片、である。
Figure 1 shows the existing Josephson switching system.
FIG. 2 is a schematic diagram of a Josephson integrated circuit according to an embodiment of the present invention, and FIGS. 3 and 4 are modifications of the circuit shown in FIG. 2. A schematic configuration diagram of another embodiment; FIG. 5 is an explanatory diagram of a configuration example of a Josephson mask ROM constructed by applying the present invention;
The figure shows the Josephson mask shown in Figure 5.
Josephson PLA constructed using ROM in part
Schematic diagram of the configuration, Figure 7 shows the conventional Josephson
A schematic configuration diagram of an OR circuit or an AND circuit, FIG. 8 is based on the OR circuit shown in FIG. 7, and by applying the present invention, a part thereof has an AND function.
An explanatory diagram of a configuration example of an AND/OR circuit, Fig. 8
An explanatory diagram of a modified example of the configuration example shown in the figure, FIG. 10 is an AND/OR plane according to the present invention.
1 is a schematic configuration diagram of an example of a Josephson PLA configured using a ROM/OR plane. In the figure, 1 is the board, 2 is the ground plane,
3, 7, 9, 11 are interlayer insulating films, 4, 6, 6',
51, 52, 53, 54, 55 are gate conductors,
5, 5', 51', 55' are Josephson junctions,
8, 12, 13, 41, 42, 43, 44, 45
1 is a control conductor, 10 and 10' are conductor sheets used to construct the present invention, 20 and 20' are openings in the conductor sheets, and 21 is a conductor piece used to construct the present invention.

Claims (1)

【特許請求の範囲】 1 空間的に上下に重なる関係となる第一、第二
のサブ・レベルの中、いずれか一方のサブ・レベ
ルに固定の配置パターンで設けられ、印加される
磁界の有無または強弱により電気的状態を変化さ
せる複数の被磁気的結合部群と; 上記第一、第二サブ・レベルの中の他方のサ
ブ・レベルに固定の配置パターンで設けられ、上
記複数の被磁気的結合部の各々に対し、それぞれ
選択的に磁界を印加し得る複数の磁界発生部と; 上記第一、第二サブ・レベルのどちらかと同じ
サブ・レベルに設けられるか、または該第一、第
二サブ・レベルとは異なる高さ位置の第三のサ
ブ・レベルに設けられ、要求された予定の幾何的
パターン形状を持つことにより、上記複数の被磁
気的結合部の中、選択された被磁気的結合部に対
して対応する上記磁界発生部から印加される磁界
を弱めるか阻止する導体部材と; を有して成るジヨゼフソン集積回路。
[Claims] 1. The presence or absence of a magnetic field that is provided in a fixed arrangement pattern and applied to one of the first and second sub-levels that spatially overlap vertically. or a plurality of magnetically coupled portions whose electrical states change depending on the strength; provided in a fixed arrangement pattern on the other sub-level of the first and second sub-levels; a plurality of magnetic field generating sections capable of selectively applying a magnetic field to each of the target coupling sections; The magnetically coupled portion is selected from among the plurality of magnetically coupled portions by being provided on the third sub-level at a different height from the second sub-level and having the desired geometric pattern shape. A conductive member for weakening or blocking a magnetic field applied from the corresponding magnetic field generating section to the magnetically coupled section.
JP58124279A 1983-07-08 1983-07-08 Constituting method of josephson circuit Granted JPS6015895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58124279A JPS6015895A (en) 1983-07-08 1983-07-08 Constituting method of josephson circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58124279A JPS6015895A (en) 1983-07-08 1983-07-08 Constituting method of josephson circuit

Publications (2)

Publication Number Publication Date
JPS6015895A JPS6015895A (en) 1985-01-26
JPH0216028B2 true JPH0216028B2 (en) 1990-04-13

Family

ID=14881402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58124279A Granted JPS6015895A (en) 1983-07-08 1983-07-08 Constituting method of josephson circuit

Country Status (1)

Country Link
JP (1) JPS6015895A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2583922B2 (en) * 1987-11-25 1997-02-19 松下電器産業株式会社 Superconducting switching element
JPH01296493A (en) * 1988-05-25 1989-11-29 Agency Of Ind Science & Technol Superconducting memory cell array and superconducting memory circuit device
US7274207B2 (en) 2002-04-03 2007-09-25 Sony Corporation Semiconductor-integrated circuit utilizing magnetoresistive effect elements

Also Published As

Publication number Publication date
JPS6015895A (en) 1985-01-26

Similar Documents

Publication Publication Date Title
JP3488258B2 (en) Programmable logic array integrated circuit
US6054873A (en) Interconnect structure between heterogeneous core regions in a programmable array
JPS5851451B2 (en) Lonely Jitsukousouchi
JPH06318865A (en) Integrated circuit for executing programmable logical function
JPH073838B2 (en) Semiconductor integrated circuit
CA2056781C (en) Multichip module
JPH0216028B2 (en)
JPH08148989A (en) Superconducting fpga device
JPS63108746A (en) Programmable logic array
US4075708A (en) Large capacity major-minor loop bubble domain memory with redundancy
JPS60206042A (en) Semi-custom ic
JP3003151B2 (en) Design method of semiconductor integrated circuit
JPH0324763A (en) Formation of master slice layout integrated circuit device
JPH01319978A (en) Constructing method for josephson read only memory
JP3132604B2 (en) Semiconductor integrated circuit device
JPH0731911B2 (en) Programmable Josephson read-only memory and programming method thereof
JPS61198758A (en) Manufacture of semiconductor integrated circuit
JP2761119B2 (en) Programmable wiring
JP2874254B2 (en) Semiconductor integrated circuit device
JPS63241951A (en) Manufacture of mask pattern of semiconductor integrated circuit
JP2530378B2 (en) Crossbar network device
JPH04326209A (en) Programmable logic element
CA1088667A (en) Passive chevron replicator
JPS6292338A (en) Manufacture of semiconductor element
CA1201529A (en) Superconducting read-only memories or programable logic arrays having the same