JPH04326209A - Programmable logic element - Google Patents

Programmable logic element

Info

Publication number
JPH04326209A
JPH04326209A JP3095179A JP9517991A JPH04326209A JP H04326209 A JPH04326209 A JP H04326209A JP 3095179 A JP3095179 A JP 3095179A JP 9517991 A JP9517991 A JP 9517991A JP H04326209 A JPH04326209 A JP H04326209A
Authority
JP
Japan
Prior art keywords
wiring
elements
programmable
switch
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3095179A
Other languages
Japanese (ja)
Other versions
JP3070622B2 (en
Inventor
Keiichi Kawana
川名 啓一
Norimitsu Sako
迫 則光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP3095179A priority Critical patent/JP3070622B2/en
Priority to US07/857,986 priority patent/US5327023A/en
Publication of JPH04326209A publication Critical patent/JPH04326209A/en
Application granted granted Critical
Publication of JP3070622B2 publication Critical patent/JP3070622B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To present a programmable logic element reduced in the number of switching elements in a wiring switch in the case of programmably connecting adjacent logic elements by using a wiring group. CONSTITUTION:Logic elements 11 arranged in the shape of an array are connected in the shape of longitudinal and lateral channels by using plural programmable wiring groups 12 and 13, the wiring groups 12 and 13 are combined in the shape of a cross, an intersectional part 14 is connected through a programmable switching element 15 so as to be freely connected/disconnected, the adjacent intersectional parts 14 are programmably connected through a wiring switch 16 between the wiring elements, and the programmable logic element is constituted. Thus, the degree of freedom for wiring another field is achieved.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、論理要素を複数備えか
つそれらの論理要素間をプログラマブルに結線可能なプ
ログラマブル論理素子に係り、とくに、埋め込まれるス
イッチング素子の数を少なくすることが可能なプログラ
マブル論理素子に関する。
[Industrial Application Field] The present invention relates to a programmable logic element that has a plurality of logic elements and can be connected programmably between the logic elements, and in particular, a programmable logic element that can reduce the number of embedded switching elements. Regarding logic elements.

【0002】0002

【従来の技術】従来のプログラマブル論理素子は、図6
に示すように、アレイ状に配列された論理要素51とこ
れら論理要素51の間を縦横にたとえば3本の配線でそ
れぞれ構成される配線群52, 53とを有している。 これら配線群52, 53の交差部分には上下左右の配
線をプログラマブルに接続するためのスイッチング素子
を含むプログラマブル配線スイッチ54が配設され、ま
た各論理要素51に対応するように配線群53ごとに入
出力スイッチ55, 56とが設けられ、入出力スイッ
チ55から論理要素51への入力信号はたとえば4本の
配線57を介して、また論理要素51から入出力スイッ
チ56への出力信号はたとえば2本の配線58を介して
それぞれ配線群53との間で信号授受がなされる。
[Prior Art] A conventional programmable logic element is shown in FIG.
As shown in FIG. 1, it has logic elements 51 arranged in an array, and wiring groups 52 and 53 each consisting of, for example, three wires in the vertical and horizontal directions between these logic elements 51. A programmable wiring switch 54 including a switching element for programmably connecting upper, lower, left, and right wiring is disposed at the intersection of these wiring groups 52 and 53, and a programmable wiring switch 54 is provided for each wiring group 53 so as to correspond to each logic element 51. Input/output switches 55 and 56 are provided, and input signals from the input/output switch 55 to the logic element 51 are transmitted via, for example, four wires 57, and output signals from the logic element 51 to the input/output switch 56 are transmitted through, for example, two wires. Signals are exchanged with each wiring group 53 via the main wiring 58.

【0003】前記したプログラマブル配線スイッチ(以
下単に配線スイッチという)54は、たとえば各上下左
右からの配線同士をすべてプログラマブルに接続するた
めには、前出図6に示す従来例においては少なくとも5
4個のスイッチング素子を有する必要がある。すなわち
、図7に配線例を示すように、これらの組み合わせ配線
1本につき9個のスイッチング素子59が必要とされる
から入力配線6本に対して54個のスイッチング素子を
要することになる。
The programmable wiring switch (hereinafter simply referred to as wiring switch) 54 has at least 5 wires in the conventional example shown in FIG.
It is necessary to have four switching elements. That is, as shown in the wiring example in FIG. 7, nine switching elements 59 are required for each of these combination wirings, so 54 switching elements are required for six input wirings.

【0004】このスイッチング素子59として、たとえ
ば図8に示すような簡略して示すSRAMセル60にた
とえばnMOSトランジスタ61のゲート電極が接続さ
れて構成されたメモリ付スイッチなどが用いられる。こ
のメモリ付スイッチを介して各配線同士をすべてまたは
それらの一部を断続可能とし、これによって任意の配線
がプログラマブルに実現することが可能になる。
[0004] As the switching element 59, a switch with a memory, for example, constructed by connecting a gate electrode of an nMOS transistor 61 to a simplified SRAM cell 60 as shown in FIG. 8, for example, is used. All or a portion of each wiring can be connected or disconnected via this memory-equipped switch, thereby making it possible to programmably realize arbitrary wiring.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記し
たようなプログラマブル論理素子において、隣接する論
理要素間の信号を接続するときに、配線スイッチ54を
通過後に3方向の配線に接続可能にするために配線スイ
ッチ54中のスイッチング素子59の数が多くなる傾向
があり問題がある。すなわち、接続されている素子数が
多くなると寄生容量が増大したり、面積が増大すること
などにより動作速度が遅くなるという欠点が生じるので
ある。 本発明は、このような従来例の課題を解決すべくなされ
たものであって、論理要素間を配線群を使用してプログ
ラマブルに接続する場合に配線スイッチ中のスイッチン
グ素子の数を少なくすることの可能なプログラマブル論
理素子を提供することを目的とする。
[Problem to be Solved by the Invention] However, in the programmable logic element as described above, when connecting signals between adjacent logic elements, in order to enable connection to wiring in three directions after passing through the wiring switch 54, it is necessary to There is a problem in that the number of switching elements 59 in the wiring switch 54 tends to increase. That is, as the number of connected elements increases, the parasitic capacitance increases, the area increases, and the operating speed becomes slower. The present invention has been made to solve the problems of the conventional example, and is to reduce the number of switching elements in a wiring switch when connecting logic elements in a programmable manner using a wiring group. The purpose of the present invention is to provide a programmable logic element capable of

【0006】[0006]

【課題を解決するための手段】本発明は、論理要素を複
数備えかつそれらの論理要素間をプログラマブルに結線
可能なプログラマブル論理素子において、前記論理要素
がアレイ状に配列され、前記論理要素間をプログラマブ
ルに接続するための配線手段が前記論理要素間を縦横な
チャネル状に配置され、前記配線手段は2つの配線要素
を十字形に組み合わせるとともにその交差部分には前記
2つの配線要素間の断続を決定するプログラマブルなス
イッチング素子が接続され、隣接する前記交差部分間の
配線要素の中間には互いにプログラマブルに接続し得る
スイッチング手段が設けられてなることを特徴とするプ
ログラマブル論理素子である。
Means for Solving the Problems The present invention provides a programmable logic element that includes a plurality of logic elements and can be programmably connected between the logic elements, in which the logic elements are arranged in an array, and connections between the logic elements are provided. Wiring means for programmable connection is arranged in the form of vertical and horizontal channels between the logic elements, and the wiring means combines two wiring elements in a cross shape and connects discontinuities between the two wiring elements at the intersections. The programmable logic element is characterized in that a programmable switching element to be determined is connected, and a switching means that can be programmably connected to each other is provided between the wiring elements between the adjacent crossing parts.

【0007】[0007]

【作  用】本発明によれば、2つの配線群間の十字状
の交差部分にプログラマブルなスイッチング素子を用い
て各配線要素間を断続するようにするとともに、隣接す
る交差部分の中間にプログラマブルなスイッチング素子
を有する配線スイッチを設けるようにしたので、配線ス
イッチ中のスイッチング素子の使用数を少なくすること
が可能である。これによって、スイッチの使用効率を高
め得るとともに、スイッチング素子の専有面積を小さく
して省面積を実現することが可能である。
[Operation] According to the present invention, a programmable switching element is used at the cross-shaped intersection between two wiring groups to connect each wiring element, and a programmable switching element is used at the cross-shaped intersection between two wiring groups. Since a wiring switch having a switching element is provided, it is possible to reduce the number of switching elements used in the wiring switch. As a result, it is possible to increase the usage efficiency of the switch and to reduce the area occupied by the switching element, thereby realizing space saving.

【0008】[0008]

【実施例】以下に、本発明の実施例について図面を参照
して説明する。図1は、本発明に係るプログラマブル論
理素子の構成図である。本発明の論理素子は、複数のア
レイ状に配置された論理要素11と、これら論理素子1
1の間を縦横にたとえば3本の信号線でそれぞれ十字状
に交差するように構成される配線群12, 13とを有
している。 これら配線群12, 13は、その交差部分14におい
て縦方向と横方向のそれぞれ対応する線同士が、たとえ
ば図2に示すように、プログラマブルなスイッチング素
子15を介して12aと13c,12bと13b,12
cと13aとがそれぞれ接続可能とされる。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a programmable logic element according to the present invention. The logic element of the present invention includes a plurality of logic elements 11 arranged in an array, and these logic elements 1
For example, three signal lines intersect each other in a criss-cross pattern vertically and horizontally between wiring groups 12 and 13. In these wiring groups 12 and 13, corresponding lines in the vertical and horizontal directions are connected to each other through programmable switching elements 15, such as 12a and 13c, 12b and 13b, as shown in FIG. 12
c and 13a are each connectable.

【0009】また、その交差部分14のそれぞれの配線
の中間には、たとえば図3に示すように、プログラマブ
ルなスイッチング素子15を含むプログラマブルな配線
スイッチ16が配設される。すなわち、配線スイッチ1
6の入力側の3本の信号線12a,12b,12cと出
力側の3本の信号線12a′,12b′,12c′同士
が、それら両信号線のいずれとも接続可能なように、9
個のスイッチング素子15を介してそれぞれ接続可能と
される。
Further, a programmable wiring switch 16 including a programmable switching element 15 is disposed between each wiring at the intersection 14, as shown in FIG. 3, for example. That is, wiring switch 1
9 so that the three signal lines 12a, 12b, 12c on the input side and the three signal lines 12a', 12b', 12c' on the output side of 6 can be connected to any of these signal lines.
They can be connected to each other via switching elements 15.

【0010】さらに、縦方向の配線群13に配設された
配線スイッチ16の両側には、各論理要素11の入力端
子および出力端子との接続をプログラマブルに行う入出
力スイッチ17, 18とが設けられる。そして、入出
力スイッチ17から論理要素11の入力に対し2本の入
力線19が接続され、また論理要素11の出力から入出
力スイッチ18に対しても2本の出力線20が接続され
る。
Further, on both sides of the wiring switch 16 arranged in the vertical wiring group 13, input/output switches 17 and 18 are provided for programmably connecting the input terminal and output terminal of each logic element 11. It will be done. Two input lines 19 are connected from the input/output switch 17 to the input of the logic element 11, and two output lines 20 are also connected from the output of the logic element 11 to the input/output switch 18.

【0011】すなわち、図4に詳細に示すように、たと
えば縦方向の3本の配線群13に対して、入力線19の
信号線2本がそれぞれ交差し、プログラマブルに接続可
能なスイッチ21を介して論理要素11の入力端子に接
続される。このように構成することにより、3本の配線
群13からのいずれの入力信号をも入出力スイッチ17
を介して論理要素11へ入力することができる。また論
理要素11の出力端子は、2本の出力線20を介して縦
方向の3本の配線群13にプログラマブルなスイッチ2
1によって接続されて、これによって2本の出力線20
からの出力信号を入出力スイッチ18を介して3本の配
線群13のいずれにも自在に出力することができる。
That is, as shown in detail in FIG. 4, for example, two signal lines of the input line 19 cross each of the three vertical wiring groups 13, and are connected to each other through a programmably connectable switch 21. and is connected to the input terminal of the logic element 11. With this configuration, any input signal from the three wiring groups 13 can be sent to the input/output switch 17.
can be input to the logic element 11 via. Further, the output terminal of the logic element 11 is connected to a programmable switch 2 via two output lines 20 to three vertical wiring groups 13.
1, thereby connecting the two output lines 20
The output signal can be freely outputted to any of the three wiring groups 13 via the input/output switch 18.

【0012】このようにして、2つの配線群12, 1
3間の十字状の交差部分14にスイッチング素子15を
用いて各配線要素間を断続するようにするとともに、隣
接する交差部分14の中間にスイッチング素子15を有
する配線スイッチ16を設けるようにしたので、配線ス
イッチ中のスイッチング素子の使用数を少なくすること
が可能である。これによって、スイッチの使用効率を高
め得るとともに、スイッチング素子の専有面積を小さく
して省面積を実現することが可能である。
In this way, two wiring groups 12, 1
A switching element 15 is used at the cross-shaped intersection 14 between the two wiring elements to connect and disconnect each wiring element, and a wiring switch 16 having a switching element 15 is provided between adjacent intersections 14. , it is possible to reduce the number of switching elements used in the wiring switch. As a result, it is possible to increase the usage efficiency of the switch and to reduce the area occupied by the switching element, thereby realizing space saving.

【0013】なお、上記実施例において、交差部分14
の構成は図2のように十字状に交差する配線群12, 
13に対してスイッチング素子15を用いて接続すると
して説明したが、本発明はこれに限るものではなく、た
とえば図5(a) に示すように配線群13側の配線要
素にそれぞれスイッチング素子15を直列に接続した交
差部分14Aとか、図5(b) に示すように互いにL
字状とされる配線群12, 13で構成される交差部分
14Bなどにも適用し得ることはいうまでもない。
[0013] In the above embodiment, the intersection portion 14
The configuration is as shown in FIG.
13 using the switching element 15, the present invention is not limited to this. For example, as shown in FIG. 5(a), the switching element 15 may be connected to each wiring element on the wiring group 13 side. For example, the intersection parts 14A connected in series are
Needless to say, the present invention can also be applied to an intersection portion 14B formed by a character-shaped wiring group 12, 13.

【0014】[0014]

【発明の効果】以上説明したように本発明によれば、十
字状に交差する2つの配線群をスイッチング素子を用い
てプログラマブルに配線要素間を断続するとともに、配
線スイッチを介してこれら配線要素をプログラマブルに
接続するようにしたので、配線スイッチ中のスイッチン
グ素子の使用数を少なくすることが可能で、これによっ
て、スイッチの使用効率を高め得るとともに、スイッチ
ング素子の専有面積を小さくして省面積を実現すること
が可能である。
As explained above, according to the present invention, two wiring groups intersecting in a criss-cross pattern are programmably connected between wiring elements using switching elements, and these wiring elements are connected via wiring switches. Since the connections are programmable, it is possible to reduce the number of switching elements used in a wiring switch, which increases the efficiency of switch usage and reduces the area occupied by the switching elements, resulting in space savings. It is possible to achieve this.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明に係るプログラマブル論理素子の構成を
示す概念図である。
FIG. 1 is a conceptual diagram showing the configuration of a programmable logic element according to the present invention.

【図2】図1の配線群の交差部分の一例を示す線図であ
る。
FIG. 2 is a diagram showing an example of an intersection between wiring groups in FIG. 1;

【図3】図1の配線スイッチの一例を示す線図である。FIG. 3 is a diagram showing an example of the wiring switch of FIG. 1;

【図4】図1の入出力スイッチの一例を示す線図である
FIG. 4 is a diagram showing an example of the input/output switch of FIG. 1;

【図5】(a) ,(b) は図1の配線群の交差部分
の他の例を示す線図である。
5A and 5B are diagrams showing other examples of intersections of wiring groups in FIG. 1; FIG.

【図6】従来のプログラマブル論理素子の構成を示す概
念図である。
FIG. 6 is a conceptual diagram showing the configuration of a conventional programmable logic element.

【図7】従来の配線スイッチの配線例を示す線図である
FIG. 7 is a diagram showing an example of wiring of a conventional wiring switch.

【図8】メモリ付スイッチング素子の例を示す線図であ
る。
FIG. 8 is a diagram showing an example of a switching element with memory.

【符号の説明】[Explanation of symbols]

11  論理素子 12,13  配線群 14,14A,14B  交差部分 15  スイッチング素子 16  配線スイッチ(プログラマブル配線スイッチ)
17,18  入出力スイッチ 19  入力線 20  出力線
11 Logic elements 12, 13 Wiring group 14, 14A, 14B Intersection 15 Switching element 16 Wiring switch (programmable wiring switch)
17, 18 Input/output switch 19 Input line 20 Output line

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】    論理要素を複数備えかつそれらの
論理要素間をプログラマブルに結線可能なプログラマブ
ル論理素子において、前記論理要素がアレイ状に配列さ
れ、前記論理要素間をプログラマブルに接続するための
配線手段が前記論理要素間を縦横なチャネル状に配置さ
れ、前記配線手段は2つの配線要素を十字形に組み合わ
せるとともにその交差部分には前記2つの配線要素間の
断続を決定するプログラマブルなスイッチング素子が接
続され、隣接する前記交差部分間の配線要素の中間には
互いにプログラマブルに接続し得るスイッチング手段が
設けられてなることを特徴とするプログラマブル論理素
子。
1. A programmable logic element comprising a plurality of logic elements and capable of programmably connecting the logic elements, wherein the logic elements are arranged in an array, and wiring means for programmably connecting the logic elements. are arranged in the form of vertical and horizontal channels between the logic elements, and the wiring means combines two wiring elements in a cross shape, and a programmable switching element for determining disconnection between the two wiring elements is connected at the intersection thereof. A programmable logic element characterized in that switching means capable of being programmably connected to each other is provided between the wiring elements between the adjacent intersection parts.
JP3095179A 1991-03-28 1991-04-25 Programmable logic element Expired - Fee Related JP3070622B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3095179A JP3070622B2 (en) 1991-04-25 1991-04-25 Programmable logic element
US07/857,986 US5327023A (en) 1991-03-28 1992-03-26 Programmable logic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3095179A JP3070622B2 (en) 1991-04-25 1991-04-25 Programmable logic element

Publications (2)

Publication Number Publication Date
JPH04326209A true JPH04326209A (en) 1992-11-16
JP3070622B2 JP3070622B2 (en) 2000-07-31

Family

ID=14130525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3095179A Expired - Fee Related JP3070622B2 (en) 1991-03-28 1991-04-25 Programmable logic element

Country Status (1)

Country Link
JP (1) JP3070622B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8192754B2 (en) 2002-06-07 2012-06-05 Rutgers, The State University Of New Jersey Micelle assemblies
US10138203B2 (en) 2014-06-16 2018-11-27 Rutgers, The State University Of New Jersey Antibacterial agents
US10759740B2 (en) 2016-03-24 2020-09-01 Rutgers, The State University Of New Jersey Antibacterial agents

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480127A (en) * 1987-09-22 1989-03-27 Kawasaki Steel Co Programmable logic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480127A (en) * 1987-09-22 1989-03-27 Kawasaki Steel Co Programmable logic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8192754B2 (en) 2002-06-07 2012-06-05 Rutgers, The State University Of New Jersey Micelle assemblies
US10138203B2 (en) 2014-06-16 2018-11-27 Rutgers, The State University Of New Jersey Antibacterial agents
US10556856B2 (en) 2014-06-16 2020-02-11 Rutgers, The State University Of New Jersey Antibacterial agents
US10759740B2 (en) 2016-03-24 2020-09-01 Rutgers, The State University Of New Jersey Antibacterial agents

Also Published As

Publication number Publication date
JP3070622B2 (en) 2000-07-31

Similar Documents

Publication Publication Date Title
US5327023A (en) Programmable logic device
JP3434292B2 (en) Programmable logic cell and array thereof
US6166560A (en) Basic cell structure having a plurality of transistors for master slice type semiconductor integrated circuit device
JP3684241B2 (en) Floor plan for a scalable multilevel interconnect architecture
US5598109A (en) Programmable logic array device with grouped logic regions and three types of conductors
EP0360540B1 (en) Programmable logic device
US5880597A (en) Interleaved interconnect for programmable logic array devices
US7557611B2 (en) Block level routing architecture in a field programmable gate array
JPH06290157A (en) Net
JP3581152B2 (en) Architecture and interconnect mechanism for programmable logic circuits
US6268743B1 (en) Block symmetrization in a field programmable gate array
JPH04326209A (en) Programmable logic element
US7385421B2 (en) Block symmetrization in a field programmable gate array
JPS63207148A (en) Master slice semiconductor integrated circuit
JPH04146667A (en) Semiconductor device
JP2724052B2 (en) Programmable logic element
US5428304A (en) Programmable gate array with special interconnects for adjacent gates and isolation devices used during programming
JPS63108746A (en) Programmable logic array
JPH1022817A (en) Logic circuit and semiconductor integrated circuit array
US6861869B1 (en) Block symmetrization in a field programmable gate array
JPH0644709B2 (en) Programmable wiring switch
JPH06140566A (en) Semiconductor integrated circuit
JPH10256374A (en) Field programmable gate array
KR0171109B1 (en) Layout of semiconductor device having cross point switch
JPS62238642A (en) Master slice type semiconductor integrated circuit device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080526

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees