JP2761119B2 - Programmable wiring - Google Patents

Programmable wiring

Info

Publication number
JP2761119B2
JP2761119B2 JP3099590A JP9959091A JP2761119B2 JP 2761119 B2 JP2761119 B2 JP 2761119B2 JP 3099590 A JP3099590 A JP 3099590A JP 9959091 A JP9959091 A JP 9959091A JP 2761119 B2 JP2761119 B2 JP 2761119B2
Authority
JP
Japan
Prior art keywords
wiring
programmable
switches
switching matrix
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3099590A
Other languages
Japanese (ja)
Other versions
JPH04227328A (en
Inventor
啓一 川名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP3099590A priority Critical patent/JP2761119B2/en
Publication of JPH04227328A publication Critical patent/JPH04227328A/en
Application granted granted Critical
Publication of JP2761119B2 publication Critical patent/JP2761119B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば半導体集積回路
における、複数の配線導体(配線要素と称する)が並設
された配線チャネルの配線要素間の接続をプログラム可
能としたプログラマブル配線に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable wiring in which, for example, in a semiconductor integrated circuit, a connection between wiring elements of a wiring channel in which a plurality of wiring conductors (referred to as wiring elements) are arranged in parallel is programmable.

【0002】[0002]

【従来の技術】半導体装置には、配線チャネルの配線要
素間の接続をフログラム可能として、ユーザが所望の論
理回路を構成し得るようにしたものがある。
2. Description of the Related Art Some semiconductor devices allow connection between wiring elements of a wiring channel to be programmed so that a user can configure a desired logic circuit.

【0003】このような半導体装置には、前記配線要素
間でプログラム可能な接続を行うべく、配線チャネルの
交叉箇所に、配線要素同士の接続関係を決定するための
スイッチングマトリクスを設けたものがあり、その構成
例を図5に示す。
Some of such semiconductor devices are provided with a switching matrix for determining a connection relationship between wiring elements at intersections of wiring channels in order to make programmable connections between the wiring elements. FIG. 5 shows an example of the configuration.

【0004】図5に示すように、この半導体装置は、プ
ログラム可能な論理回路等が含まれる機能モジュール1
0を複数有する。各機能モジュール10の間は配線チャ
ネル11の領域(チャネル領域と称する)とされてい
て、各配線チャネル11に配線要素12が、それぞれ縦
方向及び横方向に設けられている。配線要素12の縦方
向及び横方向の交叉箇所にスイッチングマトリクス14
が設置されている。
As shown in FIG. 5, this semiconductor device has a functional module 1 including a programmable logic circuit and the like.
It has a plurality of zeros. The area between the functional modules 10 is a region of the wiring channel 11 (referred to as a channel region), and the wiring element 12 is provided in each of the wiring channels 11 in the vertical direction and the horizontal direction. The switching matrix 14 is provided at the intersection of the wiring element 12 in the vertical and horizontal directions.
Is installed.

【0005】前記スイッチングマトリクス14は、各方
向(図5に符号N、S、E、Wで示す)の任意の配線要
素12同士を、外部から入力されるプログラムに従って
オンオフ可能なプログラマブルスイッチをオン、オフす
ることにより接続し、配線を完成する機能を有してい
る。理想的には、スイッチングマトリクス14の全ての
配線の交叉点にプログラマブルスイッチを設けられれ
ば、配線要素間の接続の自由度が最大となる。
The switching matrix 14 turns on and off a programmable switch that can turn on and off arbitrary wiring elements 12 in each direction (indicated by reference characters N, S, E, and W in FIG. 5) according to a program input from the outside. It has a function of completing the wiring by connecting by turning off. Ideally, if programmable switches are provided at the intersections of all wirings of the switching matrix 14, the degree of freedom of connection between wiring elements is maximized.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前記ス
イッチングマトリクスのプログラマブルスイッチは、通
常、面積が大きなスタティック・ランダムアクセスメモ
リ(SRAM)からなるものであるため、全ての配線の
交叉点に当該スイッチを設けることができず、その設置
個数に限度がある。従って、スイッチングマトリクスに
おけるプログラマブルスイッチを前記限度内で配置する
必要が生じるが、その配置位置を任意に決定するとすれ
ば、前記スイッチをプログラムに従って接続する際に、
使用できない配線要素が発生してしまうという問題点が
生じる。
However, since the programmable switches of the switching matrix are usually made of a static random access memory (SRAM) having a large area, the switches are provided at the intersections of all the wirings. And there is a limit to the number of installations. Therefore, it is necessary to arrange the programmable switches in the switching matrix within the above limits.If the arrangement position is determined arbitrarily, when connecting the switches according to a program,
There is a problem that an unusable wiring element is generated.

【0007】本発明は、前記従来の問題点を解消するべ
くなされたもので、使用できない配線要素を生じさせる
ことなく接続し得るように、スイッチングマトリクスに
おけるプログラマブルスイッチを設けることができるプ
ログラマブル配線を提供することを課題とする。
The present invention has been made in order to solve the above-mentioned conventional problems, and provides a programmable wiring in which a programmable switch in a switching matrix can be provided so that connection can be made without generating an unusable wiring element. The task is to

【0008】[0008]

【課題を解決するための手段】本発明は、半導体装置内
に縦横に設けられた、複数の配線要素が並設された配線
チャネルと、該配線チャネルの交叉箇所で、前記配線要
素同士をプログラムに従って選択的にオンオフ接続する
ための、プログラマブルスイッチを含むスイッチングマ
トリクスとを備え、前記スイッチングマトリクスにおけ
る配線要素間の接続をプログラム可能としたプログラマ
ブル配線において、前記スイッチングマトリクスに、接
続可能な全ての組合せの数よりも少ない数のプログラマ
ブルスイッチを設け、各配線要素を直進する方向に接続
するためのプログラマブルスイッチの数を、各配線要素
を曲がる方向に接続するためのプログラマブルスイッチ
の数より少数とすることにより、前記課題を解決したも
のである。
SUMMARY OF THE INVENTION According to the present invention, there is provided a semiconductor device, comprising: a plurality of wiring elements provided side by side in a semiconductor device, and a plurality of wiring elements arranged side by side; A switching matrix including a programmable switch for selectively on / off connection in accordance with the following, and in a programmable wiring in which the connection between wiring elements in the switching matrix is programmable, By providing a smaller number of programmable switches than the number, and making the number of programmable switches for connecting each wiring element in the direction of going straight less than the number of programmable switches for connecting each wiring element in the bending direction This has solved the above problems.

【0009】[0009]

【作用】プログラマブル配線において、スイッチングマ
トリクスのプログラマブルスイッチを配線要素間の全て
の交叉点に設置できれば自由な接続が制限無く行うこと
ができ理想的であるが、スイッチングマトリクスを構成
するSRAMはその占有面積が大きいことから、設置す
ることができるプログラマブルスイッチの個数には限度
がある。
In the programmable wiring, if the programmable switches of the switching matrix can be installed at all the intersections between the wiring elements, free connection can be made without limitation, which is ideal. Is large, the number of programmable switches that can be installed is limited.

【0010】この場合、プログラマブルスイッチには、
その機能から見て直進方向への接続(例えば前出図5に
示すW方向配線要素12からE方向配線要素12への接
続)と直角方向への接続(例えばN方向配線要素12か
らE方向配線要素12への接続)とを行う2種類のもの
が考えられる。これら各種類のプログラマブルスイッチ
を何の制約も無く配置するとすれば、プログラムに従っ
て配線要素を接続する際に使用できない配線要素が発生
する恐れがある。
In this case, the programmable switch includes:
From the viewpoint of the function, the connection in the straight traveling direction (for example, the connection from the W-direction wiring element 12 to the E-direction wiring element 12 shown in FIG. (Connection to the element 12). If these types of programmable switches are arranged without any restrictions, there is a possibility that wiring elements that cannot be used when connecting wiring elements according to a program may occur.

【0011】そこで、発明者は各種の半導体集積回路
に、前記2種類のプログラマブルスイッチがどのような
割合で用いられているかを種々調査した。調査した結果
を図2に示す。
Therefore, the inventor has conducted various investigations on what proportion of the two types of programmable switches are used in various types of semiconductor integrated circuits. FIG. 2 shows the result of the investigation.

【0012】図2は、符号d を規格化された配線長さと
して、長さd 〜5d の間を配線するのに配線要素を曲が
る方向に繋ぐ配線パターンと直進方向に繋ぐ配線パター
ンとがどのように半導体集積回路上において用いられて
いるかを調査したものである。即ち、各配線長さd 〜5
d での曲がる方向(符号Lで示す)、直進方向(符号−
で示す)の各配線パターンが用いられている場合の数、
全体の配線長に対する各配線長さd 〜5d の占有率(シ
ェア)と、全体の配線長さに対し各配線長さd〜5d の
各配線パターンの占める割合を示している。
FIG. 2 shows a standardized wiring length, where d is a standardized wiring length, and which wiring pattern connects the wiring elements in the bending direction and the wiring pattern connected in the straight direction for wiring between lengths d to 5d. In this study, it was investigated whether or not it was used on a semiconductor integrated circuit. That is, each wiring length d to 5
d, the turning direction (indicated by symbol L), the straight traveling direction (indicated by symbol-
), The number of cases where each wiring pattern is used,
The occupation ratio (share) of each wiring length d to 5d with respect to the entire wiring length and the ratio of each wiring pattern having each wiring length d to 5d with respect to the entire wiring length are shown.

【0013】又、図3(A)〜(E)は、各規格化配線
長さd 〜5d における各配線のパターンを示している。
FIGS. 3A to 3E show patterns of respective wirings at respective standardized wiring lengths d to 5d.

【0014】又、図4(A)〜(E)は、中心から上下
左右に規格化配線長さd 〜5d に配線を伸ばした例を示
している。
FIGS. 4A to 4E show an example in which the wiring is extended to the standardized wiring lengths d to 5d from the center up, down, left, and right.

【0015】図2の結果では、直進方向に繋ぐ配線パタ
ーンの総数と曲がる方向に繋ぐ配線パターンの総数との
比は29.2:70.8であり、およそ0.41:1の
割合となっている。
In the result of FIG. 2, the ratio of the total number of wiring patterns connected in the straight direction to the total number of wiring patterns connected in the bending direction is 29.2: 70.8, which is about 0.41: 1. ing.

【0016】この結果から思料して、スイッチングマト
リクスにおいて、配線要素を直進する方向に接続するた
めのプログラマブルスイッチの数を、曲がる方向に接続
するためのプログラマブルスイッチの数より少数とし、
実際に適用した図1の例のように、好ましくは、両者の
比が0.35:1〜0.5:1の間になるように設けれ
ば、種々の配線に即した接続が可能である。
Considering this result, in the switching matrix, the number of programmable switches for connecting the wiring elements in the straight direction is smaller than the number of the programmable switches for connecting in the bending direction,
As in the example of FIG. 1 actually applied, preferably, if the ratio between the two is provided between 0.35: 1 to 0.5: 1, connection can be made in accordance with various wirings. is there.

【0017】本発明によれば、各配線要素間をプログラ
マブルスイッチによって接続する際に、使用できない配
線要素が生じることを確実に防止することができる。従
って、必要なプログラマブルスイッチのみでスイッチン
グマトリクスを構成できるようになるため、プログラマ
ブル配線の機能を損うことなくスイッチングマトリクス
の面積を小さくすることができる。
According to the present invention, when each wiring element is connected by a programmable switch, it is possible to reliably prevent generation of an unusable wiring element. Therefore, since the switching matrix can be configured only with necessary programmable switches, the area of the switching matrix can be reduced without impairing the function of the programmable wiring.

【0018】[0018]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0019】この実施例は、前出図5に示した半導体装
置において、スイッチングマトリクス14に設ける、各
方向N、S、E、Wにそれぞれ3本ずつの配線要素1、
2、3を接続するためのプログラマブルスイッチに本発
明を適用して構成したものである。
In this embodiment, in the semiconductor device shown in FIG. 5 described above, three wiring elements 1, 3 in each of directions N, S, E, W provided in the switching matrix 14 are provided.
The present invention is applied to a programmable switch for connecting a few switches.

【0020】この実施例においては、図1に模式的に示
すように、スイッチングマトリクス14にプログラマブ
ルスイッチを設けている。
In this embodiment, a programmable switch is provided in the switching matrix 14 as schematically shown in FIG.

【0021】図1では、このスイッチングマトリクスに
おいて、各配線要素12を直進方向と曲がる方向とに接
続するための各プログラマブルスイッチを、各々
「○」、「●」により示している。又、第1図に示すよ
うに、直進方向へのプログラブルスイッチは12個設け
られ、曲がる方向へのプログラブルスイッチは28個設
けられている。従って、直進方向と曲がる方向へのプロ
グラマブルスイッチの数の比は12:28=0.43:
1になる。
In FIG. 1, in the switching matrix, each programmable switch for connecting each wiring element 12 in a straight traveling direction and a bending direction is indicated by “○” and “●”, respectively. As shown in FIG. 1, there are provided 12 programmable switches in the straight traveling direction, and 28 programmable switches in the bending direction. Therefore, the ratio of the number of programmable switches in the straight traveling direction and the bending direction is 12: 28 = 0.43:
Becomes 1.

【0022】更に、同一方向の配線要素群(例えばEの
1、2、3)の中では、配線チャネル11の周辺の配線
要素1、3につながるプログラマブルスイッチのいくつ
かを省略し、中心の配線要素2−2間には、必ずプログ
ラマブルスイッチを設けるようにしている。
Furthermore, in the wiring element group in the same direction (for example, 1, 2, and 3 of E), some of the programmable switches connected to the wiring elements 1 and 3 around the wiring channel 11 are omitted, and the central wiring is omitted. A programmable switch is always provided between the elements 2-2.

【0023】これにより、使用する配線要素が多くて複
雑で混み合った配線状態になっても、使用できない配線
要素が発生することが非常に少ない。
As a result, even when a complicated and crowded wiring state is used due to the large number of wiring elements to be used, the occurrence of unusable wiring elements rarely occurs.

【0024】なお、前記実施例においては、図1に示す
ようなプログラマブルスイッチのスイッチングマトリク
スを例示したが、本発明を実施する際のプログラマブル
スイッチは図の構成のものに限定されるものではない。
要は、直進する方向と曲がる方向とに接続するためのプ
ログラマブルスイッチ間の配設比が0.35:1〜0.
5:1の間であれば、適宜の配置で前記スイッチを設け
ることが可能である。
In the above embodiment, the switching matrix of the programmable switch as shown in FIG. 1 has been exemplified. However, the programmable switch for implementing the present invention is not limited to the configuration shown in the figure.
The point is that the arrangement ratio between the programmable switches for connecting in the straight traveling direction and the turning direction is 0.35: 1 to 0.
If the ratio is between 5: 1, the switches can be provided in an appropriate arrangement.

【0025】[0025]

【発明の効果】以上説明した通り、本発明によれば、プ
ログラマブル配線の接続をプログラミングに従って行う
に際し、使用できない配線要素が発生することを確実に
防止できる。従って、プログラマブル配線の効果を下げ
ることなくスイッチングマトリクスの面積を小さくする
ことができるという優れた効果が得られる。
As described above, according to the present invention, it is possible to surely prevent generation of unusable wiring elements when connecting programmable wirings according to programming. Therefore, an excellent effect that the area of the switching matrix can be reduced without lowering the effect of the programmable wiring can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明の実施例に係るスイッチングマ
トリクス内プログラマブルスイッチの配置例を示す線図
である。
FIG. 1 is a diagram showing an example of an arrangement of programmable switches in a switching matrix according to an embodiment of the present invention.

【図2】図2は、本発明の原理を説明するための、配線
長に対する直進方向と曲がり方向のプログラマブルスイ
ッチの分布の例を示す線図である。
FIG. 2 is a diagram illustrating an example of a distribution of programmable switches in a straight line direction and a bending direction with respect to a wiring length, for explaining the principle of the present invention;

【図3】図3(A)〜(E)は、同じく、各種配線パタ
ーンの例を示す模式図である。
FIGS. 3A to 3E are schematic diagrams showing examples of various wiring patterns.

【図4】図4(A)〜(E)は、同じく、各種配線パタ
ーンの他の例を示す模式図である。
FIGS. 4A to 4E are schematic diagrams showing other examples of various wiring patterns.

【図5】図5は、半導体集積回路のチャネル領域配線に
おけるプログラマブル配線の例を示す平面図である。
FIG. 5 is a plan view showing an example of a programmable wiring in a channel region wiring of the semiconductor integrated circuit.

【符号の説明】[Explanation of symbols]

10…機能モジュール、12…配線要素、14…スイッ
チングマトリクス。
10: Functional module, 12: Wiring element, 14: Switching matrix.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体装置内に縦横に設けられた、複数の
配線要素が並設された配線チャネルと、該配線チャネル
の交叉箇所で、前記配線要素同士をプログラムに従って
選択的にオンオフ接続するための、プログラマブルスイ
ッチを含むスイッチングマトリクスとを備え、 前記スイッチングマトリックスにおける配線要素間の接
続をプログラム可能とした プログラマブル配線におい
て、前記 スイッチングマトリクスに、接続可能な全ての組合
せの数よりも少ない数のプログラマブルスイッチを設
け、 各配線要素を直進する方向に接続するためのプログラマ
ブルスイッチの数を、各配線要素を曲がる方向に接続す
るためのプログラマブルスイッチの数より少数としたこ
とを特徴とするプログラマブル配線。
(1)A plurality of devices provided vertically and horizontally in a semiconductor device
A wiring channel in which wiring elements are juxtaposed, and the wiring channel
At the intersection of the wiring elements according to the program
Programmable switch for selective on / off connection
A switching matrix including a switch, Connection between wiring elements in the switching matrix
Programmable connection Programmable wiringsmell
hand,Said Connect to switching matrixPossibleAll unions
Fewer programmable switches than
Programmer to connect each wiring element in the direction going straight
Cable switches in the direction in which each wiring element is bent.
Smaller than the number of programmable switches for
And a programmable wiring.
【請求項2】請求項1において、前記直進する方向に接
続するためのプログラマブルスイッチの数と、前記曲が
る方向に接続するためのプログラマブルスイッチの数と
の比が、0.35:1〜0.5:1の間になるようにし
たことを特徴とするプログラマブル配線。
2. The method of claim 1, against the direction of the straight
The number of programmable switches for connection, the ratio between the number of programmable switches for connecting to the bending direction, 0. 35 : a programmable wiring characterized by being between 1: 1 and 0.5: 1.
【請求項3】請求項1又は2において、同一方向の配線
要素郡の中では、配線チャネルの周辺近傍の配線要素に
接続するプログラマブルスイッチのいくつかを省略し、
配線チャネルの中心近傍の配線要素間には、プログラマ
ブルスイッチを必ず設けるようにしたことを特徴とする
プログラマブル配線。
3. The wiring according to claim 1, wherein the wiring is in the same direction.
Within the element group, the routing elements near the periphery of the routing channel
Omit some of programmable switches to connect,
Programmable wiring, characterized in that a programmable switch is always provided between wiring elements near the center of the wiring channel .
JP3099590A 1990-04-11 1991-04-04 Programmable wiring Expired - Fee Related JP2761119B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3099590A JP2761119B2 (en) 1990-04-11 1991-04-04 Programmable wiring

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-95924 1990-04-11
JP9592490 1990-04-11
JP3099590A JP2761119B2 (en) 1990-04-11 1991-04-04 Programmable wiring

Publications (2)

Publication Number Publication Date
JPH04227328A JPH04227328A (en) 1992-08-17
JP2761119B2 true JP2761119B2 (en) 1998-06-04

Family

ID=26437089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3099590A Expired - Fee Related JP2761119B2 (en) 1990-04-11 1991-04-04 Programmable wiring

Country Status (1)

Country Link
JP (1) JP2761119B2 (en)

Also Published As

Publication number Publication date
JPH04227328A (en) 1992-08-17

Similar Documents

Publication Publication Date Title
US6870255B1 (en) Integrated circuit wiring architectures to support independent designs
US4727268A (en) Logic circuitry having two programmable interconnection arrays
KR19990008270A (en) Scalable multilevel interconnect architecture
KR19990076682A (en) Reduced pitch laser redundant fuse bank structure
EP0374842A2 (en) Semiconductor integrated circuit device of standard cell system
US5559971A (en) Folded hierarchical crosspoint array
KR20020077014A (en) Fundamental cell, semiconductor integrated circuit device, wiring method and wiring apparatus
US6900540B1 (en) Simulating diagonal wiring directions using Manhattan directional wires
EP0213835B1 (en) Semiconductor memory device
US5153463A (en) Programmable logic device having a reduced switching matrix
JP2761119B2 (en) Programmable wiring
JP3180612B2 (en) Semiconductor integrated circuit
JPH0580831B2 (en)
EP0135019B1 (en) Interconnection of elements on integrated cirrcuit substrate
JP3834282B2 (en) Memory macro and semiconductor integrated circuit
US6323678B1 (en) Integrated circuit device with programmable junctions and method of designing such integrated circuit device
JP3429102B2 (en) Memory module
US5763944A (en) Semiconductor device having a reduced wiring area in and out of data path zone
JP2716399B2 (en) Semiconductor integrated circuit device
US5583374A (en) Semiconductor device having a reduced wiring area in and out of data path zone
JPH098647A (en) Programmable logic circuit
JPH06140566A (en) Semiconductor integrated circuit
KR100254564B1 (en) Semiconductor device
JPH06338590A (en) Clock supplying device to semiconductor integrated circuit
JPH10256374A (en) Field programmable gate array

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees