JPH02159609A - 位相制御器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相制御器に関し、特に交流電源の１サイクル
における任意の位相θ十ｎπ（ｎ＝ｏ。

１．２・・・）のタイミングで交流電源を受くべき装置
に対する給電もしくは停電ダイミング設定用の制御出力
を得る位相制御器に関する。

〔従来の技術〕

交流電源の給電を必要とする負荷装置に対する給停電は
、給停電開始時の電源電圧の位相を考慮することなく行
なわれていた。しかるに、装置に対する電源供給ならび
に供給停止時の過渡期にあっては過渡電圧による過大電
流が発生し、このことが給電を浮くべき装置受電端にお
ける過渡電圧消去対応処置の実施に加えて、甚だしくは
装置の誤動作をもたらし、特に給電電流が増大するほど
、まだ装置が精密になるほどこの傾向が助長されるとい
う問題があった。

このような問題に対し、電源電圧の低レベルとなる電圧
位相で給停電を実施することを可能とするように制御す
るのが位相制御器である。

従来、この種の位相制御器は、入力電源電圧の正の半サ
イクルにおける０〜πの位相のうちの任意の位相のタイ
ミングで電源電圧の投入、もしくは切断を行なうもので
あった。

第３図は従来の位相制御器の一例を示す構成図、第４図
は第３図の位相制御器の主要波形図である。

第３図に示す従来例は、第４図ａに示す電源電圧を出力
する交流電源１．電源電圧を所望の分圧比で分圧し第４
図すに示す分圧電圧を得る抵抗１１．１２．分圧電圧を
半波整流して第４図Ｃに示す整流出力を得る整流器１３
、整流出力を受ける電源電圧の正の半サイクル時はこれ
を充電して第４図ｄに示す充電電圧を発生し、整流出力
が入力しない電源電圧の負の半サイクル時にはこの充電
電圧を放電して放電電圧を出力する充放電回路を形成す
る抵抗器１４．１５およびコンデンサ１６゜コンパレー
タ１７およびモノマルチバイブレータ１８から成る。

電源電圧の正の半サイクル時にあっては抵抗１４とコン
デンサ１６によって充電電圧を発生し、負の半サイクル
時にあっては抵抗器１４．１５を介してコンデンサ１６
の電荷を放電して放電電圧を発生する。

電源位相Ｏ〜πの間の任意の位相θを選択し、この位相
における電源電圧や分圧比等に対応して設定する位相制
御信号りをコンパレータ１７に供給し、これとコンパレ
ータ１７に入力する充放電電圧とを比較して比較出力ｑ
を得て、この比較出力にもとづいてモノマルチバイブレ
ータ１８から第４図ｅの制御出力を得ている。この制御
出力によって装置に対する電源電圧の給停電のタイミン
グを制御すると、電源位相θの選択により、電源電圧の
低レベルの状態等、望む給停電タイミングが設定できる
。

〔発明が解決しようとする課題〕

上述した従来の位相制御器は、電源電圧の半波整流出力
に対する充電出力をコンパレータ入力とし、任意の電源
位相で給停電タイミングを設定するパルスを制御出力と
して発生する構成となっているので、交流電源の負の半
サイクルの制御および全波整流電源の制御には向かない
という欠点がある。

本発明の目的は上述した欠点を除去し、交流電源の負の
半サイクルならびに全波整流電源の負荷に対する給停電
タイミングの制御の可能な位相制御器を提供することに
ある。

〔課題を解決するための手段〕

本発明の位相制御器は、交流電源を降圧する降圧トラン
スと、前記降圧トランスの出力を全波整流する全波整流
器と、前記全波整流回路の全波整流出力を飽和増幅する
飽和増幅器と、前記飽和増幅器の出力を積分する積分器
と、前記積分器の出力を受けａη記記法流電源各周期ご
との位相Ｏおよびπにおける積分値に達したとき比較出
力を得るように設定した第１のコンパ−レータと、前記
第１のコンパレータの比較出力にもとづいて前記積分器
のリセットパルスを発生する第１のモノマルチバイブレ
ータと、前記積分器の出力を受けてこれとあらかじめ前
記交流電源の各周期ごとの任意の位相θおよびθ＋πに
おける絶対値レベルにもとづいて設定した位相制御電圧
とを比較して前記任意の位相θおよびθ＋πのタイミン
グで比較出力を得る第２のコンパレータと、前記第２の
コンパレータの出力を受けて前記位相θおよびθ＋πの
タイミングで前記交流電源の負荷に対する給電もしくは
停電のタイミングを設定する制御出力パルスを発生する
第２のモノマルチバイブレータとを備えて構成される。

〔実施例〕 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る。第１図に示す実施例は、交流電源１と、交流電源１
を降圧する降圧トランス２と、降圧トランス２の出力を
全波整流する全波整流器３と、全波整流回路３の全波整
流出力を飽和増幅する飽和増幅器４と、飽和増幅器４の
出力を積分する積分器５と、積分器５の出力を受けて交
流電源１の各周期ごとの位相Ｏおよびπにおける積分値
Ｅ（こ達したとき比較出力を得る第１のコンパレータど
してのコンパレータ６と、コンパレータ６の比較出力に
もとづいて積分器５のリセットパルスを発生ずる第１の
モノマルチバイブレータとしてのモノマルチバイブレー
ク７と、積分器５の出力を受けてこれとあらかじめ交流
電源１の各周期ごとの任意の位相θおよびθ十πにおけ
る絶対値レベルに対応して設定した位相制御電圧とを比
較してその比較出力を得る第２のコンパレータとしての
コンパレータ８と、コンパレータ８の出力を受けてＬ述
した位相θおよびθ＋πのタイミングで交流電源］の負
荷に対する給電もしくは停電のタイミングを設定する制
御出力パルスを発生する第２のモノマルチバイブレータ
としてのモノマルチバイブレータ９を備えて構成される
。

次に、本実施例の動作について第２図を併せ参照しつつ
説明する。第２図は第１図の実施例における主要波形図
である。

交流電源１は降圧トランス２によって所定のレベルに降
圧される。交流電源１の電源電圧と、降圧］・ランス２
の出力電圧をそれぞれ第２図のａおよびｂに示す。

降圧トランス２の出力は、全波整流器３で全波整流され
第２図Ｃに示す全波整流出力を発生する。

全波整流器３の出力は次に、飽和増幅器４で飽和増幅を
受ける。この飽和増幅出力を第２図のｄに示す。

飽和増幅器４の出力は次に積分器５に供給され積分値が
第１のコンパレータ６および第２のコンパレータ８に供
給される。コンパレータ６は、積分器５の電源電圧の位
相Ｏおよびπごとの出力電圧Ｅに達したとき比較出力を
発生するように比較基準電圧を設定してあり、モノマル
チバイブレーク７はこの比較出力を受けて電源電圧の０
．πの位相タイミングで第２図ｆに示す積分器５リセツ
トパルスを発生し積分器５の積分動作をリセットする。

従って、積分器５の出力電圧は第２図ｅに示す如く電源
位相Ｏおよびπごとに繰り返えされる鋸状波となる。

一方、積分器５の鋸状波出力は第２のコンパレータ８に
提供される。このコンパレータ８では、入力した積分出
力が位相制御電圧りと比較される。

この位相制御電圧りは、電源電圧の各周期ごとに０〜π
の位相区間、およびπ〜２πの位相区間それぞれについ
て任意に設定する、正負対象的な一対の同一絶対値レベ
ルに対する位相θおよびθ＋πにおける絶対値レベルに
もとづいて、降圧比等を勘案してあらかじめ設定される
。この位相制御電圧りとの比較出力はモノマルチバイブ
レータ９に供給され、電源電圧のθおよびθ＋πの位相
タイミングで第２図ｇに示す制御出力パルスを発生する
。この制御出力パルスは、交流電源１を給電すべき負荷
の給電タイミングを設定するか、もしくは給電状態を停
止するタイミング設定用に利用され、位相θ、従ってθ
＋πの設定に対応して負荷に対する給、停電のタイミン
グを任意に設定することができる。

〔発明の効果〕

以上説明したように本発明は、電源位相の０〜πの正区
間およびπ〜２πの負区間においてそれぞれ一対設定す
る任意の位相θおよびθ＋πのタイミングならびにレベ
ルにもとづいて負荷に対する入力電源の接断を制御する
制御出力を得ることにより、交流電源の負の半サイクル
ならびに全波Ｍ　’ｌ＋’ｂ電源の負荷に対する給停電
のタイミングの制御が可能となるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の実施例の主要波形図、第３図は従来の位
相制御器の構成例を示すブロック図、第４図は第３図の
主要波形図である。 １・・・交流電源、２・・・降圧トランス、３・・・全
波整流器、４・・・飽和増幅器、５・・・積分器、６・
・・コンノ（レータ、７・・・モノマルチバイブレータ
、８・・・コンバレ′−タ、９・・・モノマルチバイブ
レータ、１１゜１２・・・抵抗器、１３・・・整流器、
１４．１５・・・抵抗器、１６・・・コンデンサ、１７
・・・コンノ（レータ、１８・・・モノマルチバイブレ
ータ。

Claims (1)

【特許請求の範囲】
1. 　交流電源を降圧する降圧トランスと、前記降圧トラン
   スの出力を全波整流する全波整流器と、前記全波整流回
   路の全波整流出力を飽和増幅する飽和増幅器と、前記飽
   和増幅器の出力を積分する積分器と、前記積分器の出力
   を受け前記交流電源の各周期ごとの位相０およびπにお
   ける積分値に達したとき比較出力を得るように設定した
   第１のコンパーレータと、前記第１のコンパレータの比
   較出力にもとづいて前記積分器のリセットパルスを発生
   する第１のモノマルチバイブレータと、前記積分器の出
   力を受けてこれとあらかじめ前記交流電源の各周期ごと
   の任意の位相θおよびθ＋πにおける絶対値レベルにも
   とづいて設定した位相制御電圧とを比較して前記任意の
   位相θおよびθ＋πのタイミングで比較出力を得る第２
   のコンパレータと、前記第２のコンパレータの出力を受
   けて前記位相θおよびθ＋πのタイミングで前記交流電
   源の負荷に対する給電もしくは停電のタイミングを設定
   する制御出力パルスを発生する第２のモノマルチバイブ
   レータとを備え成ることを特徴とする位相制御器。