JPH02151462A - 画像形成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像形成装置に関し、特に画像データをパルス
幅変調して画像形成する画像形成装置に関する。

［従来の技術］ 第７図は本件出願人による既提案の画像形成装置のブロ
ック構成図である。図において、１はルックアップテー
ブル（ＬＵＴ）であり、ホストシステムから入力した４
ビット画像データ１００に対してγ補正変換を行う、２
はＤ／Ａ変換器であり、補正後の画像データ１０１をア
ナログ画像信号１０２に変換する。一方、４はタイミン
グ発生回路であり、水平同期信号１０７及びビデオディ
テクタ１１が検出したＢＤ倍信号基づく同期クロック信
号１０９に同期したタイミング信号１０８を発生する。

５は三角波発生回路であり、タイミング信号１０８に従
って三角波信号１０５を発生する。６はコンパレータで
あり、アナログ画像信号１０２と三角波信号１０５を比
較することにより、画像データ（濃度）をパルス幅変調
したＰＷＭ信号１０３を発生する。７は駆動回路であり
、ＰＷＭ信号１０３に従って半導体レーザ８をパルス駆
動する。こうして、半導体レーザ８より発射したレーザ
ビームは高速回転するポリゴンミラー９によって主走査
されると共に所定速度で回転する感光ドラムによって副
走査され、いわゆるラスクスキャン方式により、感光ド
ラム１０の一様に帯電された面上に入力画像データの潜
像を形成する。該潜像は不図示の現像手段で顕像化され
、転写紙に転写され、記録像を得る。

第８図（Ａ）、（Ｂ）は第７図の構成の動作タイミング
チャートである。水平同期信号１０７の間に所定画素数
のタイミング信号１０．８が発生し、該タイミング信号
１０８に同期して三角波信号１０５が発生する。コンパ
レータ６は三角波信号１０５のレベルがアナログ画像信
号１０２のレベルを超える区間に論理ルベルとなるよう
な出力（ＰＷＭ）信号１０３を形成する。これによって
アナログ画像信号１０２のレベルに応じたパルス幅（中
間調）のＰＷＭ信号１０３が発生する。

［発明が解決しようとする課題］ しかし、上記の如くアナログ系処理を含ませると高速Ｄ
／Ａ変換回路が必要になって回路が複雑化し、高価にな
る。またアナログ回路（三角波発生回路等）の素子のバ
ラツキや温度特性等の変動要因を含むので画像再現が不
安定になる。またアナログ回路を含むとゲートアレイ化
、ＩＣ化が困難であり、高集積化の点で不利になる。

本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、パルス幅変調処理をデジタル回
路のみで構成した画像形成装置を提供することにある。

［課題を解決するための手段］ 本発明の画像形成装置は上記の目的を達成するために、
画像データをパルス幅信号に変調して画像形成する画像
形成装置において、画像データを入力して複数信号ライ
ンの内の該画像データに対応する一つのラインに信号を
出力する信号発生手段と、前記信号発生手段の出力で付
勢されて所定時間幅のパルス信号を出力する複数のパル
ス信号発生手段と、前記複数のパルス信号発生手段の出
力の論理和信号により画像形成する画像記録手段を備え
ることをその概要とする。

また本発明の画像形成装置は上記の目的を達成するため
に、画像データをパルス幅信号に変調して画像形成する
画像形成装置において、画像データをアドレス入力とし
て対応するデータを出力する記憶手段と、前記記憶手段
の出力データに応じた時間幅のパルス信号を発生するパ
ルス信号発生手段と、前記パルス信号発生手段の出力信
号により画像形成する画像記録手段を備えることをその
概要とする。

また本発明の画像形成装置は上記の目的を達成するため
に、画像データをパルス幅信号に変調して画像形成する
画像形成装置において、画像データをアドレス入力とし
て対応する複数のデータを出力する記憶手段と、前記記
憶手段から出力されたデータに応じて複数の時間幅のパ
ルス信号を発生するパルス信号発生手段と、前記パルス
信号発生手段の出力信号により画素のオン／オフタイミ
ングを制御して画像形成する画像記録手段を備えること
をその概要とする。

［作用］ 上記構成において、信号発生手段は画像データを人力し
て複数信号ラインの内の該画像データに対応する一つの
ラインに信号を出力する。複数のパルス信号発生手段は
前記信号発生手段の出力で何れか一つが付勢されて所定
時間幅のパルス信号を出力する０画像記録手段は前記複
数のパルス信号発生手段の出−力の論理和信号により画
像形成する。よって全回路がデジタルで安定に動作する
。

また上記構成において、記憶手段は画像データをアドレ
ス入力として対応するデータを出力する。パルス信号発
生手段は前記記憶手段の出力データに応じた時間幅のパ
ルス信号を発生する。

画像記録手段は前記パルス信号発生手段の出力信号によ
り画像形成する。よってパルス信号発生手段は一個でよ
く、デジタル回路は大幅に削減されている。

また上記構成において、記憶手段は画像データをアドレ
ス入力として対応する複数のデータを出力する。パルス
信号発生手段は前記記憶手段から出力されたデータに応
じて複数の時間幅のパルス信号を発生する０画像記録手
段は前記パルス信号発生手段の出力信号により画素のオ
ン／オフタイミングを制御して画像形成する。よって画
素のオン開始タイミングを適正に制御でき、画質が改善
される。

［実施例の説明］ 以下、添付図面に従って本発明による実施例を詳細に説
明する。

［第１実施例］ 第１図は第１実施例の画像形成装置のＰＷＭ変調回路の
回路図である０図において、１００は画像データであり
、ホストコンピュータやイメージスキャナ等の外部装置
から入力される。画像データ１００は例えば４ビツト（
ビット０〜３）の多値信号であり、水平同期信号（ＶＣ
ＬＫ）１０７に同期して入力される。２０はデータデイ
マルチプレクサであり、４ビツトの画像データを入力と
して対応する１６ボート（ＳＯ〜５１５）の信号を出力
する。即ち、ビットＯ〜３が（００００）の時は出力Ｓ
ｏのみを論理ルベルにし、（１０００）の時は出力Ｓ１
のみを論理ルベルにし、以下同様にして、（１１１１）
の時は出力Ｓ１５のみを論理ルベルにする。一方、１５
は水晶発振器であり、発信周波数はｆｏＨｚとする。１
６は位相同期・％分周カウンタであり、水晶発振器１５
からのクロック信号を受けて、かつ水平同期信号１０７
の立ち上りエツジに同期して周波数ｆ。のクロック信号
を１／４に分周し、該分周したクロック信号を後述のパ
ルス発生回路２１〜３５に供給する。２１〜３５はパル
ス発生回路であり、画像データに応じたパルス幅の信号
ＰＷＩ〜ＰＷ１５を発生する。

例えばパルス発生回路２１について詳細を説明すると、
１２はＤタイプのフリップフロップ（ＦＦ）であり、そ
のＤ端子にはデイマルチプレクサ２０出力の信号Ｓ１が
入力する。またクロック端子（ＣＫ）には画像クロック
信号（ＶＣＬＫ）２００が入力する。従って、ＦＦ１２
は、信号ＶＣＬＫの立ち上がりのタイミングにおいて、
信号Ｓ１が論理ルベルならセット、論理０レベルならリ
セットされる。１４はデータラッチレジスタであり、予
めＣＰＵ１８から４とットデータ（０−１５）がプリロ
ードされている。

１３は４ビツトカウンタであり、データラッチレジスタ
１４の内容だけクロック信号（ＣＫ端子入力）をカウン
トする。即ち、カウントイネーブル信号ＥＮが論理ルベ
ルになった後、クロック信号をデータラッチレジスタ１
４の内容だけカウントするとＣＲ端子からキャリー信号
が発生し、ＦＦ１２をリセットし、カウント停止する。

１７はＯＲゲートであり、パルス発生回路２１〜３５の
各パルス出力ＰＷＩ〜ＰＷ１５の論理和信号を出力する
。該出力はレーザ駆動信号１０３として不図示の半導体
レーザを駆動する。

第３図（Ａ）、（Ｂ）はパルス信号ＰＷＩ〜ＰＷ１５の
例を示すタイミングチャートである。

第３図（Ａ）において、信号ＰＷＩからｐｗ１５までの
パルス幅はリニアに変化している。

従って既にγ補正された画像データ１００を入力とする
場合に適している。

第３図（Ｂ）において、信号ＰＷ１からＰＷ１５までの
パルス幅はγ補正特性に従って変化している。即ち、実
際の印字濃度がリニアになるように各パルス幅が変化し
ている。従ってγ補正されていない画像データ１００を
入力とする場合に適している。

第２図は第１実施例のパルス発生回路の動作タイミング
チャートである。図は入力の画像デー夕が（１１００）
の場合を示している。デイマルチプレクサ２０は信号Ｓ
３を論理ルベルにし、パルス発生回路２３を選択する。

一方、％分周カウンタ１６は画像クロック信号ＶＣＬＫ
に同門した位相で周波数ｆＯの１／４の周波数のクロッ
ク信号ｆ０υ丁を出力する。今、パルス発生回路２３の
データラッチレジスタにはデータ“３“がプリロードさ
れているとすると、４ビツトカウンタは画像クロック信
号ＶＣＬＫの立ち上りエツジからカウントを開始し、ク
ロック信号ｆ。ｕＴの立ち上がりを３カウントした時に
キャリー信号を発生し、カウントを停止する。従って信
号ＰＷ３はクロック信号ｆ。Ｕ↑の３周期分のパルス幅
になる。該信号ＰＷ３は○Ｒゲート１７を介してレーザ
駆動信号１０３となり、レーザを点灯させる。

即ち、画像クロック信号ＶＣＬＫの３／１６周期の間だ
け半導体レーザを点灯させ、中間調を表現する。

例えば印字密度３００ｄｐ　ｉ、印字スピード４枚／分
のレーザビームプリンタを考えると、画像クロック信号
ＶＣＬＫの周波数は略Ｉ　Ｍ　Ｈｚになる。従ってクロ
ック信号ｆ。ｕＴは略１６ＭＨ２になり、クロック信号
ｆ０は略６４　Ｍ　Ｈｚになる。この６４　Ｍ　Ｈｚは
ＴＴＬゲート、Ｂ１−Ｃ０Ｍ５ゲートにおいて十分動作
可能な周波数であるから第１図のデジタル回路はＩＣ化
できる。

尚、デイマルチプレクサ２０の複数の出力で一つのパル
ス発生回路を駆動しても良い０例えばγ補正をする場合
は入力の画像データが異っていても同一のパルス幅信号
になる場合があるからである。

［第２実施例］ 第２実施例では入力の画像データ１００を直接パルス発
生回路のカウント値に変換することでパルス発生回路の
数を１個にした。

第４図は第２実施例の画像形成装置のパルス発生回路の
回路図である。第１図と同一構成には同一番号を付して
説明を省略する。図において、３６はＲＡＭであり、入
力の画像データ１ｏ○をアドレス入力として対応するカ
ウント値を出力する。ＣＰＵ　１８はＲＡＭ３６の変換
テーブルの内容を書き替え可能である。かかる構成によ
り、入力の画像データＢ　ｉ　Ｔ　ＯＮＢ　ｉ　Ｔ　３
はＲＡＭ３６のアドレスラインに入力し、全１６通りの
うちの当該画像データに対応する何れか一つのカント値
（Ｄｏ−Ｄ３）が読み出され、データラッチレジスタ１
４にプリロードされる。従って、カウンタ回路１３は一
つであっても各画像データに応じたカウント値をカウン
トする。

尚、ＲＡＭ３６はＲＯＭでも良い。

またＲＡＭ３６の異なるアドレスに同一データが書き込
まれていても良い。

［第３実施例］ 第３実施例は第１又は第２実施例の画質の改善に関する
。

第５図（Ａ）は第１又は第２実施例による印刷画像の一
部拡大図である。図において、パルス幅変調信号は各画
素の左端から始まるので左端側にはくっきりとした縦ス
ジが形成されている。

第５図（Ｂ）は第３実施例による印刷画像の一部拡大図
である。図において、パルス幅変調信号は各画素の中心
から左右対称になるように現われるので縦スジは形成さ
れず、自然な画像が形成される。具体的には、画素の左
端から時間Ｔ１の区間はビームを点灯せず、該Ｔ、の経
過後に時間Ｔｂの区間だけビームを点灯するように制御
する。

第６図は第３実施例の画像形成装置のパルス発生回路の
回路図である。図において、入力の画像データＢｉＴＯ
〜ＢｉＴ３はＲＡＭ３６のアドレスＡＯ〜Ａ３に入力す
る。ＣＰＵ８は予めＲＡＭ３６の各アドレスに対応して
所定の８ビツトデータを書き込んである。即ち、下位４
ビツト（Ｄｏ−Ｄ３）は白印字時間Ｔ、のカウント値で
あり、上位４ビツト（Ｄ４〜Ｄ７）は黒印字時間Ｔ、を
カウント値である。画像データが入力すると対応する８
ビツトデータが読み出され、画像クロック信号ＶＣＬＫ
の立ち上りエツジに同期して８ビツトデータの下位４ビ
ツトはデータラッチレジスタ４に、上位４ビツトはデー
タラッチレジスタ４′に夫々ラッチする。一方、ＦＦ１
２は画像クロック信号ＶＣＬＫの立ち上りエツジから４
ビツトカウンタ１３のカウントをイネーブルにし、該４
ビツトカウンタ１３が時間Ｔ、に相当する数をカウント
するとキャリー信号が発生してＦＦ１２をリセットする
。そしてＦＦ１２の立ち下がりはインバータ回路で反転
されてＦＦ１２’にクロック信号として入力し、ＦＦ１
２’をセットする。同様にして、ＦＦ１２’の出力は４
ビツトカウンタ１３′のカウントをイネーブルにし、該
４ビツトカウンタ１３′が時間Ｔｂに相当する数をカウ
ントするとキャリー信号が発生してＦＦ１２′をリセッ
トする。このＦＦ１２′の出力はパルス幅変調信号ＰＷ
として半導体レーザを駆動する。

尚、上述第３実施例では白印字期間と黒印字期間とが直
列的になる様に構成したがこれに限らない、他にも、例
えば白印字期間の信号を左端から時間Ｔ、とし、かつ黒
印字期間の信号を同じく左端から時間Ｔ、＋Ｔｂとして
オーバラップさせ、これらの信号の排他的論理和をとっ
ても良い。

また上述第３実施例は第２実施例の改良の形で説明した
が、第１実施例についても白印字時間Ｔ、を計時するカ
ウンタと、黒印字時間Ｔ５を計時するカウンタとを２ペ
ア持たせることで実現可能である。

また上述実施例では入力の画像データを４ビツトとした
がこれに限らない、他にも２ビツト、８ビツト等でも良
い。またデータラッチレジスタ１４．１４’及びカウン
タ１３，１３’も４ビツトに限らない。

また分周カウンタ１６も４分周に限らない。

［発明の効果］ 以上述べた如く本発明によれば、パルス幅変調回路をデ
ジタル回路のみで構成でき、ゲートアレイ化等のＩＣ化
が可能になる。またこれにより環境変化による変動要因
を排除でき、均シ画像の再現性を向上させた安価な画像
形成装置を提供できる。

【図面の簡単な説明】

第１図は第１実施例の画像形成装置のＰＷＭ変調回路の
回路図、 第２図は第１実施例のパルス発生回路の動作タイミング
チャート、 第３図（Ａ）、（Ｂ）はパルス信号ＰＷＩ〜ＰＷ１５の
例を示すタイミングチャート、第４図は第２実施例の画
像形成装置のパルス発生回路の回路図、 第５図（Ａ）は第１又は第２実施例による印刷画像の一
部拡大図、 第５図（Ｂ）は第３実施例による印刷画像の一部拡大図
、 第６図は第３実施例の画像形成装置のパルス発生回路の
回路図、 第７図は本件出願人による既提案の画像形成装置のブロ
ック構成図、 第８図（Ａ）、（Ｂ）は第７図の構成の動作タイミング
チャートである。 図中、８・・・半導体レーザ、工０・・・感光ドラム、
９・・・ポリゴンミラー　１５・・・水晶発振器、１６
・・・位相同期％分周カウンタ、１７・・・ＯＲ回路、
１８・・・ＣＰＵ、１４．１４’・・・データラッチレ
ジスタ、１２．１２’・・・フリップフロップ（ＦＦ）
、１３．１３’・・・４ビツトカウンタ、２０・・・デ
イマルチプレクサ、 ３６・・・ＲＡＭである。 ＦＷＩ　　　　　　　　　　　　　　　　　　　　　　
　ＰＷ１ＰＷ１５　　　　　　　　　　　　　　　　　
　　　　　ＦＷＩ５（Ａ） ＣＢ） 第３図

Claims (3)

【特許請求の範囲】
1. （１）画像データをパルス幅信号に変調して画像形成す
   る画像形成装置において、 画像データを入力して複数信号ラインの内の該画像デー
   タに対応する一つのラインに信号を出力する信号発生手
   段と、 前記信号発生手段の出力で付勢されて所定時間幅のパル
   ス信号を出力する複数のパルス信号発生手段と、 前記複数のパルス信号発生手段の出力の論理和信号によ
   り画像形成する画像記録手段を備えることを特徴とする
   画像形成装置。
2. （２）画像データをパルス幅信号に変調して画像形成す
   る画像形成装置において、 画像データをアドレス入力として対応するデータを出力
   する記憶手段と、 前記記憶手段の出力データに応じた時間幅のパルス信号
   を発生するパルス信号発生手段と、前記パルス信号発生
   手段の出力信号により画像形成する画像記録手段を備え
   ることを特徴とする画像形成装置。
3. （３）画像データをパルス幅信号に変調して画像形成す
   る画像形成装置において、 画像データをアドレス入力として対応する複数のデータ
   を出力する記憶手段と、 前記記憶手段から出力されたデータに応じて複数の時間
   幅のパルス信号を発生するパルス信号発生手段と、 前記パルス信号発生手段の出力信号により画素のオン／
   オフタイミングを制御して画像形成する画像記録手段を
   備えることを特徴とする画像形成装置。