JPH0214553A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0214553A
JPH0214553A JP16561288A JP16561288A JPH0214553A JP H0214553 A JPH0214553 A JP H0214553A JP 16561288 A JP16561288 A JP 16561288A JP 16561288 A JP16561288 A JP 16561288A JP H0214553 A JPH0214553 A JP H0214553A
Authority
JP
Japan
Prior art keywords
bonding pad
oxide film
film
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16561288A
Other languages
Japanese (ja)
Inventor
Masao Nagatomo
長友 正男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16561288A priority Critical patent/JPH0214553A/en
Publication of JPH0214553A publication Critical patent/JPH0214553A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To obtain a semiconductor device which has a perfect protective function and whose reliability is high by a method wherein a protective film is made to be a two-layer structure and an oxide film is constituted in such a way that it is separated, on the surface of a bonding pad, from a packaging material by using a nitride film. CONSTITUTION:In a semiconductor device, a silicon oxide film 7 is deposited on the surface of a semiconductor chip 1 where a bonding pad 3 has been formed; the surface is coated with a resist 9; after that, the resist is patterned; a prescribed region is etched by making use of the resist 9 as a mask; an opening part 11 is formed. In addition, a silicon nitride film 8 is deposited on the surface of the bonding pad 3 and on the surface of the silicon oxide film 7; the resist 9 is coated again; after that, the resist is patterned; the silicon nitride film 8 is etched down to the surface of the bonding pad 3; an opening part 10 for wiring use is formed; a wire 4 is bonded to the surface of the bonding pad 3 exposed at the inside; lastly, the semiconductor chip 1 and one part of the lead frame 2 are molded by a resin material 5. Accordingly, a protective function is maintained sufficiently; the semiconductor device of high reliability can be obtained.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に関し、特にパッシベーション膜
のボンディングパッド上の構造に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and particularly to a structure of a passivation film on a bonding pad.

[従来の技術] 半導体装置は、取扱い上の便宜や配線板への搭載のため
に半導体チップをパッケージに封入して製造される。第
2図は、パッケージングされた半導体装置の一例を示す
断面構造図である。さらに、第3図は、第2図の矢視■
方向からの断面図を示している。半導体チップ1は、リ
ードフレーム2のチップ搭載部2aに接着される。半導
体チップ1表面の周辺領域にはボンディングパッド3が
形成されている。ボンディングパッド3はアルミニウム
(A FL)や金(Au)などのワイヤ4によってリー
ドフレームのリード2bと接続配線される。
[Prior Art] A semiconductor device is manufactured by enclosing a semiconductor chip in a package for convenience in handling and mounting on a wiring board. FIG. 2 is a cross-sectional structural diagram showing an example of a packaged semiconductor device. Furthermore, Fig. 3 shows the arrow direction ■ in Fig. 2.
A cross-sectional view from the direction is shown. The semiconductor chip 1 is bonded to the chip mounting portion 2a of the lead frame 2. Bonding pads 3 are formed in the peripheral region of the surface of the semiconductor chip 1 . The bonding pad 3 is connected to the lead 2b of the lead frame by a wire 4 made of aluminum (AFL), gold (Au), or the like.

その後、リードフレーム2および半導体チップ1は、リ
ード端部2bを除いて樹脂材5でモールド成型されて封
止される。
Thereafter, the lead frame 2 and the semiconductor chip 1 are molded and sealed with a resin material 5 except for the lead ends 2b.

第4図は、第3図中の矢視■方向からのボンディングパ
ッド3近傍の断面構造を示している。半導体チップ1の
表面には、パッシベーション膜6が形成されている。パ
ッシベーション膜6は半導体表面の電気的特性を安定化
させる役割と外部雰囲気の彩りから素子を保護する役割
とを果たす。
FIG. 4 shows a cross-sectional structure in the vicinity of the bonding pad 3 as viewed from the direction of the arrow {circle around (2)} in FIG. A passivation film 6 is formed on the surface of the semiconductor chip 1. The passivation film 6 plays the role of stabilizing the electrical characteristics of the semiconductor surface and the role of protecting the element from coloring in the external atmosphere.

そして、パッシベーションt!i6は、一般にシリコン
酸化膜(S i 02 )やシリコン窒化膜(SiN)
が用いられてきた。ところが、シリコン窒化膜を用いた
場合には、半導体デバイス構造の縮小化に伴ない、その
誘電率の高さが問題化してきており、また、半導体基板
との熱膨張差などに起因する膜ストレスが大きく信頼性
に対する問題が生じてきた。
And passivation! i6 is generally a silicon oxide film (S i 02 ) or a silicon nitride film (SiN).
has been used. However, when using a silicon nitride film, its high dielectric constant has become a problem as semiconductor device structures have become smaller, and film stress due to differences in thermal expansion with the semiconductor substrate has become a problem. This has caused problems with reliability.

一方、シリコン酸化膜を用いた場合には、膜ストレスの
発生や誘電率の問題についてはシリコン窒化膜に比べて
有効であるが、耐湿性や外部からのナトリウム(Na)
などの汚染物質の侵入に対するバリア性ではシリコン窒
化膜に比べて劣る。
On the other hand, when using a silicon oxide film, it is more effective than a silicon nitride film in terms of film stress and dielectric constant problems, but it has poor moisture resistance and external sodium (Na)
It is inferior to silicon nitride film in its barrier properties against the intrusion of contaminants such as.

そこで、シリコン酸化膜とシリコン窒化膜とを積層した
2層構造のパッシベーション膜が新たに提案された。こ
の構造を第5A図ないし第5C図を用いて説明する。本
図は、半導体チップ1のボンディングパッド3近傍の断
面構造をパッシベーション膜の製造工程に従って示して
いる。
Therefore, a new passivation film having a two-layer structure in which a silicon oxide film and a silicon nitride film are laminated has been proposed. This structure will be explained using FIGS. 5A to 5C. This figure shows the cross-sectional structure of the semiconductor chip 1 in the vicinity of the bonding pad 3 according to the passivation film manufacturing process.

まず、第5A図に示すように、ボンディングパッド3が
形成された半導体チップ1表面にシリコン酸化膜7を形
成し、さらにその上に、シリコン窒化膜8を形成する。
First, as shown in FIG. 5A, a silicon oxide film 7 is formed on the surface of the semiconductor chip 1 on which the bonding pads 3 are formed, and a silicon nitride film 8 is further formed thereon.

次に、第5B図に示すように、レジストリを塗布した後
、パターニングし、このレジスト9をマスクとしてシリ
コン窒化膜8とシリコン酸化膜7とをエツチングする。
Next, as shown in FIG. 5B, a resist is applied and patterned, and the silicon nitride film 8 and silicon oxide film 7 are etched using the resist 9 as a mask.

この工程によってボンディングパッド3表面が露出した
配線用開口部10が形成される。
Through this step, a wiring opening 10 in which the surface of the bonding pad 3 is exposed is formed.

さらに、第5C図に示すように、レジスト9を除去した
後、AflやAuなどのワイヤ4をボンディングパッド
3に接着する。そして、その後、樹脂材5によってモー
ルド成型されてパッケージに封止される。
Further, as shown in FIG. 5C, after removing the resist 9, a wire 4 made of Afl, Au, or the like is bonded to the bonding pad 3. Thereafter, the resin material 5 is molded and sealed into a package.

このように、半導体チップ1表面に形成されるシリコン
酸化膜7とシリコン窒化膜8の2層がパッシベーション
膜を構成する。そして、半導体チップ1表面に直接接触
するシリコン酸化膜7は、低誘電率や膜ストレスの発生
が低いなどの特性により半導体表面の電気的特性を保護
する。また、シリコン窒化膜8はバリア性に優れた特性
によって樹脂材5などからの汚染物の侵入を有効に防止
する。
In this way, the two layers of silicon oxide film 7 and silicon nitride film 8 formed on the surface of semiconductor chip 1 constitute a passivation film. The silicon oxide film 7 that is in direct contact with the surface of the semiconductor chip 1 protects the electrical characteristics of the semiconductor surface due to its low dielectric constant and low generation of film stress. Further, the silicon nitride film 8 has excellent barrier properties and effectively prevents contaminants from entering from the resin material 5 and the like.

[発明が解決しようとする課題] ところが、第5C図に示すように、従来の2層構造のパ
ッシベーション膜は、ボンディングパッド3上の配線用
開口部10の内部において、シリコン酸化膜7とシリコ
ン窒化膜8の露出断面と樹脂材5とか直接接触する領域
が存在していた。そして、上記したようにシリコン酸化
膜7はバリア性か低いので、パッケージ用の樹脂材5か
らナトリウムや水分などがシリコン酸化膜7中に侵入し
て半導体表面の安定性を損うなどの問題が生じた。
[Problems to be Solved by the Invention] However, as shown in FIG. 5C, in the conventional two-layer passivation film, the silicon oxide film 7 and the silicon nitride film are separated inside the wiring opening 10 on the bonding pad 3. There was a region where the exposed cross section of the membrane 8 and the resin material 5 were in direct contact. As mentioned above, since the silicon oxide film 7 has low barrier properties, there are problems such as sodium, moisture, etc. entering the silicon oxide film 7 from the resin material 5 for the package and impairing the stability of the semiconductor surface. occured.

さらに、この接触領域において樹脂材5からのストレス
が直接シリコン酸化膜7に作用することになり、ストレ
スの低減効果を薄れさせ、半導体装置の信頼性を劣化さ
せるなどの問題を生じた。
Furthermore, the stress from the resin material 5 acts directly on the silicon oxide film 7 in this contact region, causing problems such as weakening the stress reduction effect and deteriorating the reliability of the semiconductor device.

したがって、本発明は上記のような問題点を解消するた
めになされたもので、半導体チップのボンディングパッ
ド上においても完全な保護機能を有する2層構造のパッ
シベーション膜を備えた信頼性の高い半導体装置を提供
することを目的とする。
Therefore, the present invention has been made to solve the above problems, and provides a highly reliable semiconductor device equipped with a two-layer structure passivation film that has a complete protection function even on the bonding pad of a semiconductor chip. The purpose is to provide

[課題を解決するための手段] 本発明の半導体装置は、集積回路が形成された半導体チ
ップの表面上に保護膜を有し、半導体チップ表面に形成
されたボンディングパッドとリードフレームとを接続し
、さらに半導体チップの周囲全面をパッケージ材で覆っ
て封止した樹脂封止型の半導体装置であり、保護膜は半
導体チップ表面上に形成された酸化膜とこの表面上に形
成された窒化膜との2層構造を有しており、さらにボン
ディングパッド表面上では、酸化膜は窒化膜によってパ
ッケージ材と隔てられて形成されている。
[Means for Solving the Problems] A semiconductor device of the present invention has a protective film on the surface of a semiconductor chip on which an integrated circuit is formed, and connects bonding pads formed on the surface of the semiconductor chip and a lead frame. This is a resin-sealed semiconductor device in which the entire periphery of the semiconductor chip is covered and sealed with a packaging material, and the protective film consists of an oxide film formed on the surface of the semiconductor chip and a nitride film formed on this surface. Furthermore, on the surface of the bonding pad, the oxide film is separated from the package material by a nitride film.

[作用] 本発明における半導体装置の2層積層構造のパッシベー
ション膜は、ボンディングパッドの表面上では下層の酸
化膜の開口端面を上層の窒化膜が完全に覆うように形成
されている。したがって、下層の酸化膜は上層の窒化膜
によってパッケージ用の樹脂材との接触が完全に遮断さ
れている。これにより、樹脂材から酸化膜中への汚染物
質の侵入を防止する。さらに、樹脂材で生じるストレス
を窒化膜が緩和することによって半導体チップ内部へス
トレスが伝達されるのを防止する。
[Function] The passivation film of the two-layer stacked structure of the semiconductor device according to the present invention is formed on the surface of the bonding pad so that the upper nitride film completely covers the open end surface of the lower oxide film. Therefore, the lower oxide film is completely blocked from contacting the package resin material by the upper nitride film. This prevents contaminants from entering the oxide film from the resin material. Furthermore, the nitride film alleviates the stress generated by the resin material, thereby preventing the stress from being transmitted to the inside of the semiconductor chip.

[実施例コ 以下、本発明の一実施例を図を用いて説明する。[Example code] An embodiment of the present invention will be described below with reference to the drawings.

第1A図ないし第1E図は、本発明における2層構造の
パッシベーション膜を有する半導体装置のうち、主にボ
ンディングパッド近傍の断面構造を、その製造工程に従
って示したものである。以下、本図に従って半導体装置
のパッシベーション膜の構造を説明する。
1A to 1E show a cross-sectional structure mainly in the vicinity of a bonding pad of a semiconductor device having a two-layer passivation film according to the present invention, according to its manufacturing process. The structure of a passivation film of a semiconductor device will be described below with reference to this figure.

まず、第1A図に示すように、ボンディングパッド3が
形成された半導体チップ1表面にシリコン酸化膜7を堆
積する。
First, as shown in FIG. 1A, a silicon oxide film 7 is deposited on the surface of the semiconductor chip 1 on which the bonding pads 3 are formed.

次に、第1B図に示すように、シリコン酸化膜7表面上
にレジスト9を塗布した後、パターニングし、さらにこ
のレジストリをマスクとしてボンディングパッド3上に
堆積したシリコン酸化膜7の所定領域をエツチングして
開口部11を形成する。さらに、第1C図に示すように
、ボンディングパッド3表面やシリコン酸化膜7表面上
にシリコン窒化膜8を堆積する。
Next, as shown in FIG. 1B, a resist 9 is applied on the surface of the silicon oxide film 7, and then patterned, and further, using this resist as a mask, a predetermined region of the silicon oxide film 7 deposited on the bonding pad 3 is etched. Then, the opening 11 is formed. Furthermore, as shown in FIG. 1C, a silicon nitride film 8 is deposited on the surface of the bonding pad 3 and the silicon oxide film 7.

その後、第1D図に示すように、シリコン窒化膜8上に
再度レジスト9を塗布した後、バターニングし、このレ
ジスト9をマスクとしてシリコン窒化膜8をボンディン
グバンド3表面に達するまでエツチングする。この工程
によって、配線用開口部10が形成される。この配線用
開口部10は、前工程でシリコン酸化膜7中に形成され
た開口部11より開口距離が片側でほぼ2μm以上小さ
く形成される。これによって、ボンディングパッド3表
面上ではシリコン酸化膜7中に形成された開口部11の
断面領域は、膜厚が2μm以上のシリコン窒化膜8によ
って完全に覆われる。
Thereafter, as shown in FIG. 1D, a resist 9 is applied again onto the silicon nitride film 8, followed by buttering, and using the resist 9 as a mask, the silicon nitride film 8 is etched until it reaches the surface of the bonding band 3. Through this step, the wiring opening 10 is formed. This wiring opening 10 is formed so that the opening distance on one side is approximately 2 μm or more smaller than the opening 11 formed in the silicon oxide film 7 in the previous step. As a result, the cross-sectional area of the opening 11 formed in the silicon oxide film 7 on the surface of the bonding pad 3 is completely covered with the silicon nitride film 8 having a thickness of 2 μm or more.

そして、さらに第1E図に示すように、配線用開口部1
0の内部で露出したボンディングパッド3表面にAll
やAu等のワイヤ4がボンディングされる0そして、最
後に、半導体チ・ツブ1およびリードフレーム2の一部
を樹脂材5でモールド成型してパッケージングされた半
導体装置が完成する。
Further, as shown in FIG. 1E, the wiring opening 1
All on the surface of the bonding pad 3 exposed inside the
Then, finally, a part of the semiconductor chip 1 and lead frame 2 is molded with a resin material 5 to complete a packaged semiconductor device.

このように、第1E図に示すように、シリコン窒化膜8
はボンディングパッド3上でシリコン酸化膜7の開口端
面を覆い隠すように形成されている。したがって、シリ
コン酸化膜7と樹脂材5とは、その接触が完全に遮断さ
れている。これによって、樹脂材5からシリコン酸化膜
7への汚染物の侵入が防+hされ、シリコン酸化膜7に
よる半導体層の安定化が維持される。さらに、樹脂材5
から生じるストレスをシリコン窒化膜8が緩和し、直接
シリコン酸化膜7を介して半導体チップ1にストレスが
伝わるのを防止することができる。これらの効果によっ
て半導体装置の信頼性を向上させることができる。
In this way, as shown in FIG. 1E, the silicon nitride film 8
is formed on the bonding pad 3 so as to cover the opening end surface of the silicon oxide film 7. Therefore, contact between silicon oxide film 7 and resin material 5 is completely interrupted. This prevents contaminants from entering the silicon oxide film 7 from the resin material 5, and the stability of the semiconductor layer by the silicon oxide film 7 is maintained. Furthermore, resin material 5
The silicon nitride film 8 can alleviate the stress caused by the silicon oxide film 7 and prevent the stress from being directly transmitted to the semiconductor chip 1 via the silicon oxide film 7. These effects can improve the reliability of the semiconductor device.

なお、本発明は、半導体チップ表面にパッシベーション
膜が形成されるすべての半導体装置に対して適用するこ
とが可能である。
Note that the present invention can be applied to all semiconductor devices in which a passivation film is formed on the surface of a semiconductor chip.

[発明の効果] 以上のように、本発明における半導体装置は、半導体チ
ップの表面上に第1層として耐ストレス特性の優れた酸
化膜を形成し、第2層としてバリア性の優れた窒化膜を
堆積することにより半導体チップに形成された集櫃回路
等を保護している。
[Effects of the Invention] As described above, in the semiconductor device of the present invention, an oxide film with excellent stress resistance properties is formed as a first layer on the surface of a semiconductor chip, and a nitride film with excellent barrier properties is formed as a second layer. By depositing it, the collector circuits etc. formed on the semiconductor chip are protected.

しかも、ボンディングパッド表面上においても第1層目
の酸化膜はバリア性の優れた第2層目の窒化膜によって
パッケージ材と隔離されているので、保護機能が十分に
維持され、信頼性の高い半導体装置を実現することがで
きる。
Furthermore, the first layer of oxide film on the surface of the bonding pad is separated from the packaging material by the second layer of nitride film, which has excellent barrier properties, so the protective function is sufficiently maintained and the reliability is high. A semiconductor device can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1A図、第1B図、第1C図、第1D図および第1E
図は、本発明の一実施例の半導体装置において、主にボ
ンディングパッドの近傍領域の断面構造をその製造工程
に従って示した断面構造図である。 第2図は、一般的な樹脂パッケージされた半導体装置の
断面構造図である。第3図は、第2図中の矢視■に沿っ
た方向からの断面図である。第4図は、第3図の矢視■
に沿った方向からの断面構造図である。第5A図、第5
B図および第5C図は、従来の半導体装置のボンディン
グパッド近傍の断面構造をその製造工程順に従って示し
た断面構造図である。 図において、1は半導体チップ、3はボンディングパッ
ド、4はワイヤ、5は樹脂材、7はシリコン酸化膜、8
はシリコン窒化膜を示している。 なお、図中、同一符号は、同一または相当部分を示す。
Figures 1A, 1B, 1C, 1D and 1E
The figure is a cross-sectional structure diagram mainly showing a cross-sectional structure of a region near a bonding pad according to the manufacturing process in a semiconductor device according to an embodiment of the present invention. FIG. 2 is a cross-sectional structural diagram of a general resin-packaged semiconductor device. FIG. 3 is a cross-sectional view taken in the direction along the arrow {circle around (2)} in FIG. 2. Figure 4 shows the arrow direction in Figure 3.
FIG. Figure 5A, 5th
FIG. B and FIG. 5C are cross-sectional structural diagrams showing the cross-sectional structure near the bonding pad of a conventional semiconductor device according to the order of manufacturing steps. In the figure, 1 is a semiconductor chip, 3 is a bonding pad, 4 is a wire, 5 is a resin material, 7 is a silicon oxide film, 8 is a
indicates a silicon nitride film. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 集積回路が形成された半導体チップの表面上に前記集積
回路を保護するための保護膜を有し、前記半導体チップ
表面に形成されたボンディングパッドとリードフレーム
とを接続し、さらに半導体チップの周囲全面をパッケー
ジ材で覆って封止した樹脂封止型の半導体装置において
、 前記保護膜は前記半導体チップ表面上に形成された酸化
膜と、この酸化膜上に形成された窒化膜との2層構造を
有し、 前記ボンディングパッドの表面上では前記酸化膜は前記
窒化膜によって前記パッケージ材と隔てられていること
を特徴とする、半導体装置。
[Scope of Claims] A protective film for protecting the integrated circuit is provided on the surface of a semiconductor chip on which an integrated circuit is formed, and a bonding pad formed on the surface of the semiconductor chip is connected to a lead frame, Furthermore, in a resin-sealed semiconductor device in which the entire periphery of a semiconductor chip is covered and sealed with a packaging material, the protective film includes an oxide film formed on the surface of the semiconductor chip and a nitride film formed on the oxide film. A semiconductor device having a two-layer structure with a film, and on a surface of the bonding pad, the oxide film is separated from the package material by the nitride film.
JP16561288A 1988-06-30 1988-06-30 Semiconductor device Pending JPH0214553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16561288A JPH0214553A (en) 1988-06-30 1988-06-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16561288A JPH0214553A (en) 1988-06-30 1988-06-30 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0214553A true JPH0214553A (en) 1990-01-18

Family

ID=15815670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16561288A Pending JPH0214553A (en) 1988-06-30 1988-06-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0214553A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138874A (en) * 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138874A (en) * 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US4733289A (en) Resin-molded semiconductor device using polyimide and nitride films for the passivation film
KR940008327B1 (en) Semiconductor package and mounting method thereof
US5046161A (en) Flip chip type semiconductor device
KR870000350B1 (en) Electronic apparatus with a multiplex distributing wire system
JPH05226339A (en) Resin sealed semiconductor device
JPH0214553A (en) Semiconductor device
KR100547354B1 (en) BGA package having semiconductor chip to possess metal pattern for edge bonding pad and manufacturing method thereof
JPS59232424A (en) Semiconductor device and manufacture of the same
JP2002026064A (en) Bonding pad structure of semiconductor element and its manufacturing method
JPS62296528A (en) Resin-sealed semiconductor device
JP3405697B2 (en) Semiconductor chip
JPS62219541A (en) Semiconductor device
JPS6232636A (en) Semiconductor device
JPH08307192A (en) Surface acoustic wave device
JPH04324958A (en) Semiconductor device
JP2806538B2 (en) Integrated circuit device
JP3354716B2 (en) Method for manufacturing semiconductor integrated circuit device
JPS62232147A (en) Semiconductor device
JPS617638A (en) Semiconductor device
JPH01214126A (en) Semiconductor device
JP2001332554A (en) Semiconductor device and its manufacturing method
JPS63260039A (en) Resin sealed type semiconductor device
JP2771475B2 (en) Semiconductor device
JPH04171835A (en) Resin sealed semiconductor device
JPS60206153A (en) Semiconductor device