JPH02144931A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH02144931A JPH02144931A JP29721388A JP29721388A JPH02144931A JP H02144931 A JPH02144931 A JP H02144931A JP 29721388 A JP29721388 A JP 29721388A JP 29721388 A JP29721388 A JP 29721388A JP H02144931 A JPH02144931 A JP H02144931A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pads
- probing
- device chips
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 abstract description 2
- 239000000523 sample Substances 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
単一の半導体ウェー八から採取しうる半導体装置チップ
の有効数量を増加する改良に関し、スクライブライン領
域に、寸法の大きなプロービング用パッドを有しながら
、単一の半導体ウェー八から採取しうる半導体チップの
有効数量を増加することができる半導体装置を提供する
ことを目的とし、
スクライブライン領域に複数のプロービング用パッドを
設け、この複数のプロービング用パッドのそれぞれは、
前記のスクライブライン領域を介して相互に隣接する二
つの半導体装置チップの対応するそれぞれのボンディン
グパッドと接続されるように構成される。[Detailed Description of the Invention] [Summary] Regarding an improvement for increasing the effective number of semiconductor device chips that can be obtained from a single semiconductor wafer, it is possible to In order to provide a semiconductor device that can increase the effective number of semiconductor chips that can be collected from a semiconductor wafer, a plurality of probing pads are provided in the scribe line area, and each of the plurality of probing pads is ,
It is configured to be connected to corresponding bonding pads of two mutually adjacent semiconductor device chips via the scribe line region.
本発明は、スクライブライン領域に寸法の大きなプロー
ビング用パッドを有しながら、単一の半導体ウェー八か
ら採取しうる半導体装置チップの有効数量を増加する改
良に関する。The present invention relates to improvements that increase the effective number of semiconductor device chips that can be obtained from a single semiconductor wafer while having large probing pads in the scribe line area.
半導体装置の高集積化が進むにつれ、入出力ピン数の多
い多ビン構造の半導体装置が要求されるようになった。As semiconductor devices become more highly integrated, semiconductor devices with a multi-bin structure having a large number of input/output pins are required.
このため、半導体装置チップのボンディングパッドの寸
法をできるだけ小さくし、また、パッドの間隔もできる
だけ小さくすることが必要となった。このように小さな
間隔をもって多数の小さなボンディングパッドが配列さ
れる半導体装置チップは、もはやボンディングワイヤを
もってピンと接続することは不可能であるが、配線が印
刷形成されているテープ状の絶縁物上に半導体装置チッ
プをのせ、半導体装置チップのパッドとテープ状に形成
されている配線とを圧着するＴＡＢ （テープオートメ
ーテツドボンディング）方式の開発によってこれが可能
となった。For this reason, it has become necessary to make the dimensions of the bonding pads of semiconductor device chips as small as possible, and also to make the spacing between the pads as small as possible. Semiconductor device chips, in which many small bonding pads are arranged at small intervals, can no longer be connected to pins using bonding wires; This has become possible through the development of the TAB (tape automated bonding) method, in which a device chip is mounted and the pads of the semiconductor device chip are bonded to tape-shaped wiring.
しかし、ボンディングパッドが小さくなると、ウェーハ
試験をする際、プローバの探針をボンディングパッド上
に当てることが困難となるので、半導体装置チップのボ
ンディングパッドの寸法・間隔を、やむを得ず、ウェー
ハ試験が可能な程度の大きさにするか、電源用パッドを
除いて、ボンディングパッドとは別に寸法の大きなプロ
ービング用パッドをスクライプライン領域に設けるかし
ている０本発明は後者の改良に関する。However, as the bonding pads become smaller, it becomes difficult to place the probe of the prober on the bonding pads during wafer testing. The present invention relates to the latter improvement.The present invention relates to the latter improvement.
プロービング用パッドをスクライプライン領域に形成す
ることにより、半導体装置チップ内に形成されるボンデ
ィングパッドの寸法・間隔を十分小さくすることができ
るので半導体装置チップの寸法は小さくなるが、寸法の
大きいプロービング用パッドをスクライプライン領域に
設けることにより、無駄な領域であるスクライプライン
領域が大きくなって、単一の半導体ウェーハから採取し
うる半導体チップの有効数量が減少する欠点がある。By forming probing pads in the scribe line area, the size and spacing of the bonding pads formed within the semiconductor device chip can be made sufficiently small, so the size of the semiconductor device chip is reduced, but it can be used for probing with large dimensions. By providing the pads in the scribe line area, the scribe line area, which is a wasted area, becomes larger, resulting in a disadvantage that the effective number of semiconductor chips that can be obtained from a single semiconductor wafer is reduced.
本発明の目的は、この欠点を解消することにあり、スク
ライプライン領域に、寸法の大きなプロービング用バン
ドを有しながら、単一の半導体ウェーハから採取しうる
半導体チップの有効数量を増加することができる半導体
装置を提供することにある。An object of the present invention is to eliminate this drawback, and to increase the effective number of semiconductor chips that can be obtained from a single semiconductor wafer while having a large probing band in the scribe line region. The objective is to provide a semiconductor device that can
（課題を解決するための手段）
上記の目的は、スクライプライン領域（３）に複数のプ
ロービング用パッド（４）を有し、この複数のプロービ
ング用パッド（４）のそれぞれは、前記のスクライプラ
イン領域（３）を介して相互に隣接する二つの半導体装
置チップ（１）の対応するそれぞれのボンディングパッ
ド（２）と接続されている半導体装置によって達成され
る。(Means for Solving the Problems) The above object has a plurality of probing pads (4) in the scribe line area (3), and each of the plurality of probing pads (4) is connected to the scribe line area (3). This is achieved by the semiconductor device being connected to the corresponding bonding pads (2) of two mutually adjacent semiconductor device chips (1) via the region (3).
本発明に係る半導体装置においては、電源用パッドは本
来大型で、各半導体装置チップに不可避的に設けなけれ
ばならないから、これのみは大型のパッドを各半導体装
置チップに設けることにして、それ以外のプロービング
用パッドは隣接する二つの半導体装置チップで共用する
ことにした。In the semiconductor device according to the present invention, the power supply pad is originally large and must be provided on each semiconductor device chip. It was decided that the probing pads would be shared by two adjacent semiconductor device chips.
こうすれば、プロービング用パッドの数は自動的に半減
し、スクライプライン領域が縮少される。In this way, the number of probing pads is automatically halved and the scribe line area is reduced.
プロービング用パッドが共用される隣接する半導体装置
チップのインピーダンスは並列に存在するが、試験は各
半導体装置チップごとになされ、被検査半導体装置チッ
プ以外には電源は供給されないので実害はない。Although the impedances of adjacent semiconductor device chips that share a probing pad exist in parallel, there is no actual damage because the test is performed for each semiconductor device chip and power is not supplied to anything other than the semiconductor device chip to be tested.
以下、図面を参照しつ＼、本発明の一実施例に係る半導
体装置について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.
第１図参照
第１図は、隣接する半導体装置チップ間のスクライプラ
イン領域にプロービング用パッドを形成した状態を示す
、１はそれぞれ一枚の半導体ウェーハに形成された半導
体装置チップで２す・２は半導体装置チップに形成され
たボンディングパッドである。３はスクライプライン領
域であり、４はスクライプライン領域３に形成されたプ
ロービング用パッドであり、各プロービング用パッド４
は隣接する二つの半導体装置チップ１の対応するそれぞ
れのパッド２に接続されている。電源用パッドは本来大
型であるので、これに対してはプロービング用パッドを
別に設ける必要はない。Refer to Figure 1 Figure 1 shows a state in which probing pads are formed in the scribe line area between adjacent semiconductor device chips. 1 is a semiconductor device chip formed on a single semiconductor wafer, and 2 is a semiconductor device chip formed on a semiconductor wafer. is a bonding pad formed on a semiconductor device chip. 3 is a scribe line area, 4 is a probing pad formed in the scribe line area 3, and each probing pad 4
are connected to corresponding pads 2 of two adjacent semiconductor device chips 1. Since the power pad is inherently large, there is no need to provide a separate probing pad for it.
ウェーハ試験は、各半導体装置チップごとに電源用バン
ドを介して電源を供給し、ブローバの探針をその半導体
装置チップと接続されているプロービング用パッドに当
てて行う。The wafer test is performed by supplying power to each semiconductor device chip via a power band and applying the tip of a blower to a probing pad connected to the semiconductor device chip.
以上説明せるとおり、本発明に係る半導体装置において
は、大きな寸法のプロービング用パッドをスクライブラ
イン領域に形成するので、各半導体装置チップのボンデ
ィングパッドの寸法・間隔を小さくすることができ、し
たがって、半導体装置チップの寸法を小さくすることが
できる。また、プロービング用パッドを隣接する二つの
半導体装置チップで共用するので、プロービング用パッ
ドの数を半減することが可能となり、スクライブライン
領域を小さくすることができ、単一の半導体ウェーハか
ら採取しうる半導体装置チップの有効数値を増加するこ
とができる。具体的には、従来４００〜５００ μ−で
あったスクライブライン領域の幅を１５０〜３００μ園
にすることが可能となり、これにともなって、単一の半
導体ウェーハから数％多くの半導体装置チップを採取し
うるようになっAs explained above, in the semiconductor device according to the present invention, large-sized probing pads are formed in the scribe line region, so the dimensions and spacing of the bonding pads of each semiconductor device chip can be reduced. The size of the device chip can be reduced. In addition, since the probing pads are shared between two adjacent semiconductor device chips, the number of probing pads can be halved, the scribe line area can be reduced, and samples can be collected from a single semiconductor wafer. The effective number of semiconductor device chips can be increased. Specifically, it has become possible to reduce the width of the scribe line region from 400 to 500 μ- to 150 to 300 μ, and with this, several percent more semiconductor device chips can be produced from a single semiconductor wafer. It is now possible to collect
第１図は、本発明の一実施例に係る半導体装置のプロー
ビング用パッドの配置図である。
半導体装置チップ、
ボンディングパッド、
スクライブライン領域、
プロービング用パッド。FIG. 1 is a layout diagram of probing pads of a semiconductor device according to an embodiment of the present invention. Semiconductor device chips, bonding pads, scribe line areas, probing pads.
Claims (1)
ッド（４）を有し、 該複数のプロービング用パッド（４）のそれぞれは、前
記スクライブライン領域（３）を介して相互に隣接する
二つの半導体装置チップ（１）の対応するそれぞれのボ
ンディングパッド（２）と接続されてなる ことを特徴とする半導体装置。[Claims] A plurality of probing pads (4) are provided in the scribe line region (3), and each of the plurality of probing pads (4) is interconnected with the other via the scribe line region (3). A semiconductor device characterized in that it is connected to corresponding bonding pads (2) of two adjacent semiconductor device chips (1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29721388A JPH02144931A (en) | 1988-11-26 | 1988-11-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29721388A JPH02144931A (en) | 1988-11-26 | 1988-11-26 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144931A true JPH02144931A (en) | 1990-06-04 |
Family
ID=17843640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29721388A Pending JPH02144931A (en) | 1988-11-26 | 1988-11-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144931A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764879B2 (en) | 2001-08-08 | 2004-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer, semiconductor device, and method for manufacturing the same |
| US20110186838A1 (en) * | 2008-08-07 | 2011-08-04 | Stmicroelectronics S.R.L. | Circuit architecture for the parallel supplying during an electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer |
| US8362620B2 (en) | 2009-08-28 | 2013-01-29 | Stmicroelectronics S.R.L. | Electronic devices with extended metallization layer on a passivation layer |
-
1988
- 1988-11-26 JP JP29721388A patent/JPH02144931A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764879B2 (en) | 2001-08-08 | 2004-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer, semiconductor device, and method for manufacturing the same |
| US20110186838A1 (en) * | 2008-08-07 | 2011-08-04 | Stmicroelectronics S.R.L. | Circuit architecture for the parallel supplying during an electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer |
| US8378346B2 (en) * | 2008-08-07 | 2013-02-19 | Stmicroelectronics S.R.L. | Circuit architecture for the parallel supplying during electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer |
| US8362620B2 (en) | 2009-08-28 | 2013-01-29 | Stmicroelectronics S.R.L. | Electronic devices with extended metallization layer on a passivation layer |
| US8941108B2 (en) | 2009-08-28 | 2015-01-27 | Stmicroelectronics S.R.L. | Method to perform electrical testing and assembly of electronic devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02211648A (en) | Semiconductor device | |
| JPH02144931A (en) | Semiconductor device | |
| JPH11243120A (en) | Semiconductor device and its manufacture | |
| JPH01276735A (en) | Integrated circuit element wafer | |
| JPS6281724A (en) | Semiconductor device | |
| TW201712839A (en) | Chip-on-film package | |
| JPS6379337A (en) | Semicounductor substrate | |
| JPH11133061A (en) | Probe card and method for testing the card | |
| JP3858244B2 (en) | Semiconductor inspection apparatus and semiconductor inspection method | |
| JPH02235356A (en) | Semiconductor device | |
| JP3093216B2 (en) | Semiconductor device and inspection method thereof | |
| JPH0689932A (en) | Burn-in device for power mosfet | |
| JPS61181139A (en) | Semiconductor integrated circuit device | |
| JPH02189946A (en) | Testing method of semiconductor integrated circuit device | |
| JPS63179545A (en) | Semiconductor integrated circuit device | |
| JPS6393125A (en) | Seniconductor integrated circuit | |
| JPS63234553A (en) | Semiconductor integrated circuit device | |
| JPS63257241A (en) | Monitoring element of semiconductor device | |
| JPS6235644A (en) | Semiconductor device | |
| JPH0691186B2 (en) | Semiconductor integrated circuit device | |
| JPS6223127A (en) | Integrated circuit device | |
| JPS6290940A (en) | Semiconductor device | |
| JPS62163336A (en) | Semiconductor device | |
| JPH05121501A (en) | Semiconductor integrated circuit | |
| JPH01114049A (en) | Integrated circuit chip of variable size |