JPH02143418A - Thin-film forming apparatus - Google Patents
Thin-film forming apparatusInfo
- Publication number
- JPH02143418A JPH02143418A JP29593988A JP29593988A JPH02143418A JP H02143418 A JPH02143418 A JP H02143418A JP 29593988 A JP29593988 A JP 29593988A JP 29593988 A JP29593988 A JP 29593988A JP H02143418 A JPH02143418 A JP H02143418A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- thin film
- cleaning
- semiconductor wafer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004140 cleaning Methods 0.000 claims abstract description 53
- 230000001133 acceleration Effects 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 239000000126 substance Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 5
- 230000007935 neutral effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 40
- 238000004544 sputter deposition Methods 0.000 abstract description 18
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 2
- 238000011282 treatment Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 229910052786 argon Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜形成技術に関し、特に、半導体ウェハ表
面に薄膜を形成する前に、その半導体ウェハ表面上のク
リーニング機構を備えたスパッタ装置などの薄膜形成技
術に適用して有効な技術に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a thin film forming technique, and in particular, to a sputtering apparatus equipped with a cleaning mechanism for cleaning the surface of a semiconductor wafer before forming a thin film on the surface of the semiconductor wafer. The present invention relates to techniques that are effective when applied to thin film formation techniques.
たとえば、バイポーラトランジストの低温エピタキシャ
ルプロセスについては、アイ・イー・イー・イー １９
８７．バイポーラ・サーキット・テクノロジー・ミーテ
ィング（ＩＥＥＥ、１９８７ 、 Ｂｉｐｏｌａｒ Ｃ
１ｒｃｕｉｔ Ｔｅｃｈｎｏｌｏｇｙ Ｍｅｅｔｉｎｇ
） （１９８７年）、Ｐ１８０〜Ｐ１８３において、
論じられている。For example, for the low-temperature epitaxial process of bipolar transistors, see IE 19
87. Bipolar Circuit Technology Meeting (IEEE, 1987, Bipolar C
1rcuit Technology Meeting
) (1987), P180-P183,
being discussed.
ところで、スパッタによる半導体ウェハ上の薄膜形成前
に、クリーニング室などで行われる半導体ウェハのクリ
ーニングは、従来、スパッタエツチングによって行われ
ている。Incidentally, before forming a thin film on a semiconductor wafer by sputtering, cleaning of the semiconductor wafer in a cleaning chamber or the like has conventionally been performed by sputter etching.
すなわち、ウェハに高周波電力を印加し、そのウェハ上
部にアルゴン（Ａｒ）ガスなどによってプラズマを発生
させ、そして、そのプラズマ中のイオンを自己バイパス
による電界を用いてウェハに照射してエツチングしてウ
ェハ表面上の自然酸化膜などをクリーニングしている。That is, high-frequency power is applied to the wafer, plasma is generated using argon (Ar) gas, etc. above the wafer, and ions in the plasma are irradiated onto the wafer using a self-bypass electric field, etching the wafer. Cleans natural oxide film on the surface.
しかしながら、前記したようなスパッタエツチングによ
るウェハ表面のクリーニング技術によると、ウェハへの
イオンの照射エネルギーは印加される電力やガス圧など
の影響を受け、しかも、通常数１００ｅＶという大きい
エネルギーとされ、物理的エツチングによるウェハ表面
の損傷やアルゴン含有などが生じる。However, according to the wafer surface cleaning technology using sputter etching as described above, the ion irradiation energy to the wafer is affected by the applied electric power, gas pressure, etc., and is usually a large energy of several hundred eV. Damage to the wafer surface due to targeted etching and argon content may occur.
そして、その後に行われるスパッタによる薄膜形成時の
障害となってしまうことが本発明者によって見い出され
た。The inventor of the present invention has discovered that this becomes an obstacle during the subsequent formation of a thin film by sputtering.
本発明の目的は、被処理物の表面を損傷させることなく
クリーニングすることができ、その後に行われる薄膜形
成時の障害を確実に防止することができる薄膜形成技術
を提供することにある。An object of the present invention is to provide a thin film forming technique that can clean the surface of an object to be processed without damaging it and can reliably prevent problems during subsequent thin film formation.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、被処理物の表面に所定の物質からなる薄膜を
形成する前に、前記被処理物の表面を化学反応性エツチ
ングによってクリーニングするクリーニング機構を備え
ているものである。That is, the apparatus is equipped with a cleaning mechanism that cleans the surface of the object to be processed by chemically reactive etching before forming a thin film made of a predetermined substance on the surface of the object to be processed.
前記した手段によれば、被処理物の表面が化学反応性エ
ツチングによるクリーニング機構によりクリーニングさ
れた後に、被処理物の表面に薄膜が形成されることによ
り、アルゴン（Ａｒ）ガスなどを用いた物理的エツチン
グによるクリーニング手段によってクリーニングされる
薄膜形成技術に比べ、被処理物表面の損傷やアルゴン（
Ａｒ）の含有などを確実に防止することができ、その後
に行われる薄膜形成の障害を確実に防止することができ
る。According to the above-mentioned means, after the surface of the object to be processed is cleaned by a cleaning mechanism using chemically reactive etching, a thin film is formed on the surface of the object to be processed, so that physical etching using argon (Ar) gas or the like is performed. Compared to thin film formation technology that uses targeted etching to clean the surface, damage to the surface of the object to be processed and argon (
It is possible to reliably prevent the inclusion of Ar) and the like, and it is possible to reliably prevent problems with subsequent thin film formation.
第１図は、本発明の一実施例である薄膜形成装置を示す
説明図、第２図は本発明の薄膜形成装置におけるクリー
ニング室の変形例を一部拡大して示す説明図、第３図は
本発明の薄膜形成装置におけるクリーニング室の他の変
形例を一部拡大して示す説明図である。FIG. 1 is an explanatory diagram showing a thin film forming apparatus that is an embodiment of the present invention, FIG. 2 is an explanatory diagram showing a partially enlarged modification of a cleaning chamber in the thin film forming apparatus of the present invention, and FIG. FIG. 2 is an explanatory diagram showing a partially enlarged view of another modified example of the cleaning chamber in the thin film forming apparatus of the present invention.
本実施例の薄膜形成装置は、シリコンなどの半導体ウェ
ハに所定の物質からなる薄膜を形成するスパッタリング
装置とされ、ロード室１と、クリーニング室２ （クリ
ーニング機構）と、加熱室３（加熱機構）と、スパッタ
室４と、アンロード室５との互いに独立構造のチャンバ
から構成されている。The thin film forming apparatus of this embodiment is a sputtering apparatus that forms a thin film made of a predetermined substance on a semiconductor wafer such as silicon, and includes a load chamber 1, a cleaning chamber 2 (cleaning mechanism), and a heating chamber 3 (heating mechanism). , a sputtering chamber 4, and an unloading chamber 5, each of which has an independent structure.
半導体ウェハ６は、ロード室１．クリーニング室２．加
熱室３．スパッタ室４．アンロード室５の順に搬送手段
（図示せず）によって自動的に搬送されて所定の行程を
経て処理される構造とされている。The semiconductor wafer 6 is placed in the load chamber 1. Cleaning room 2. Heating chamber 3. Sputtering chamber 4. The structure is such that the materials are automatically transported in order of the unloading chamber 5 by a transport means (not shown) and processed through a predetermined process.
前記クリーニング室２は、化学的反応性エツチングによ
って半導体ウェハ６の表面上の自然酸化膜などをクリー
ニングする構造とされ、ＣＨＦ。The cleaning chamber 2 is structured to clean the natural oxide film on the surface of the semiconductor wafer 6 by chemically reactive etching, and uses CHF.
ガスやＮＦ３ ガスなどを供給するガス供給口２ａと、
吸弓ポンプ（図示せず）などに接続されている排気口２
ｂ、２ｂとを備えている。A gas supply port 2a that supplies gas, NF3 gas, etc.
Exhaust port 2 connected to a suction bow pump (not shown), etc.
b, 2b.
クリーニング室２内には、半導体ウェハ６が試料台７上
に着脱自在に保持されている。Inside the cleaning chamber 2, a semiconductor wafer 6 is removably held on a sample stage 7.
試料台７上の半導体ウェハ６の上方におけるクリーニン
グ室２内には、高周波型Ｒ８に接続されている電極９ａ
、９ｂが配設され、この電極９ａ９ｂ間がプラズマ発生
領域１０とされている。In the cleaning chamber 2 above the semiconductor wafer 6 on the sample stage 7, there is an electrode 9a connected to a high frequency type R8.
, 9b are provided, and a plasma generation region 10 is formed between the electrodes 9a9b.
また、第１図に示すクリーニング室２内のプラズマ発生
領域１０と半導体ウェハ６との間は、排気口２ｂからの
吸引によって前記プラズマ発生領域１０に発生されたプ
ラズマ中のラジカル、イオンないし中性粒子を該半導体
ウェハ６側に加速させる加速領域１１とされている。Furthermore, between the plasma generation region 10 in the cleaning chamber 2 shown in FIG. This is an acceleration region 11 that accelerates particles toward the semiconductor wafer 6 side.
したがって、このクリーニング室２は、ブラズマ発生領
域１０と加速領域１１とが互いに分離され、また加速領
域１１におけるラジカル、イオンないし中性粒子の加速
エネルギーがプラズマ発生領域１０におけるプラズマの
発生と独立に制御可能とされている。Therefore, in this cleaning chamber 2, the plasma generation region 10 and the acceleration region 11 are separated from each other, and the acceleration energy of radicals, ions, or neutral particles in the acceleration region 11 is controlled independently of the plasma generation in the plasma generation region 10. It is considered possible.
また、第２図に示すクリーニング室２内のプラズマ発生
領域１０と半導体ウェハ６との間には、直流型＃ｔ１２
に接続されているメツシュ入りの電極１３が設けられ、
この電極１３の近傍が前記プラズマ発生領域１０に発生
されたプラズマ中のイオンを該半導体ウェハ６側に加速
させる加速領域１１とされている。Further, between the plasma generation region 10 in the cleaning chamber 2 shown in FIG. 2 and the semiconductor wafer 6, there is a DC type #t12
An electrode 13 with a mesh connected to the
The vicinity of this electrode 13 is an acceleration region 11 that accelerates ions in the plasma generated in the plasma generation region 10 toward the semiconductor wafer 6 side.
したがって、第２図に示すクリーニング室２も、プラズ
マ発生領域１０と加速領域１１とが互いに分離され、ま
た加速領域１１におけるイオンの加速エネルギーがプラ
ズマ発生領域１０におけるプラズマの発生と独立に制御
可能とされている。Therefore, in the cleaning chamber 2 shown in FIG. 2, the plasma generation region 10 and the acceleration region 11 are separated from each other, and the acceleration energy of ions in the acceleration region 11 can be controlled independently of the plasma generation in the plasma generation region 10. has been done.
更に、第３図に示すクリーニング室２は、直流電源１２
に接続されている電極１４が半導体ウェハ６の下側に設
けられて前記した第１図および第２図に示すクリーニン
グ室２と同様な機構とされている。Furthermore, the cleaning chamber 2 shown in FIG.
An electrode 14 connected to is provided below the semiconductor wafer 6, and the structure is similar to that of the cleaning chamber 2 shown in FIGS. 1 and 2 described above.
また、このクリーニング室２には、半導体ウェハ６上方
でのイオンによるチャージアップを防止するために、半
導体ウェハ６上方にフィラメント１５が設けられ、イオ
ンを粒子に変える機構とされている。Further, in this cleaning chamber 2, a filament 15 is provided above the semiconductor wafer 6 in order to prevent charge-up due to ions above the semiconductor wafer 6, and is a mechanism for converting ions into particles.
第１図に示すように、前記クリーニング室２には、前記
加熱室３が接続されていて、該クリーニング室２におい
て化学的反応性エツチングにより表面の自然酸化膜など
がクリーニングされた半導体ウェハ６が搬送手段（図示
せず）によって搬送されるようになっている。As shown in FIG. 1, the heating chamber 3 is connected to the cleaning chamber 2, and the semiconductor wafer 6 whose surface natural oxide film etc. has been cleaned by chemically reactive etching is held in the cleaning chamber 2. It is adapted to be transported by a transport means (not shown).
加熱室３は、吸引ポンプ（図示せず）などに接続されて
いる排気口３ａと、ヒータ１６とを備えていて、この加
熱室３内においてクリーニング後の半導体ウェハ６が加
熱されることにより、半導体ウェハ６表面に残留された
クリーニング時の残留ガスが加熱除去されて排気口３ａ
から外部の所定個所に排気されるようになっている。The heating chamber 3 includes an exhaust port 3a connected to a suction pump (not shown), etc., and a heater 16, and as the semiconductor wafer 6 after cleaning is heated in the heating chamber 3, Residual gas remaining on the surface of the semiconductor wafer 6 during cleaning is removed by heating and released into the exhaust port 3a.
The air is then exhausted to a predetermined location outside.
加熱室３には、スパッタ室４が接続され、スパッタ室４
は、アルゴンガスなどのガス供給口４ａと、吸引ポンプ
（図示せず）などに接続されている排気口４ｂと、高周
波電源１７に接続されているスパッタ電極１８とを備え
ている。なお、符号１９はターゲツト材を示すものであ
る。A sputtering chamber 4 is connected to the heating chamber 3.
includes a gas supply port 4a for argon gas, an exhaust port 4b connected to a suction pump (not shown), etc., and a sputter electrode 18 connected to a high frequency power source 17. Note that the reference numeral 19 indicates a target material.
そして、加熱室３において前記残留ガスが加熱除去され
た半導体ウェハ６がスパッタ室４に搬送手段（図示せず
）によって搬送されてスパッタリングにより半導体ウェ
ハ６の表面に所定の物質からなる薄膜が形成されるよう
になっている。Then, the semiconductor wafer 6 from which the residual gas has been removed by heating in the heating chamber 3 is transported to the sputtering chamber 4 by a transport means (not shown), and a thin film made of a predetermined substance is formed on the surface of the semiconductor wafer 6 by sputtering. It has become so.
その後に、薄膜が形成された半導体ウェハ６がスパッタ
室４に接続されているアンロード室５に搬送手段（図示
せず）によって搬送されて外部に取り出される構造とさ
れている。Thereafter, the semiconductor wafer 6 on which the thin film has been formed is transported to an unload chamber 5 connected to the sputtering chamber 4 by a transport means (not shown) and taken out to the outside.
次に、本実施例の作用について説明する。Next, the operation of this embodiment will be explained.
先ず、半導体ウェハ６がロード室１からクリーニング室
２に搬送されて試料台７上に載置されると、該クリーニ
ング室２が排気口２ｂからの排気によって真空状態とさ
れ、このクリーニング室２にガス供給口２ａから所定の
ガスが導入される。First, when the semiconductor wafer 6 is transferred from the load chamber 1 to the cleaning chamber 2 and placed on the sample stage 7, the cleaning chamber 2 is brought into a vacuum state by exhaust from the exhaust port 2b, and the cleaning chamber 2 is A predetermined gas is introduced from the gas supply port 2a.
そして、高周波電源８から電極９ａ、９ｂの間に高周波
電圧が印加されてガス供給口２ａから導入された所定の
ガスがプラズマ発生領域ｌＯにおいてプラズマ化され、
そのプラズマ中のイオンが排気口２ｂからの吸引による
加速領域１１によって半導体ウェハ６側に加速され近接
されることにより、半導体ウェハ６表面の自然酸化膜な
どが化学反応性エツチングによって除去されてクリーニ
ングされる。Then, a high frequency voltage is applied between the electrodes 9a and 9b from the high frequency power supply 8, and a predetermined gas introduced from the gas supply port 2a is turned into plasma in the plasma generation region IO,
Ions in the plasma are accelerated toward the semiconductor wafer 6 by the acceleration region 11 due to suction from the exhaust port 2b, and the natural oxide film on the surface of the semiconductor wafer 6 is removed and cleaned by chemically reactive etching. Ru.
また、第２図および第３図に示すクリーニング室２にお
いては、直流電源１２から電極１３にも電圧が印加され
て前記プラズマ中のイオンが加速領域１１によって該半
導体ウェハ６側に加速され近接されることにより、半導
体ウェハ６表面の自然酸化膜などが化学反応性エツチン
グによって除去されてクリーニングされる。In the cleaning chamber 2 shown in FIGS. 2 and 3, a voltage is also applied to the electrode 13 from the DC power supply 12, and the ions in the plasma are accelerated toward the semiconductor wafer 6 by the acceleration region 11 and brought close to the semiconductor wafer 6. As a result, natural oxide films and the like on the surface of the semiconductor wafer 6 are removed and cleaned by chemically reactive etching.
このように、本実施例においては、半導体ウェハ６表面
のクリーニングが化学反応性エツチングによって行われ
るので、物理的エツチングによるクリーニングのように
半導体ウェハ６表面が損傷したり、アルゴン（Ａｒ）ガ
スなどが半導体ウェハ６表面に含有されるのを確実に防
止することができる。As described above, in this embodiment, since the surface of the semiconductor wafer 6 is cleaned by chemically reactive etching, the surface of the semiconductor wafer 6 may be damaged unlike cleaning by physical etching, or the surface of the semiconductor wafer 6 may be damaged due to argon (Ar) gas or the like. Containment on the surface of the semiconductor wafer 6 can be reliably prevented.
したがって、本実施例によれば、スパッタ室４における
低温での薄膜成長において特に有効とされる。Therefore, this embodiment is particularly effective in growing thin films at low temperatures in the sputtering chamber 4.
また、本実施例のクリーニング室２においては、プラズ
マ発生領域１０と加速領域１１とが互いに分離され、ま
た加速領域１１におけるラジカル。Further, in the cleaning chamber 2 of this embodiment, the plasma generation region 10 and the acceleration region 11 are separated from each other, and the radicals in the acceleration region 11 are separated from each other.
イオンないし中性粒子の加速エネルギーがプラズマ発生
領域１０におけるプラズマの発生と独立に制御可能とさ
れているので、たとえばプラズマ発生領域１０に高密度
のプラズマを発生させ、一方、加速領域１１によるラジ
カルなどの加速エネルギーを小さくするなど、プラズマ
発生領域１０と加速領域１１とを独立に制御することに
より、半導体ウェハ６表面の損傷を更に確実に防止する
ことができる。Since the acceleration energy of ions or neutral particles can be controlled independently of plasma generation in the plasma generation region 10, for example, high-density plasma can be generated in the plasma generation region 10, while radicals etc. generated by the acceleration region 11 can be controlled. Damage to the surface of the semiconductor wafer 6 can be more reliably prevented by controlling the plasma generation region 10 and the acceleration region 11 independently, such as by reducing the acceleration energy.
次に、このようにして、表面がクリーニングされた半導
体ウェハ６は、加熱室３に搬送される。Next, the semiconductor wafer 6 whose surface has been cleaned in this manner is transported to the heating chamber 3.
そして、クリーニング後の半導体ウェハ６が加熱室３内
で加熱されるこよにより、半導体ウェハ６表面に残留さ
れたクリーニング時の残留ガスが加熱除去されて排気口
３ａから所定の外部に排気される。Then, by heating the semiconductor wafer 6 after cleaning in the heating chamber 3, the residual gas remaining on the surface of the semiconductor wafer 6 during cleaning is removed by heating and exhausted to a predetermined outside through the exhaust port 3a.
したがって、本実施例によれば、次のスパッタ室４での
薄膜形成時における残留ガスによる弊害を確実に防止す
ることができる。Therefore, according to this embodiment, it is possible to reliably prevent harmful effects caused by residual gas during the next thin film formation in the sputtering chamber 4.
次いで、半導体ウェハ６は、スパッタ室４に搬送され、
スパッタ室４におけるスパッタリングにより所定の物質
からなる薄膜が半導体ウヱハ６の表面に形成された後に
、スパッタ室４からアンロード室５に搬送されて取り出
される。Next, the semiconductor wafer 6 is transported to the sputtering chamber 4,
After a thin film made of a predetermined substance is formed on the surface of the semiconductor wafer 6 by sputtering in the sputtering chamber 4, it is transported from the sputtering chamber 4 to the unloading chamber 5 and taken out.
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。As above, the invention made by the present inventor has been specifically explained based on Examples, but it should be noted that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Not even.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、被処理物の表面に所定の物質からなる薄膜を
形成する前に、前記被処理物の表面を化学反応性エツチ
ングによってクリーニングするクリーニング機構を備え
ていることにより、被処理物の表面が化学反応性エツチ
ングによるクリーニング機構によりクリーニングされた
後に、被処理物の表面に薄膜が形成されるので、アルゴ
ン（Ａｒ）ガスなどを用いた物理的エツチングによるク
リーニング手段によってクリーニングされる薄膜形成技
術に比べ、被処理物表面の損傷やアルゴン（Ａｒ）含有
などを確実に防止することができ、その後に行われる薄
膜形成の障害を確実に防止することができる。That is, before forming a thin film made of a predetermined substance on the surface of the object to be processed, the surface of the object to be processed is equipped with a cleaning mechanism that cleans the surface of the object by chemically reactive etching. Since a thin film is formed on the surface of the object to be processed after being cleaned by a cleaning mechanism using reactive etching, compared to a thin film forming technique in which cleaning is performed by a cleaning means using physical etching using argon (Ar) gas, etc. It is possible to reliably prevent damage to the surface of the object to be processed and the inclusion of argon (Ar), and it is also possible to reliably prevent obstacles to subsequent thin film formation.
第１図は本発明の一実施例である薄膜形成装置を示す説
明図、
第２図は本発明の薄膜形成装置におけるクリーニング室
の変形例を一部拡大して示す説明図、第３図は本発明の
薄膜形成装置におけるクリーニング室の他の変形例を一
部拡大して示す説明図である。
■・・・ロード室、２・・・クリーニング室（クリーニ
ング機構）、２ａ・・・ガス供給口、２ｂ・・・排気口
、３・・・加熱室〈加熱機構）、３ａ・・・排気口、４
・・・スパッタ室、４ａ・・・ガス供給口、４ｂ・・・
排気口、５・・・アンロード室、６・・・半導体ウェハ
（被処理物）、７・・・試料台、８・・・高周波電源、
９ａ、９ｂ・・・電極、１０・・・プラズマ発生領域、
１１・・・加速領域、１２・・・直流電源、１３１４・
・・電極、１５・・・フィラメント、１６・・・ヒータ
、１７・・・高周波電源、１８・・・スパッタ電極、１
９・・・ターゲツト材。
易
図
２：クリーニング室（クリーニング機構）３：加熱室（
加熱機構）
６：半導体ウェハ（被処理物）
１０：プラズマ発生領域
１１：加速領域
図
／′FIG. 1 is an explanatory diagram showing a thin film forming apparatus that is an embodiment of the present invention, FIG. 2 is an explanatory diagram showing a modified example of the cleaning chamber in the thin film forming apparatus of the present invention, partially enlarged, and FIG. It is an explanatory view partially enlarged and showing another modification of the cleaning chamber in the thin film forming apparatus of the present invention. ■... Load chamber, 2... Cleaning chamber (cleaning mechanism), 2a... Gas supply port, 2b... Exhaust port, 3... Heating chamber (heating mechanism), 3a... Exhaust port , 4
... Sputtering chamber, 4a... Gas supply port, 4b...
Exhaust port, 5... Unload chamber, 6... Semiconductor wafer (workpiece), 7... Sample stand, 8... High frequency power supply,
9a, 9b...electrode, 10...plasma generation region,
11... Acceleration region, 12... DC power supply, 1314.
... Electrode, 15 ... Filament, 16 ... Heater, 17 ... High frequency power supply, 18 ... Sputter electrode, 1
9...Target material. Easy diagram 2: Cleaning chamber (cleaning mechanism) 3: Heating chamber (
heating mechanism) 6: Semiconductor wafer (workpiece) 10: Plasma generation region 11: Acceleration region diagram/'
Claims (1)
る前に、前記被処理物の表面を化学反応性エッチングに
よってクリーニングするクリーニング機構を備えている
ことを特徴とする薄膜形成装置。 ２、前記クリーニング機構が、プラズマが発生されるプ
ラズマ発生領域と、前記被処理物側に加速される前記プ
ラズマ中のラジカル、イオンないし中性粒子の加速エネ
ルギーを前記プラズマ発生領域によるプラズマの発生と
独立に制御可能な加速領域とを備えていることを特徴と
する請求項１記載の薄膜形成装置。 ３、前記クリーニング機構による前記被処理物のクリー
ニング後に、該クリーニング時における前記被処理物の
表面上の残留ガスを加熱除去する加熱機構を備えている
ことを特徴とする請求項１、または２記載の薄膜形成装
置。[Claims] 1. The method is characterized by comprising a cleaning mechanism for cleaning the surface of the object to be processed by chemically reactive etching before forming a thin film made of a predetermined substance on the surface of the object to be processed. Thin film forming equipment. 2. The cleaning mechanism applies acceleration energy of radicals, ions, or neutral particles in the plasma accelerated toward the plasma generation region and the object to be processed to generate plasma by the plasma generation region. 2. The thin film forming apparatus according to claim 1, further comprising an independently controllable acceleration region. 3. The method according to claim 1 or 2, further comprising a heating mechanism that heats and removes gas remaining on the surface of the object to be processed during cleaning after the object to be processed is cleaned by the cleaning mechanism. thin film forming equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29593988A JPH02143418A (en) | 1988-11-25 | 1988-11-25 | Thin-film forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29593988A JPH02143418A (en) | 1988-11-25 | 1988-11-25 | Thin-film forming apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143418A true JPH02143418A (en) | 1990-06-01 |
Family
ID=17827070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29593988A Pending JPH02143418A (en) | 1988-11-25 | 1988-11-25 | Thin-film forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143418A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188721A (en) * | 1990-11-22 | 1992-07-07 | Tokyo Electron Ltd | Vertical heat treatment apparatus |
| JPH0677134A (en) * | 1992-08-26 | 1994-03-18 | Nec Kansai Ltd | Vacuum heating method |
| JP2000065617A (en) * | 1998-08-20 | 2000-03-03 | Ricoh Co Ltd | Manufacture for microbridge sensor |
| JP2003309105A (en) * | 2002-04-15 | 2003-10-31 | Matsushita Electric Ind Co Ltd | Plasma treatment method |
| US8056256B2 (en) * | 2008-09-17 | 2011-11-15 | Slack Associates, Inc. | Method for reconditioning FCR APG-68 tactical radar units |
| JPWO2016075927A1 (en) * | 2014-11-11 | 2017-08-24 | 出光興産株式会社 | New laminate |
-
1988
- 1988-11-25 JP JP29593988A patent/JPH02143418A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188721A (en) * | 1990-11-22 | 1992-07-07 | Tokyo Electron Ltd | Vertical heat treatment apparatus |
| JPH0677134A (en) * | 1992-08-26 | 1994-03-18 | Nec Kansai Ltd | Vacuum heating method |
| JP2000065617A (en) * | 1998-08-20 | 2000-03-03 | Ricoh Co Ltd | Manufacture for microbridge sensor |
| JP2003309105A (en) * | 2002-04-15 | 2003-10-31 | Matsushita Electric Ind Co Ltd | Plasma treatment method |
| US8056256B2 (en) * | 2008-09-17 | 2011-11-15 | Slack Associates, Inc. | Method for reconditioning FCR APG-68 tactical radar units |
| JPWO2016075927A1 (en) * | 2014-11-11 | 2017-08-24 | 出光興産株式会社 | New laminate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3391410B2 (en) | How to remove resist mask | |
| US5423918A (en) | Method for reducing particulate contamination during plasma processing of semiconductor devices | |
| JP2020532129A (en) | Surface preparation method and equipment before epitaxial deposition | |
| JPWO2002065532A1 (en) | Method for treating object to be treated and apparatus for treating the same | |
| JP3122228B2 (en) | Process equipment | |
| JP4656364B2 (en) | Plasma processing method | |
| JPH02143418A (en) | Thin-film forming apparatus | |
| JP2869384B2 (en) | Plasma processing method | |
| JPH01207930A (en) | Surface modification | |
| JP3592878B2 (en) | Plasma cleaning method | |
| JPH08195382A (en) | Semiconductor manufacturing device | |
| JPH0239523A (en) | Method of forming film on semiconductor substrate | |
| JPH09186088A (en) | Method and apparatus for manufacturing semiconductor | |
| JP2928555B2 (en) | Plasma processing equipment | |
| JP2544129B2 (en) | Plasma processing device | |
| JPH05259153A (en) | Method and apparatus for manufacture of silicon oxide film | |
| JPS6179230A (en) | Method for processing semiconductor substrate | |
| JPH0212914A (en) | Etching device | |
| JP2972763B1 (en) | How to hold plasma treated sample | |
| JPH09223688A (en) | Organic matter removal apparatus | |
| JPS61227184A (en) | Plasma etching device | |
| JPH0529266A (en) | Electronic beam exciting dry etching method and device | |
| JPH049473A (en) | Base plate treatment apparatus | |
| JP3134942B2 (en) | Wafer stage pretreatment method | |
| JPH1056005A (en) | Sample post-treatment method |