JPH09186088A - Method and apparatus for manufacturing semiconductor - Google Patents

Method and apparatus for manufacturing semiconductor

Info

Publication number
JPH09186088A
JPH09186088A JP90196A JP90196A JPH09186088A JP H09186088 A JPH09186088 A JP H09186088A JP 90196 A JP90196 A JP 90196A JP 90196 A JP90196 A JP 90196A JP H09186088 A JPH09186088 A JP H09186088A
Authority
JP
Japan
Prior art keywords
processed
semiconductor wafer
plasma
semiconductor
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP90196A
Other languages
Japanese (ja)
Inventor
Makoto Tatsuzawa
信 竜沢
Katsuhiro Mitsui
勝広 三井
Yoshio Miyama
吉生 深山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP90196A priority Critical patent/JPH09186088A/en
Publication of JPH09186088A publication Critical patent/JPH09186088A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the damage to a circuit formed of material to be treated by applying a positive voltage to a conductive material installed without contacting the material to be treated near the material to be treated in the case of treating the material by using a plasma. SOLUTION: When a film is formed on the surface 1b of a semiconductor wafer 1 by a sputtering unit, treating gas is supplied into the interior 2a of a chamber 2, the chamber 2 is evacuated by a vacuum pump 4 to a vacuum atmosphere. Then, a semiconductor wafer 1 is mounted on a holder 7, then a negative voltage is applied to a counter electrode 8 by a power source 13, and a plasma is generated between the wafer 1 and the electrode 8. At the time of sputtering, a positive voltage is applied to a shielding member 10b a power source 11 simultaneously upon applying of the negative voltage to the electrode 8, and a film is formed, and then the applications of both the voltages are stopped. Thus, electrons 17 emitted from the plasma 3 are trapped to the member 10 to prevent the damage of the circuit with the electrons.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
おいて、真空処理容器内でプラズマを用いて被処理物に
スパッタリングなどの処理を行う製造技術に関し、特
に、被処理物の表面における帯電を防止する半導体製造
方法および装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique in which plasma is used in a vacuum processing container to perform processing such as sputtering on an object to be processed, and in particular, electrostatic charge on the surface of the object is prevented. Semiconductor manufacturing method and device.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
The present invention was studied by the present inventors upon completion, and its outline is as follows.

【0003】石英などによって形成された真空処理容器
内で、被処理物である半導体ウェハに処理を行う半導体
製造装置の一例として、スパッタリング装置と呼ばれる
ものがある。
As an example of a semiconductor manufacturing apparatus for processing a semiconductor wafer, which is an object to be processed, in a vacuum processing container formed of quartz or the like, there is one called a sputtering apparatus.

【0004】これは、真空処理容器内に不活性なアルゴ
ンなどの処理ガスを供給しながら真空排気を行うことに
より、真空雰囲気を形成し、さらに、真空処理容器内に
プラズマを発生させ、半導体ウェハ上にターゲット材を
スパッタ(はじき飛ばす)して成膜処理を行うものであ
る。
This is because a vacuum atmosphere is formed by performing vacuum evacuation while supplying an inert processing gas such as argon into the vacuum processing container, and further plasma is generated in the vacuum processing container to generate a semiconductor wafer. The target material is sputtered (repelled) on the top to perform the film forming process.

【0005】ここで、半導体ウェハを試料台に支持する
際の支持方法としては、主に、クランプ方法と静電チャ
ック方法などの非接触方法(半導体ウェハの表面に他の
部材が接触していない方法)とが知られている。
Here, the supporting method for supporting the semiconductor wafer on the sample table is mainly a non-contact method such as a clamping method and an electrostatic chuck method (other members are not in contact with the surface of the semiconductor wafer). Method) is known.

【0006】まず、クランプ方法は、半導体ウェハの表
面にクランプ部材を接触させ、半導体ウェハをクランプ
部材により押さえて支持するものであり、その際、前記
クランプ部材はアースに接続されている。
First, in the clamping method, a clamp member is brought into contact with the surface of a semiconductor wafer and the semiconductor wafer is pressed and supported by the clamp member. At that time, the clamp member is grounded.

【0007】また、静電チャック方法は、半導体ウェハ
をクーロン力によって吸着支持するものである。
In the electrostatic chuck method, a semiconductor wafer is attracted and supported by Coulomb force.

【0008】なお、スパッタリング装置については、例
えば、株式会社工業調査会、1991年11月22日発
行、「電子材料1992年別冊、超LSI製造・試験装
置ガイドブック」、24〜28頁に記載されている。
The sputtering apparatus is described, for example, in pages 24-28 of the Industrial Research Institute Co., Ltd., issued November 22, 1991, "Electronic Materials 1992 Separate Volume, VLSI Manufacturing and Testing Equipment Guidebook". ing.

【0009】[0009]

【発明が解決しようとする課題】ところが、前記した技
術におけるスパッタリング装置では、半導体ウェハの支
持方法をクランプ方法とした場合、前記クランプ部材が
半導体ウェハに接触するため、その接触部から異物が発
生し、半導体ウェハの歩留りを低下させることが問題と
される。
However, in the sputtering apparatus of the above-mentioned technique, when the method of supporting the semiconductor wafer is the clamping method, the clamping member comes into contact with the semiconductor wafer, so that foreign matter is generated from the contact portion. The problem is that the yield of semiconductor wafers is reduced.

【0010】また、半導体ウェハの支持方法を非接触方
法とした場合、処理中に、半導体ウェハの表面には電子
が帯電する。
Further, when the method of supporting the semiconductor wafer is a non-contact method, electrons are charged on the surface of the semiconductor wafer during processing.

【0011】これは、スパッタリング処理時、プラズマ
中から放出される電子が半導体ウェハに突入し、半導体
ウェハの表面が−10〜20V程度に帯電(チャージア
ップともいう)するものである。
This is because during the sputtering process, the electrons emitted from the plasma rush into the semiconductor wafer and the surface of the semiconductor wafer is charged (also referred to as charge-up) to about -10 to 20V.

【0012】これにより、半導体ウェハに形成された回
路のゲート電極などに電子が到達し、かつ、そこで電子
が溜まることによって、ゲート電極の破壊、すなわち、
回路の破壊を引き起こすことが問題とされる。
As a result, electrons reach the gate electrode of the circuit formed on the semiconductor wafer and the electrons accumulate there, so that the gate electrode is destroyed, that is,
It is a problem to cause the destruction of the circuit.

【0013】本発明の目的は、被処理物の表面における
帯電を防止することにより、被処理物に形成された回路
の破壊を防止する半導体製造方法および装置を提供する
ことにある。
An object of the present invention is to provide a semiconductor manufacturing method and apparatus for preventing the destruction of the circuit formed on the object to be processed by preventing the surface of the object to be charged from being charged.

【0014】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0015】[0015]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0016】すなわち、本発明の半導体製造方法は、プ
ラズマを用いて被処理物を処理するものであり、前記被
処理物の処理を行う真空処理容器内に処理ガスを供給
し、前記真空処理容器の内部を排気して真空雰囲気を形
成し、前記真空処理容器の内部に前記プラズマを発生さ
せ、前記プラズマを用いて前記被処理物に処理を行う際
に、前記被処理物の近傍に前記被処理物と非接触で設置
された導電性部材に正電圧を印加して前記被処理物を処
理するものである。
That is, in the semiconductor manufacturing method of the present invention, an object to be processed is processed using plasma, and a processing gas is supplied into a vacuum processing container for processing the object to be processed, and the vacuum processing container is processed. The inside of the chamber is evacuated to form a vacuum atmosphere, the plasma is generated inside the vacuum processing container, and when the object to be processed is processed using the plasma, the object to be processed is near the object to be processed. The object to be processed is processed by applying a positive voltage to a conductive member that is placed in contact with the object to be processed.

【0017】また、本発明の半導体製造装置は、プラズ
マを用いて被処理物に成膜などの処理を行うものであ
り、外部と遮断されかつ内部に真空雰囲気を形成可能な
真空処理容器と、前記真空処理容器の内部の排気を行う
真空排気手段と、前記真空処理容器の内部に処理ガスを
供給するガス供給手段と、前記被処理物を支持する試料
台と、前記プラズマを発生させるプラズマ発生手段と、
前記被処理物の近傍に前記被処理物と非接触で設けられ
た導電性部材と、前記導電性部材に正電圧を印加する電
圧印加手段とを有し、前記被処理物に前記処理を行う際
に、前記導電性部材に正電圧を印加して処理を行うもの
である。
Further, the semiconductor manufacturing apparatus of the present invention performs processing such as film formation on an object to be processed using plasma, and a vacuum processing container capable of being shielded from the outside and forming a vacuum atmosphere inside. Vacuum evacuation means for evacuating the inside of the vacuum processing container, gas supply means for supplying a processing gas into the vacuum processing container, a sample stage for supporting the object to be processed, and plasma generation for generating the plasma Means and
The object to be processed is provided with a conductive member provided in the vicinity of the object to be processed in a non-contact manner with the object to be processed, and a voltage applying unit for applying a positive voltage to the conductive member. At that time, a positive voltage is applied to the conductive member to perform the treatment.

【0018】これにより、プラズマ中から放出される電
子を導電性部材に留める(トラップさせる)ことができ
るため、被処理物の表面における帯電を防止でき、電子
が被処理物に突入することを防止できる。
As a result, the electrons emitted from the plasma can be retained (trapped) in the conductive member, so that the surface of the object to be processed can be prevented from being charged and the electrons can be prevented from entering the object to be processed. it can.

【0019】その結果、被処理物に形成された回路が電
子によって破壊されることを防止できる。
As a result, the circuit formed on the object to be processed can be prevented from being destroyed by the electrons.

【0020】さらに、本発明の半導体製造装置は、前記
導電性部材が前記被処理物の外周部を囲むリング状の部
材である。
Further, in the semiconductor manufacturing apparatus of the present invention, the conductive member is a ring-shaped member surrounding the outer peripheral portion of the object to be processed.

【0021】また、本発明の半導体製造装置は、前記プ
ラズマ発生手段が前記試料台と対向して設置された対向
電極であり、前記対向電極に設けられたターゲット材を
被処理物である半導体ウェハにスパッタして前記半導体
ウェハに成膜処理を行うものである。
Further, in the semiconductor manufacturing apparatus of the present invention, the plasma generating means is a counter electrode installed to face the sample stage, and the target material provided on the counter electrode is a semiconductor wafer to be processed. The semiconductor wafer is subjected to film formation by sputtering.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0023】図1は本発明の半導体製造装置であるスパ
ッタリング装置の構造の実施の形態の一例を示す構成概
念図、図2は本発明の半導体製造装置(スパッタリング
装置)に設置された導電性部材の構造の実施の形態の一
例を示す図であり、(a)はその平面図、(b)はその
断面図、図3は本発明の半導体製造装置(スパッタリン
グ装置)を用いたプロセス形成におけるウェハ処理の実
施の形態の一例を示す部分断面図、図4は本発明の半導
体製造装置(スパッタリング装置)を用いたプロセス形
成におけるウェハ処理の実施の形態の一例を示す部分断
面図、図5は本発明の半導体製造装置(スパッタリング
装置)を用いたプロセス形成におけるウェハ処理の実施
の形態の一例を示す部分断面図である。
FIG. 1 is a conceptual diagram showing an example of an embodiment of a structure of a sputtering apparatus which is a semiconductor manufacturing apparatus of the present invention, and FIG. 2 is a conductive member installed in the semiconductor manufacturing apparatus (sputtering apparatus) of the present invention. FIG. 4A is a plan view, FIG. 3B is a cross-sectional view thereof, and FIG. 3 is a wafer in process formation using the semiconductor manufacturing apparatus (sputtering apparatus) of the present invention. FIG. 4 is a partial sectional view showing an example of an embodiment of the processing, FIG. 4 is a partial sectional view showing an example of an embodiment of the wafer processing in the process formation using the semiconductor manufacturing apparatus (sputtering apparatus) of the present invention, and FIG. It is a fragmentary sectional view showing an example of an embodiment of wafer processing in process formation using a semiconductor manufacturing device (sputtering device) of the invention.

【0024】本実施の形態による半導体製造装置は、被
処理物でありかつシリコンなどによって形成された半導
体ウェハ1を真空処理容器であるチャンバ2の内部2a
で処理するものであり、その一例として内部2aにプラ
ズマ3を発生させ、プラズマ3を用いて半導体ウェハ1
に成膜処理(スパッタリング処理)を行うスパッタリン
グ装置を説明する。
In the semiconductor manufacturing apparatus according to this embodiment, the inside 2a of a chamber 2 which is a vacuum processing container for a semiconductor wafer 1 which is an object to be processed and which is formed of silicon or the like.
The semiconductor wafer 1 is processed by using the plasma 3 generated in the inside 2a.
A sputtering apparatus for performing the film forming process (sputtering process) will be described below.

【0025】前記スパッタリング装置の構成は、外部1
5と遮断されかつ内部2aに真空雰囲気を形成可能なチ
ャンバ(真空処理容器)2と、チャンバ2の内部2aの
排気を行う真空排気手段である真空ポンプ4と、チャン
バ2の内部2aにアルゴンガスなどの処理ガス(プロセ
スガスともいう)5を供給するガス供給手段6と、半導
体ウェハ1を支持する試料台であるホルダ7と、プラズ
マ3を発生させるプラズマ発生手段でありかつホルダ7
と対向して設置された対向電極(カソードともいう)8
と、半導体ウェハ1の近傍9に半導体ウェハ1と非接触
で設けられた導電性部材である第1シールド部材10
と、第1シールド部材10に正電圧を印加する電圧印加
手段である第1電源11とからなり、半導体ウェハ1に
成膜処理を行う際に、第1電源11によって第1シール
ド部材10に正電圧を印加して半導体ウェハ1に成膜処
理を行うものである。
The structure of the sputtering apparatus is as follows:
A chamber (vacuum processing container) 2 that is isolated from the chamber 5 and can form a vacuum atmosphere in the interior 2a, a vacuum pump 4 that is a vacuum exhaust unit that exhausts the interior 2a of the chamber 2, and an argon gas in the interior 2a of the chamber 2. A gas supply means 6 for supplying a processing gas (also referred to as a process gas) 5, a holder 7 that is a sample stage that supports the semiconductor wafer 1, a plasma generation means that generates plasma 3, and a holder 7
A counter electrode (also referred to as a cathode) 8 that is installed to face
And a first shield member 10 which is a conductive member provided in the vicinity 9 of the semiconductor wafer 1 without contacting the semiconductor wafer 1.
And a first power supply 11 which is a voltage applying means for applying a positive voltage to the first shield member 10, and when the semiconductor wafer 1 is subjected to a film forming process, the first power supply 11 applies a positive voltage to the first shield member 10. A film is formed on the semiconductor wafer 1 by applying a voltage.

【0026】なお、本実施の形態によるスパッタリング
装置においては、アノードでもあるホルダ7が陽極であ
り、ホルダ7はアースであるグランド(接地)12に電
気的に接続されている。
In the sputtering apparatus according to this embodiment, the holder 7 which is also an anode is an anode, and the holder 7 is electrically connected to a ground (ground) 12 which is a ground.

【0027】また、対向電極8は陰極であり、かつ、対
向電極8には、タングステンなどのターゲット材8aが
設けられている。さらに、対向電極8には、成膜処理時
に−400V程度の直流電圧を印加する第2電源13が
電気的に接続され、かつ、第2電源13はグランド12
に電気的に接続されている。
Further, the counter electrode 8 is a cathode, and the counter electrode 8 is provided with a target material 8a such as tungsten. Further, the counter electrode 8 is electrically connected to a second power supply 13 that applies a DC voltage of about −400 V during the film formation process, and the second power supply 13 is a ground 12.
Is electrically connected to

【0028】これにより、成膜処理時には、ターゲット
材8aを半導体ウェハ1にスパッタ(はじき飛ばす)し
て半導体ウェハ1に成膜を行う。
Thus, during the film forming process, the target material 8a is sputtered (repelled) on the semiconductor wafer 1 to form a film on the semiconductor wafer 1.

【0029】また、本実施の形態によるホルダ7は、半
導体ウェハ1の裏面1cを支持するものであるが、ここ
での半導体ウェハ1の支持方法は、真空排気による支持
(弱い吸着)だけであり、クランプ部材などのように、
半導体ウェハ1の表面1bに対して接触する部材は設置
されていない。
Further, the holder 7 according to the present embodiment supports the back surface 1c of the semiconductor wafer 1, but the supporting method of the semiconductor wafer 1 here is only the support by vacuum evacuation (weak adsorption). , Clamp members, etc.
A member that comes into contact with the surface 1b of the semiconductor wafer 1 is not installed.

【0030】さらに、ホルダ7には、成膜処理時に半導
体ウェハ1を裏面1cから加熱するセラミックヒータ1
4などの加熱手段が設置されており、成膜処理時の半導
体ウェハ1は、セラミックヒータ14によって200℃
前後まで加熱される。
Further, the holder 7 has a ceramic heater 1 for heating the semiconductor wafer 1 from the back surface 1c during the film forming process.
4 and other heating means are installed, and the semiconductor wafer 1 at the time of the film forming process is heated to 200 ° C. by the ceramic heater 14.
It is heated up and down.

【0031】また、チャンバ2は石英などによって形成
され、その内壁2bには、第2シールド部材16が取り
付けられている。この第2シールド部材16は、スパッ
タされたターゲット材8aが飛び散って内壁2bに付着
するのを防ぐものであり、さらに、アノードとして電気
的にグランド12に接続されているため、プラズマ3中
から放出された電子17を加速させ、かつ引き付けてグ
ランド12に逃がす機能も有している。
The chamber 2 is made of quartz or the like, and the second shield member 16 is attached to the inner wall 2b thereof. The second shield member 16 prevents the sputtered target material 8a from scattering and adhering to the inner wall 2b. Further, since the second shield member 16 is electrically connected to the ground 12 as an anode, it is emitted from the plasma 3. It also has a function of accelerating the attracted electrons 17 and attracting them to the ground 12.

【0032】なお、第2シールド部材16は、例えば、
ステンレス鋼やチタンなどの導電性の材料によって形成
され、その形状は、チャンバ2の内壁2bを覆って保護
するものであれば、内壁2bにほぼ沿った一体形のもの
であっても、また、複数個に分割されたものであっても
どちらでもよく、これらの第2シールド部材16はチャ
ンバ2の内壁2bに取り付けられている。
The second shield member 16 is, for example,
It is formed of a conductive material such as stainless steel or titanium, and its shape may be an integral type substantially along the inner wall 2b as long as it covers and protects the inner wall 2b of the chamber 2. The second shield member 16 may be divided into a plurality of pieces, and these second shield members 16 are attached to the inner wall 2b of the chamber 2.

【0033】また、本実施の形態による第1シールド部
材10(導電性部材)は、第2シールド部材16と同様
に、ステンレス鋼やチタンなどの導電性の材料によって
形成されたアノードでもあり、さらに、半導体ウェハ1
の近傍9に半導体ウェハ1に対して非接触の状態で設置
され、かつ、チャンバ2の内壁2bに取り付けられてい
る。
Further, the first shield member 10 (conductive member) according to the present embodiment is also an anode formed of a conductive material such as stainless steel or titanium, like the second shield member 16, and , Semiconductor wafer 1
Is installed in the vicinity 9 of the semiconductor wafer 1 in a non-contact state, and is attached to the inner wall 2b of the chamber 2.

【0034】ここで、第1シールド部材10は、半導体
ウェハ1の近傍9に設置されているため、高温になるこ
とがある。したがって、耐熱性を有したチタンによって
形成されることが好ましい。
Here, since the first shield member 10 is installed in the vicinity 9 of the semiconductor wafer 1, it may become hot. Therefore, it is preferably formed of titanium having heat resistance.

【0035】なお、図2に示すように、本実施の形態に
よる第1シールド部材10は、図1に示した半導体ウェ
ハ1の外周部1aを囲む一体形のリング状を成す部材で
あり、第1シールド部材10の内周部10aが半導体ウ
ェハ1の外周部1aと1cm程度の距離を保てる程度の
大きさに形成されている。
As shown in FIG. 2, the first shield member 10 according to the present embodiment is an integral ring-shaped member surrounding the outer peripheral portion 1a of the semiconductor wafer 1 shown in FIG. The inner peripheral portion 10a of the one shield member 10 is formed to have a size capable of maintaining a distance of about 1 cm from the outer peripheral portion 1a of the semiconductor wafer 1.

【0036】ただし、第1シールド部材10は、半導体
ウェハ1の近傍9に半導体ウェハ1と非接触で設置さ
れ、かつ、半導体ウェハ1の外周部1aを囲む部材であ
れば、必ずしも一体形である必要はなく、小形の第1シ
ールド部材10を複数個用いて半導体ウェハ1の外周部
1aを囲むように設置されていてもよい。
However, if the first shield member 10 is a member that is installed in the vicinity 9 of the semiconductor wafer 1 in a non-contact manner with the semiconductor wafer 1 and surrounds the outer peripheral portion 1a of the semiconductor wafer 1, it is not necessarily integral. It is not necessary to use a plurality of small first shield members 10 and the first shield member 10 may be installed so as to surround the outer peripheral portion 1a of the semiconductor wafer 1.

【0037】また、第1シールド部材10も第2シール
ド部材16と同様に、スパッタされたターゲット材8a
が飛び散って内壁2bに付着するのを防ぐ機能を有して
おり、さらに、アノードでもあるため、プラズマ3中か
ら放出された電子17を加速させるものである。
The first shield member 10 is also the same as the second shield member 16, and the sputtered target material 8a.
Has a function of preventing the particles from scattering and adhering to the inner wall 2b. Further, since it is also an anode, it accelerates the electrons 17 emitted from the plasma 3.

【0038】また、本実施の形態にる第1シールド部材
10には、第1シールド部材10に正電圧を印加する第
1電源11が接続されている。
A first power supply 11 for applying a positive voltage to the first shield member 10 is connected to the first shield member 10 according to this embodiment.

【0039】したがって、半導体ウェハ1に成膜処理を
行う際に、第1電源11によって第1シールド部材10
に正電圧を印加することにより、第1シールド部材10
に+の電荷を帯びさせることができる。
Therefore, when the film forming process is performed on the semiconductor wafer 1, the first power supply 11 causes the first shield member 10 to operate.
By applying a positive voltage to the first shield member 10
Can be charged with a + charge.

【0040】なお、第1電源11は、グランド12に接
続されている。
The first power source 11 is connected to the ground 12.

【0041】また、チャンバ2には、内部2aの真空雰
囲気を保った状態で、半導体ウェハ1の搬入出が行える
ゲートバルブ18が設置されている。
Further, the chamber 2 is provided with a gate valve 18 capable of loading and unloading the semiconductor wafer 1 while maintaining a vacuum atmosphere in the interior 2a.

【0042】次に、本実施の形態の半導体製造方法、す
なわち、成膜処理方法について説明する。
Next, a semiconductor manufacturing method of this embodiment, that is, a film forming method will be described.

【0043】ここで、本実施の形態では、成膜処理の一
例として半導体ウェハ1の表面1bに、図3〜図5に示
すMOS(Metal Oxide Semiconductor)回路を形成する
場合を取り上げて説明する。
Here, in the present embodiment, as an example of the film forming process, a case of forming a MOS (Metal Oxide Semiconductor) circuit shown in FIGS. 3 to 5 on the surface 1b of the semiconductor wafer 1 will be described.

【0044】まず、図3に示すように、ベース基板19
上にSiO2 などの第1酸化膜20を成長させ、さら
に、その上部にゲート電極21を形成する多結晶シリコ
ン膜22を堆積する。
First, as shown in FIG. 3, the base substrate 19
A first oxide film 20 such as SiO 2 is grown on the polycrystalline silicon film 22, and a polycrystalline silicon film 22 forming a gate electrode 21 is further deposited on the first oxide film 20.

【0045】その後、図4に示すように、多結晶シリコ
ン膜22の上部に、パターニングされたSiO2 などの
第2酸化膜23をCVD(Chemical Vapor Deposition)
法などによって形成する。
Thereafter, as shown in FIG. 4, a patterned second oxide film 23 such as SiO 2 is formed on the polycrystalline silicon film 22 by CVD (Chemical Vapor Deposition).
It is formed by a method or the like.

【0046】さらに、エッチング処理によって第2酸化
膜23にコンタクトホールである配線用孔24を形成す
る。
Further, a wiring hole 24, which is a contact hole, is formed in the second oxide film 23 by etching.

【0047】続いて、図5に示すように、配線用孔24
を含む第2酸化膜23の上部に配線となるタングステン
膜25をスパッタリング処理によってパターニング形成
する。
Subsequently, as shown in FIG. 5, wiring holes 24 are formed.
A tungsten film 25, which will be a wiring, is patterned and formed on the second oxide film 23 including the metal by sputtering.

【0048】この時、タングステン膜25の成膜処理を
本実施の形態によるスパッタリング装置を用いて行う。
At this time, the tungsten film 25 is formed by using the sputtering apparatus according to the present embodiment.

【0049】なお、前記スパッタリング装置を用いて成
膜処理を行う際に、まず、ガス供給手段6によってチャ
ンバ2の内部2aにアルゴンガスなどの処理ガス5を供
給する。
When performing a film forming process using the sputtering apparatus, first, the process gas 5 such as argon gas is supplied to the inside 2a of the chamber 2 by the gas supply means 6.

【0050】さらに、処理ガス5の供給とともに、真空
ポンプ4によってチャンバ2の内部2aを排気し、内部
2aを約10mTorrの真空雰囲気にする(真空雰囲
気を形成する)。
Further, while the processing gas 5 is being supplied, the inside 2a of the chamber 2 is evacuated by the vacuum pump 4 so that the inside 2a has a vacuum atmosphere of about 10 mTorr (a vacuum atmosphere is formed).

【0051】その後、ゲートバルブ18を介して半導体
ウェハ1を搬入し、ホルダ7上に半導体ウェハ1を搭載
する。
After that, the semiconductor wafer 1 is carried in through the gate valve 18, and the semiconductor wafer 1 is mounted on the holder 7.

【0052】この時、半導体ウェハ1は真空排気による
弱い吸着によって、その裏面1cがホルダ7に支持され
る。
At this time, the back surface 1c of the semiconductor wafer 1 is supported by the holder 7 by weak suction by vacuum evacuation.

【0053】続いて、第2電源13によって対向電極8
に約−400Vの電圧を40秒間程度印加し、半導体ウ
ェハ1の対向電極8との間にプラズマ3を発生させる
(プラズマ放電によってプラズマ3を形成する)。
Then, the counter electrode 8 is turned on by the second power source 13.
Then, a voltage of about -400 V is applied for about 40 seconds to generate plasma 3 between the counter electrode 8 of the semiconductor wafer 1 (plasma 3 is formed by plasma discharge).

【0054】これにより、対向電極8に設置されたタン
グステンなどのターゲット材8aがスパッタされ、その
結果、半導体ウェハ1の表面1b、すなわち、半導体ウ
ェハ1上に形成された第2酸化膜23上にタングステン
膜25を形成することができる。
As a result, the target material 8a such as tungsten provided on the counter electrode 8 is sputtered, and as a result, on the surface 1b of the semiconductor wafer 1, that is, on the second oxide film 23 formed on the semiconductor wafer 1. The tungsten film 25 can be formed.

【0055】なお、スパッタ時に、タングステン膜25
が電極となって帯電すると、配線用孔24付近を介して
ゲート電極21に電界がかかり、ゲート電極21の破壊
を引き起こす。本実施の形態によるスパッタリング装置
では、これを防止するため、第2電源13によって対向
電極8に約−400Vの電圧を印加するのと同時に、第
1電源11によって第1シールド部材10に正電圧を印
加する。
During the sputtering, the tungsten film 25
When becomes an electrode and is charged, an electric field is applied to the gate electrode 21 through the vicinity of the wiring hole 24, and the gate electrode 21 is destroyed. In the sputtering apparatus according to the present embodiment, in order to prevent this, a voltage of about −400 V is applied to the counter electrode 8 by the second power supply 13, and at the same time, a positive voltage is applied to the first shield member 10 by the first power supply 11. Apply.

【0056】これにより、半導体ウェハ1の成膜処理
中、第1シールド部材10に+の電荷を帯びさせること
ができる。
As a result, during the film forming process of the semiconductor wafer 1, the first shield member 10 can be charged with a positive charge.

【0057】その結果、プラズマ3中から放出される電
子17を第1シールド部材10に留める(トラップさせ
る)ことができる。
As a result, the electrons 17 emitted from the plasma 3 can be retained (trapped) in the first shield member 10.

【0058】成膜終了後、対向電極8と第1シールド部
材10に対する電圧の印加を止める。
After the film formation, the voltage application to the counter electrode 8 and the first shield member 10 is stopped.

【0059】ここで、チャンバ2の内部2aへの処理ガ
ス5の供給と真空排気は、そのまま継続して行い、内部
2aの真空雰囲気を保った状態で、成膜を終了した半導
体ウェハ1をゲートバルブ18を介して搬出し、再び次
の半導体ウェハ1を搬入して成膜処理を行う。
Here, the supply of the processing gas 5 to the inside 2a of the chamber 2 and the evacuation are continuously performed as it is, and the semiconductor wafer 1 on which the film formation is completed is gated while the vacuum atmosphere of the inside 2a is maintained. The semiconductor wafer 1 is carried out through the valve 18, and the next semiconductor wafer 1 is carried in again to perform a film forming process.

【0060】本実施の形態の半導体製造方法および装置
によれば、以下のような作用効果が得られる。
According to the semiconductor manufacturing method and apparatus of this embodiment, the following operational effects can be obtained.

【0061】すなわち、半導体ウェハ1の近傍9に半導
体ウェハ1と非接触で設けられた第1シールド部材10
と、第1シールド部材10に正電圧を印加する第1電源
11とを有することによって、半導体ウェハ1に処理を
行う際に、第1シールド部材10に正電圧を印加して処
理を行うことができる。
That is, the first shield member 10 provided in the vicinity 9 of the semiconductor wafer 1 without contacting the semiconductor wafer 1.
And the first power supply 11 for applying a positive voltage to the first shield member 10, it is possible to apply a positive voltage to the first shield member 10 to perform processing when processing the semiconductor wafer 1. it can.

【0062】これにより、プラズマ3中から放出される
電子17を第1シールド部材10に留める(トラップさ
せる)ことができるため、半導体ウェハ1の表面1bに
おける帯電(チャージアップ)を防止でき、電子17が
半導体ウェハ1に突入することを防止できる。
As a result, the electrons 17 emitted from the plasma 3 can be retained (trapped) in the first shield member 10, so that the surface 1b of the semiconductor wafer 1 can be prevented from being charged (charge up), and the electrons 17 can be prevented. Can be prevented from rushing into the semiconductor wafer 1.

【0063】その結果、半導体ウェハ1に形成された回
路が電子17によって破壊されることを防止できるた
め、半導体ウェハ1の歩留りを向上させることができ
る。
As a result, the circuits formed on the semiconductor wafer 1 can be prevented from being destroyed by the electrons 17, so that the yield of the semiconductor wafer 1 can be improved.

【0064】なお、半導体ウェハ1への処理が成膜を行
うスパッタリング処理であることにより、半導体ウェハ
1の表面1bのスパッタリング処理中における帯電を防
止することができ、半導体ウェハ1への電子17の突入
を防止することができる。
Since the processing on the semiconductor wafer 1 is the sputtering processing for forming a film, the surface 1b of the semiconductor wafer 1 can be prevented from being charged during the sputtering processing, and the electrons 17 on the semiconductor wafer 1 can be prevented. Inrush can be prevented.

【0065】その結果、半導体ウェハ1に形成されたM
OS回路などにおけるゲート電極21の破壊を防止する
ことができ、半導体ウェハ1の歩留りを向上させること
ができる。
As a result, M formed on the semiconductor wafer 1
The destruction of the gate electrode 21 in the OS circuit or the like can be prevented, and the yield of the semiconductor wafer 1 can be improved.

【0066】さらに、スパッタリング処理の際に、第1
シールド部材10が半導体ウェハ1の外周部1aを囲む
リング状の部材であることにより、飛散したターゲット
材8aを第1シールド部材10に付着させることがで
き、ターゲット材8aがチャンバ2の内壁2bなどに付
着することを防止できる。
Further, during the sputtering process, the first
Since the shield member 10 is a ring-shaped member that surrounds the outer peripheral portion 1a of the semiconductor wafer 1, the scattered target material 8a can be attached to the first shield member 10, and the target material 8a becomes the inner wall 2b of the chamber 2 or the like. Can be prevented from adhering to.

【0067】これによって、チャンバ2の内部2aでタ
ーゲット材8aが内壁2bに付着した後、剥がれて異物
となることを低減でき、その結果、前記異物が半導体ウ
ェハ1に再付着することを防止できるため、半導体ウェ
ハ1の歩留りを向上させることができる。
As a result, it is possible to reduce the possibility that the target material 8a adheres to the inner wall 2b of the interior 2a of the chamber 2 and then peels off to become a foreign matter, and as a result, the foreign matter is prevented from reattaching to the semiconductor wafer 1. Therefore, the yield of the semiconductor wafer 1 can be improved.

【0068】また、第1シールド部材10は半導体ウェ
ハ1と非接触で設けられているため、半導体ウェハ1の
表面1bには他の部材が接触していないことにより、半
導体ウェハ1との接触による異物の発生を防止すること
ができる。
Further, since the first shield member 10 is provided in non-contact with the semiconductor wafer 1, no other member is in contact with the surface 1b of the semiconductor wafer 1, which causes contact with the semiconductor wafer 1. It is possible to prevent the generation of foreign matter.

【0069】その結果、半導体ウェハ1の歩留りを向上
させることができる。
As a result, the yield of semiconductor wafer 1 can be improved.

【0070】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the present inventor has been specifically described based on the embodiments of the invention, the invention is not limited to the embodiments of the invention, and does not depart from the gist of the invention. It goes without saying that various changes can be made with.

【0071】例えば、前記実施の形態による半導体製造
装置(スパッタリング装置)では、導電性部材が被処理
物の近傍に被処理物に対して非接触の状態で設置され、
かつ、導電性部材が被処理物の外周部を囲むものであっ
たが、前記導電性部材は、前記被処理物の近傍に非接触
で設置されていれば、必ずしも前記被処理物を囲むもの
でなくてもよく、図6に示す他の実施の形態のスパッタ
リング装置のように、導電性部材である第1シールド部
材10が、被処理物である半導体ウェハ1の表面1bと
対向して設けられた板状の部材であり、メッシュ状の導
電性部材、すなわち前記板状の第1シールド部材10に
複数個の貫通小孔26が設けられていてもよい。
For example, in the semiconductor manufacturing apparatus (sputtering apparatus) according to the above embodiment, the conductive member is installed in the vicinity of the object to be processed in a non-contact state with the object to be processed,
Further, the conductive member surrounds the outer peripheral portion of the object to be processed, but the conductive member always surrounds the object to be processed if it is installed in the vicinity of the object to be processed in a non-contact manner. The first shield member 10, which is a conductive member, may be provided so as to face the surface 1b of the semiconductor wafer 1, which is the object to be processed, as in the sputtering apparatus according to another embodiment shown in FIG. A plurality of through small holes 26 may be provided in the mesh-shaped conductive member, that is, the plate-shaped first shield member 10, which is a plate-shaped member.

【0072】つまり、複数個の貫通小孔26を有した前
記板状の第1シールド部材10は、半導体ウェハ1と対
向電極8との間に設けられ、かつ、スパッタリング時
に、ターゲット材8aが貫通小孔26を通り抜け、半導
体ウェハ1上に付着し、成膜が行われる。なお、前記板
状の第1シールド部材10は、例えば、厚さ1cm程度
のものである。
That is, the plate-shaped first shield member 10 having a plurality of through small holes 26 is provided between the semiconductor wafer 1 and the counter electrode 8 and the target material 8a penetrates during sputtering. A film is formed by passing through the small holes 26 and adhering to the semiconductor wafer 1. The plate-shaped first shield member 10 has a thickness of, for example, about 1 cm.

【0073】この場合も、前記実施の形態によるスパッ
タリング装置と同様に、前記板状の第1シールド部材1
0がチャンバ2の内壁2bなどに取り付けられ、さら
に、第1シールド部材10に電圧印加手段である第1電
源11が接続されていることにより、成膜処理時に、第
1電源11によって第1シールド部材10に正電圧を印
加することが可能である。
In this case as well, similar to the sputtering apparatus according to the above-mentioned embodiment, the plate-shaped first shield member 1 is used.
0 is attached to the inner wall 2b of the chamber 2 and the like, and the first power source 11 as a voltage applying means is connected to the first shield member 10, so that the first power source 11 shields the first shield during film formation processing. It is possible to apply a positive voltage to the member 10.

【0074】これにより、プラズマ3中から放出される
電子17を第1シールド部材10に留める(トラップさ
せる)ことができ、その結果、半導体ウェハ1の表面1
bにおけるチャージアップを防止できるため、電子17
が半導体ウェハ1に突入することを防止できる。
As a result, the electrons 17 emitted from the plasma 3 can be retained (trapped) in the first shield member 10, and as a result, the surface 1 of the semiconductor wafer 1 can be obtained.
Since the charge-up in b can be prevented,
Can be prevented from rushing into the semiconductor wafer 1.

【0075】また、前記実施の形態によるスパッタリン
グ装置に設けられた導電性部材は、被処理物の外周部を
囲む一体形のリング状を成す部材であったが、前記導電
性部材は、被処理物の近傍に被処理物と非接触で設置さ
れていれば、必ずしも一体形である必要はなく、図7に
示す他の実施の形態の導電性部材のように、複数個に分
割された小形の導電性部材である第1シールド部材10
が、図1に示す半導体ウェハ1の外周部1aを囲むよう
に設置されていてもよい。
Further, the conductive member provided in the sputtering apparatus according to the above-mentioned embodiment is an integral ring-shaped member that surrounds the outer peripheral portion of the object to be processed. If it is installed in the vicinity of the object without contacting the object to be processed, it does not necessarily have to be an integral type, and like the conductive member of another embodiment shown in FIG. Shield member 10 which is a conductive member of
However, it may be installed so as to surround the outer peripheral portion 1a of the semiconductor wafer 1 shown in FIG.

【0076】この場合においても、前記実施の形態のス
パッタリング装置と同様の作用効果が得られる。
Also in this case, the same effects as those of the sputtering apparatus of the above-mentioned embodiment can be obtained.

【0077】また、前記半導体製造装置(スパッタリン
グ装置)における真空処理容器は、石英以外のセラミッ
クなどによって形成されたものであってもよい。
The vacuum processing container in the semiconductor manufacturing apparatus (sputtering apparatus) may be made of ceramic other than quartz.

【0078】さらに、前記半導体製造装置は、マグネト
ロン方式のスパッタリング装置などであってもよく、ま
た、真空処理容器内でプラズマを用いて被処理物に処理
を行う半導体製造装置であれば、スパッタリング装置以
外のプラズマエッチング装置やプラズマCVD(Chemic
al Vapor Deposition)装置などであってもよい。
Further, the semiconductor manufacturing apparatus may be a magnetron type sputtering apparatus or the like, and if it is a semiconductor manufacturing apparatus for processing an object to be processed by using plasma in a vacuum processing container, the sputtering apparatus may be used. Other than plasma etching equipment and plasma CVD (Chemic
al Vapor Deposition) device or the like.

【0079】[0079]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0080】(1).被処理物の近傍に被処理物と非接
触で設けられた導電性部材と、導電性部材に正電圧を印
加する電圧印加手段とを有することによって、被処理物
に処理を行う際に、導電性部材に正電圧を印加して処理
を行うことができる。これにより、プラズマ中から放出
される電子を導電性部材に留めることができるため、被
処理物の表面における帯電を防止でき、電子が被処理物
に突入することを防止できる。その結果、被処理物に形
成された回路が電子によって破壊されることを防止でき
るため、被処理物の歩留りを向上させることができる。
(1). By providing a conductive member provided in the vicinity of the object to be processed in a non-contact manner with the object to be processed and a voltage applying means for applying a positive voltage to the electrically conductive member, the object to be processed is electrically conductive when the object to be processed is treated. The positive member can be applied with a positive voltage for processing. Thereby, the electrons emitted from the plasma can be retained in the conductive member, so that the surface of the object to be processed can be prevented from being charged and the electrons can be prevented from entering the object to be processed. As a result, the circuit formed on the object to be processed can be prevented from being destroyed by electrons, so that the yield of the object to be processed can be improved.

【0081】(2).被処理物の処理が半導体ウェハに
成膜処理を行うスパッタリング処理であることにより、
半導体ウェハの表面のスパッタリング処理中における帯
電を防止することができ、半導体ウェハへの電子の突入
を防止することができる。その結果、半導体ウェハに形
成されたMOS回路などのゲート電極の破壊を防止する
ことができ、半導体ウェハの歩留りを向上させることが
できる。
(2). Since the processing of the object to be processed is the sputtering processing for forming the film on the semiconductor wafer,
It is possible to prevent electrification of the surface of the semiconductor wafer during the sputtering process, and to prevent electrons from entering the semiconductor wafer. As a result, it is possible to prevent breakage of the gate electrode such as the MOS circuit formed on the semiconductor wafer and improve the yield of the semiconductor wafer.

【0082】(3).スパッタリング処理の際に、導電
性部材が半導体ウェハの外周部を囲むリング状の部材で
あることにより、飛散したターゲット材を導電性部材に
付着させることができ、ターゲット材が真空処理容器の
内壁などに付着することを防止できる。これによって、
真空処理容器内でターゲット材が内壁に付着した後、剥
がれて異物となることを低減でき、その結果、異物が半
導体ウェハに再付着することを防止できるため、半導体
ウェハの歩留りを向上させることができる。
(3). During the sputtering process, since the conductive member is a ring-shaped member that surrounds the outer peripheral portion of the semiconductor wafer, the scattered target material can be attached to the conductive member, and the target material is the inner wall of the vacuum processing container or the like. Can be prevented from adhering to. by this,
After the target material adheres to the inner wall in the vacuum processing container, it can be reduced that the foreign material is peeled off and becomes a foreign material, and as a result, the foreign material can be prevented from being redeposited on the semiconductor wafer, so that the yield of the semiconductor wafer can be improved. it can.

【0083】(4).導電性部材は被処理物と非接触で
設けられているため、被処理物の表面には他の部材が接
触していないことにより、被処理物との接触による異物
の発生を防止することができる。
(4). Since the conductive member is provided in non-contact with the object to be processed, there is no other member in contact with the surface of the object to be processed, so that it is possible to prevent generation of foreign matter due to contact with the object to be processed. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体製造装置であるスパッタリング
装置の構造の実施の形態の一例を示す構成概念図であ
る。
FIG. 1 is a structural conceptual diagram showing an example of an embodiment of a structure of a sputtering apparatus which is a semiconductor manufacturing apparatus of the present invention.

【図2】本発明の半導体製造装置(スパッタリング装
置)に設置された導電性部材の構造の実施の形態の一例
を示す図であり、(a)はその平面図、(b)はその断
面図である。
2A and 2B are diagrams showing an example of an embodiment of a structure of a conductive member installed in a semiconductor manufacturing apparatus (sputtering apparatus) of the present invention, (a) is a plan view thereof, and (b) is a sectional view thereof. Is.

【図3】本発明の半導体製造装置(スパッタリング装
置)を用いたプロセス形成におけるウェハ処理の実施の
形態の一例を示す部分断面図である。
FIG. 3 is a partial cross-sectional view showing an example of an embodiment of wafer processing in process formation using the semiconductor manufacturing apparatus (sputtering apparatus) of the present invention.

【図4】本発明の半導体製造装置(スパッタリング装
置)を用いたプロセス形成におけるウェハ処理の実施の
形態の一例を示す部分断面図である。
FIG. 4 is a partial cross-sectional view showing an example of an embodiment of wafer processing in process formation using the semiconductor manufacturing apparatus (sputtering apparatus) of the present invention.

【図5】本発明の半導体製造装置(スパッタリング装
置)を用いたプロセス形成におけるウェハ処理の実施の
形態の一例を示す部分断面図である。
FIG. 5 is a partial cross-sectional view showing an example of an embodiment of wafer processing in process formation using the semiconductor manufacturing apparatus (sputtering apparatus) of the present invention.

【図6】本発明の他の実施の形態である半導体製造装置
(スパッタリング装置)の構造の一例を示す構成概念図
である。
FIG. 6 is a structural conceptual diagram showing an example of the structure of a semiconductor manufacturing apparatus (sputtering apparatus) according to another embodiment of the present invention.

【図7】本発明による他の実施の形態である半導体製造
装置(スパッタリング装置)に設置された導電性部材の
構造の一例を示す平面図である。
FIG. 7 is a plan view showing an example of a structure of a conductive member installed in a semiconductor manufacturing apparatus (sputtering apparatus) according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体ウェハ(被処理物) 1a 外周部 1b 表面 1c 裏面 2 チャンバ(真空処理容器) 2a 内部 2b 内壁 3 プラズマ 4 真空ポンプ(真空排気手段) 5 処理ガス 6 ガス供給手段 7 ホルダ(試料台) 8 対向電極(プラズマ発生手段) 8a ターゲット材 9 近傍 10 第1シールド部材(導電性部材) 10a 内周部 11 第1電源(電圧印加手段) 12 グランド 13 第2電源 14 セラミックヒータ 15 外部 16 第2シールド部材 17 電子 18 ゲートバルブ 19 ベース基板 20 第1酸化膜 21 ゲート電極 22 多結晶シリコン膜 23 第2酸化膜 24 配線用孔 25 タングステン膜 26 貫通小孔 DESCRIPTION OF SYMBOLS 1 Semiconductor wafer (object to be processed) 1a Outer peripheral portion 1b Front surface 1c Back surface 2 Chamber (vacuum processing container) 2a Inside 2b Inner wall 3 Plasma 4 Vacuum pump (vacuum exhausting means) 5 Processing gas 6 Gas supply means 7 Holder (sample stage) 8 Counter electrode (plasma generating means) 8a Target material 9 vicinity 10 First shield member (conductive member) 10a Inner peripheral portion 11 First power source (voltage applying means) 12 Ground 13 Second power source 14 Ceramic heater 15 External 16 Second shield Member 17 Electron 18 Gate valve 19 Base substrate 20 First oxide film 21 Gate electrode 22 Polycrystalline silicon film 23 Second oxide film 24 Wiring hole 25 Tungsten film 26 Through small hole

───────────────────────────────────────────────────── フロントページの続き (72)発明者 深山 吉生 東京都小平市上水本町5丁目22番1号 株 式会社日立マイコンシステム内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yoshio Miyama 5-22-1 Kamisuihoncho, Kodaira-shi, Tokyo Inside Hitachi Microcomputer System Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 プラズマを用いて被処理物を処理する半
導体製造方法であって、 前記被処理物の処理を行う真空処理容器内に処理ガスを
供給し、 前記真空処理容器の内部を排気して真空雰囲気を形成
し、 前記真空処理容器の内部に前記プラズマを発生させ、 前記プラズマを用いて前記被処理物に処理を行う際に、
前記被処理物の近傍に前記被処理物と非接触で設置され
た導電性部材に正電圧を印加して前記被処理物を処理す
ることを特徴とする半導体製造方法。
1. A semiconductor manufacturing method for processing an object to be processed using plasma, comprising supplying a processing gas into a vacuum processing container for processing the object and evacuating the inside of the vacuum processing container. To form a vacuum atmosphere, to generate the plasma inside the vacuum processing container, when processing the object to be processed using the plasma,
A semiconductor manufacturing method, wherein a positive voltage is applied to a conductive member installed in the vicinity of the object to be processed so as not to contact the object to be processed, to process the object to be processed.
【請求項2】 請求項1記載の半導体製造方法であっ
て、前記被処理物が半導体ウェハであり、前記半導体ウ
ェハを支持する試料台と対向して設置された対向電極上
のターゲット材を前記半導体ウェハにスパッタすること
により、前記半導体ウェハに成膜処理を行うことを特徴
とする半導体製造方法。
2. The method for manufacturing a semiconductor according to claim 1, wherein the object to be processed is a semiconductor wafer, and the target material on the counter electrode is provided so as to face a sample table supporting the semiconductor wafer. A method of manufacturing a semiconductor, wherein a film forming process is performed on the semiconductor wafer by sputtering the semiconductor wafer.
【請求項3】 プラズマを用いて被処理物に成膜などの
処理を行う半導体製造装置であって、 外部と遮断され、かつ内部に真空雰囲気を形成可能な真
空処理容器と、 前記真空処理容器の内部の排気を行う真空排気手段と、 前記真空処理容器の内部に処理ガスを供給するガス供給
手段と、 前記被処理物を支持する試料台と、 前記プラズマを発生させるプラズマ発生手段と、 前記被処理物の近傍に前記被処理物と非接触で設けられ
た導電性部材と、 前記導電性部材に正電圧を印加する電圧印加手段とを有
し、 前記被処理物に前記処理を行う際に、前記導電性部材に
正電圧を印加して処理を行うことを特徴とする半導体製
造装置。
3. A semiconductor manufacturing apparatus for performing processing such as film formation on an object to be processed using plasma, the vacuum processing container being shielded from the outside and capable of forming a vacuum atmosphere inside the vacuum processing container. A vacuum evacuation means for exhausting the inside of the chamber, a gas supply means for supplying a processing gas into the vacuum processing container, a sample stage for supporting the object to be processed, a plasma generation means for generating the plasma, A conductive member provided in the vicinity of the object to be processed in a non-contact manner with the object to be processed, and a voltage applying means for applying a positive voltage to the electrically conductive member, when performing the process on the object to be processed. In the semiconductor manufacturing apparatus, a positive voltage is applied to the conductive member to perform processing.
【請求項4】 請求項3記載の半導体製造装置であっ
て、前記導電性部材が前記被処理物の外周部を囲む部材
であることを特徴とする半導体製造装置。
4. The semiconductor manufacturing apparatus according to claim 3, wherein the conductive member is a member that surrounds an outer peripheral portion of the object to be processed.
【請求項5】 請求項3または4記載の半導体製造装置
であって、前記導電性部材が前記被処理物の外周部を囲
むリング状の部材であることを特徴とする半導体製造装
置。
5. The semiconductor manufacturing apparatus according to claim 3 or 4, wherein the conductive member is a ring-shaped member that surrounds an outer peripheral portion of the object to be processed.
【請求項6】 請求項3記載の半導体製造装置であっ
て、前記導電性部材が前記被処理物の表面と対向して設
けられた板状の部材であり、前記板状の導電性部材に複
数個の貫通小孔が設けられていることを特徴とする半導
体製造装置。
6. The semiconductor manufacturing apparatus according to claim 3, wherein the conductive member is a plate-shaped member provided to face the surface of the object to be processed, and the plate-shaped conductive member is A semiconductor manufacturing apparatus having a plurality of through holes.
【請求項7】 請求項3,4,5または6記載の半導体
製造装置であって、前記プラズマ発生手段が前記試料台
と対向して設置された対向電極であり、前記対向電極に
設けられたターゲット材を被処理物である半導体ウェハ
にスパッタして前記半導体ウェハに成膜処理を行うこと
を特徴とする半導体製造装置。
7. The semiconductor manufacturing apparatus according to claim 3, 4, 5 or 6, wherein the plasma generating means is a counter electrode installed to face the sample stage, and the plasma generating means is provided on the counter electrode. A semiconductor manufacturing apparatus, wherein a target material is sputtered on a semiconductor wafer as an object to be processed, and a film forming process is performed on the semiconductor wafer.
JP90196A 1996-01-08 1996-01-08 Method and apparatus for manufacturing semiconductor Withdrawn JPH09186088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP90196A JPH09186088A (en) 1996-01-08 1996-01-08 Method and apparatus for manufacturing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP90196A JPH09186088A (en) 1996-01-08 1996-01-08 Method and apparatus for manufacturing semiconductor

Publications (1)

Publication Number Publication Date
JPH09186088A true JPH09186088A (en) 1997-07-15

Family

ID=11486595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP90196A Withdrawn JPH09186088A (en) 1996-01-08 1996-01-08 Method and apparatus for manufacturing semiconductor

Country Status (1)

Country Link
JP (1) JPH09186088A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020005512A (en) * 2000-07-10 2002-01-17 조셉 제이. 스위니 Biased shield in a magnetron sputter reactor
JP2002252206A (en) * 2001-02-16 2002-09-06 Applied Materials Inc Plasma treatment apparatus
WO2006077837A1 (en) * 2005-01-19 2006-07-27 Ulvac, Inc. Sputtering system and film-forming method
JP2008147659A (en) * 2006-12-11 2008-06-26 Tokyo Electron Ltd Method and system for controlling uniformity in ballistic electron beam accelerating plasma processing system
JP2009239292A (en) * 2009-05-22 2009-10-15 Denso Corp Method of dry etching and dry etching apparatus used therefor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020005512A (en) * 2000-07-10 2002-01-17 조셉 제이. 스위니 Biased shield in a magnetron sputter reactor
US6358376B1 (en) * 2000-07-10 2002-03-19 Applied Materials, Inc. Biased shield in a magnetron sputter reactor
JP2002252206A (en) * 2001-02-16 2002-09-06 Applied Materials Inc Plasma treatment apparatus
WO2006077837A1 (en) * 2005-01-19 2006-07-27 Ulvac, Inc. Sputtering system and film-forming method
JPWO2006077837A1 (en) * 2005-01-19 2008-06-19 株式会社アルバック Sputtering apparatus and film forming method
JP4673858B2 (en) * 2005-01-19 2011-04-20 株式会社アルバック Sputtering apparatus and film forming method
JP2008147659A (en) * 2006-12-11 2008-06-26 Tokyo Electron Ltd Method and system for controlling uniformity in ballistic electron beam accelerating plasma processing system
JP2009239292A (en) * 2009-05-22 2009-10-15 Denso Corp Method of dry etching and dry etching apparatus used therefor

Similar Documents

Publication Publication Date Title
JPH113878A (en) Method and device for controlling surface condition of ceramic substrate
JPH10321605A (en) Plasma treatment device
JP2004047511A (en) Method for releasing, method for processing, electrostatic attracting device, and treatment apparatus
US7335601B2 (en) Method of processing an object and method of controlling processing apparatus to prevent contamination of the object
JP4322484B2 (en) Plasma processing method and plasma processing apparatus
JP4642809B2 (en) Plasma processing method and plasma processing apparatus
JPH10144668A (en) Plasma treating method
JP2869384B2 (en) Plasma processing method
TWI756424B (en) Method of cleaming plasma processing
JPH09186088A (en) Method and apparatus for manufacturing semiconductor
JP3254482B2 (en) Plasma processing apparatus and cleaning method thereof
JPH06283474A (en) Plasma processing device
TWI431681B (en) Cleaning method and a vacuum processing device
JPH02143418A (en) Thin-film forming apparatus
JP2807674B2 (en) Processing apparatus and cleaning method for processing apparatus
JPH09129611A (en) Etching
JPH05275350A (en) Semiconductor manufacturing equipment
JP2000223440A (en) Sputtering apparatus and substrate processing apparatus
JP2548164B2 (en) Dry etching method
JPH08172071A (en) Semiconductor manufacturing device and treatment method of semiconductor wafer
JP2004158781A (en) Apparatus and method for treating gas
JPH04315797A (en) Plasme processing device and method of cleaning plasma source thereof
JPH06120140A (en) Semiconductor manufacturing method and equipment
JP2003049275A (en) Plasma cvd device and control method thereof
JP2001244239A (en) Semiconductor manufacturing equipment and deposit eliminating method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030401