JPH02141977A - 記録パルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、記録あるいは書換え可能な記録ディスク装置
に関し、特に記録パルス幅と記録パルス周期を正確に制
御することを特徴とする記録パルス発生装置に関するも
のである。

従来の技術 ディスク装置とこれを制御するコントローラとのインタ
ーフェース上では、伝送帯域が半分で済むラン　リター
ン　ツウ　ゼロ（以下ＮＲＺと略す）方式で記録データ
を転送するのが一般的である。しかしながら、光デイス
ク装置などでは、記録媒体の特性の制約からマーク位置
記録方式を採用するものが多い。すなわち光デイスク装
置では、ＮＲＺめ記録データをそのエツジ毎に一定幅の
パルス信号をつくり、前記パルス信号で半導体レーザな
どの光源を変調して記録するようにしている。

前記のパルス信号をＰＰＭ（パルス　ポジションモジュ
レーション）信号と呼ぶ。

第５図に従来のＰＰＭ信号をつくる記録パルス発生装置
の例を示す。ｌは記録パルス発生装置全体を表す。ＮＲ
Ｚ記録データ２と、前記ＮＲＺ記録データの転送周期の
２分の１の周期を持ち前記ＮＲＺ記録データと同期した
記録クロック３は、それぞれ図示しないコントローラか
ら送られる。

Ｄタイプのフリップフロップ４は、前記ＮＲＺ記録デー
タ２をサンプリングし、標本データ１５を出力する。Ｄ
タイプのフリップフロップ５．６はそれぞれ標本データ
１５を記録クロック３の１周期もしくは２周期遅延した
遅延データ１６．１７を出力する。セレクタ７は制御信
号８によって前記遅延データ１６か、１７のいずれかを
選択し、その出力を選択遅延データ１８とする。セレク
タ９は制御信号ｌＯによって標本データ１５と遅延デー
タ１６のいずれかを選択し、その出力を選択遅延データ
１９とする。

前記選択遅延データ１９は例えばデイレイラインで構成
される遅延回路１１によりさらに所定の時間ｔ。

遅延した遅延データ２０となる。セレクタ１２は制御信
号１３によって前記遅延データ２０と前記選択遅延デー
タ１８のいずれかを選択し、選択遅延データ２１を出力
する。前記標本データ１５と前記選択遅延データ２１は
、排他的論理和ゲート１４により、記録パルス信号２２
となる。

発明が解決しようとする課題 しかしながら上記のような構成では、前記排他的論理和
ゲート１４の入力である前記標本データ１５と前記選択
遅延データ２１の波形が同一で、位相が所定の遅延時間
だけずれているとしても、前記排他的論理和ゲート１４
の出力である前記記録パルス２２の波形幅と波形周期に
ジッタが発生する。以下第６図を用いてその原因を説明
する。いま、前記排他的論理和ゲート１４の再入力信号
を第６図ａ、ｂ、前記排他的論理和ゲートの出力信号を
Ｃに示す。前記再入力信号の上昇時間１．と下降時間ｔ
ｆとに差異があり、前記排他的論理和ゲート１４の変化
しない側の入力信号がロウレベルのときの前記出力信号
の伝搬遅延時間ｔＰＬＨｓ　　ｔｒ、ｔ　、ハイレベル
のときの伝搬遅延時間ＴＰＬＨ、ＴＰ、ＩＬとに差異が
ある場合を考えてみれば（ここで添え字のＰＨＬは出力
がロウレベルからハイレベルに変わるときの伝搬遅延時
間、Ｐ）ＩＬはハイレベルからロウレベルに変わるとき
の伝搬遅延時間を示す）、第６図Ｃに示す前記排他的論
理和１４の出力信号である前記記録パルス信号２２にパ
ルス幅も、とパルス間隔ｔｌ　にジッタが発生する（ｔ
ｗ≠ｔｗ’　　　ｔ＋　≠ｔｌ′）。特に、前記排他的
論理和ゲートの入力に遅延回路の出力を用いた場合には
、前記上昇時間ｔｒと前記下降時間１．との差が大きく
なり、発生するジッタも太き（なる。

本発明は、上記課題を鑑み、素子特性により発生する記
録パルスのジッタを解消し、正確なパルス幅とパルス間
隔の変調信号を生成できる安価な記録パルス発生装置を
提供するものである。

課題を解決するだめの手段 本発明は、ＮＲＺ記録データと、前記ＮＲＺ記録データ
の転送周期の整数分の１の周期を持ち前記ＮＲＺ記録デ
ータに同期した記録クロックを受けて、前記ＮＲＺ記録
データを遅延させて遅延データとして出力する遅延手段
と、前記ＮＲＺと前記遅延データとの排他的論理和をと
って前記ＮＲＺのエツジをパルス化する手段と、前記パ
ルスから前記記録クロックの整数倍に整形された整形パ
ルスを出力する手段と、前記整形パルスを遅延させて遅
延パルスとして出力する遅延手段と、前記整形パルスと
前記遅延パルスとの積をとり、記録パルス信号として生
成する信号処理手段とを備えた記録パルス発生装置であ
る。

作用 本発明は前記した構成により、ＮＲＺ記録データと記録
クロックを受は取り、正確なパルス幅とパルス間隔をも
つ記録パルス信号を生成する。また記録クロックの周期
以外の遅延素子を用いることにより、記録クロックの整
数倍の時間に任意の時間を付加した記録パルス幅をもつ
記録パルスを得ることができる。このとき遅延素子の立
ち上がり特性か立ち下がり特性のいずれかのみを用いる
ことにより、正確なパルス幅とパルス間隔をもつ記録パ
ルスを生成する。特に伝送帯域の制限で記録クロック周
期の上限があるため、記録クロック周期以下のパルス幅
の分解能をもち、正確なパルス幅とパルス間隔のパルス
信号を得たい場合有効である。

実施例 以下本発明の一実施例の記録パルス発生装置について、
図面を参照しながら説明する。

第１図は本発明の第１の実施例における記録パルス発生
装置の構成を示す構成図である。第１図において、従来
例第５図と同一の構成要素には同一の番号を付けた。１
は記録パルス発生装置全体を示し、ＮＲＺ記録データ２
と、前記記録データ２の転送周期のｌ／２の周期をもつ
記録クロック３は、いずれも図示しないコントローラか
ら送られる。Ｄタイプのフリップフロップ５は、前記記
録クロック３によって、前記ＮＲＺ記録データ２をサン
プリングし、その出力を、遅延データ１６とする。Ｄタ
イプのフリップフロップ６は、前記遅延データ１６を、
さらに前記記録クロック３の１周期だけを遅延させるた
めのもので、その出力を遅延データ１７とする。前記遅
延データ１６と１７は、セレクタ７に人力され、制御信
号８によって選択されその出力を選択遅延データ１８と
する。排他的論理和のゲート２３は、前記ＮＲＺ記録デ
ータ２と前記選択遅延データ１８との排他的論理和をと
り、前記ＮＲＺ記録データ２からＰＰＭ信号に変換する
ためのもので、その出力をパルス信号２５とする。

Ｄタイプのフリップフロップ２４は、前記パルス信号２
５を前記記録クロック３によりサンプリングして、整形
されたＰＰＭ信号の記録パルス２６を出力する。

第２図は、第１図により構成された本実施例の動作のタ
イミングチャートである。第２図において、第２図ａの
記録データ２は、第２図すの記録クロック３の降下時に
変化するように、図示しないコントローラから出力され
るものとする。Ｄタイプのフリップフロップ５は、前記
記録クロック３の上昇時にサンプリングし、その出力は
第２図Ｃ遅延データ１６である。Ｄタイプのフリップフ
ロップ６は、前記記録クロック３の上昇時にサンプリン
グし、その出力は第２図Ｃ遅延データ１６である。セレ
クタ７は、制御信号８により、前記遅延データ１６．１
７のいずれかを選択するわけであるが、ここでは前記遅
延データ１６を選択し、第２図ｅ選択遅延データ１８を
出力するものとする。前記ＮＲＺ記録データ２と前記選
択遅延データ１８との排他的論理和の出力である第２図
ｆパルス信号２３は伝送路で発生した歪と従来例に述べ
た素子上のジッタを含んでいる。Ｄタイプのフリップフ
ロップ２４は、前記パルス信号２３を前記記録クロック
３でサンプリングし、前記束とジッタを解消したＰＰＭ
信号の第２図ｇ記録パルス２６を出力する。

即ち、前記記録パルス２６は前記記録クロック３によっ
て同期化されているため、従来例で述べた素子上のジッ
タを解消し、前記記録クロックの周期の整数倍の幅と周
期を持つ正確なパルスとして得ることができる。

なお、本実施例において、記録パルス幅の選択は、２種
類だけとしたが、記録データの反転間隔以内であれば、
内部の遅延段数を増やして何種類ものパルス幅を選ぶこ
とができる。さら番こ記録パルスの分解能を上げたい場
合には、記録クロックの周期を１／３．１／４と小さく
すればよい。

第３図は本発明の第２の実施例における記録パルス発生
装置の構成図である。第３図において、第１図と同一の
構成要素には同一の番号をつけた。

■は記録パルス発生装置全体を示し、ＮＲＺ記録データ
２と、前記記録データ２の転送周期１／２の周期をもつ
記録クロック３は、いずれも図示しないコントローラか
ら送られる。Ｄタイプのフリップフロップ５は、前記記
録クロック３によって、前記ＮＲＺ記録データ２をサン
プリングし、その出力を、遅延データ１６とする。Ｄタ
イプのフリップフロップ６は、前記遅延データ１６を、
さらに前記記録クロック３の１周期だけ遅延させるため
のもので、その出力を遅延データ１７とする。前記遅延
データ１６と１７は、セレクタ７に入力され、制御信号
８によって選択されその出力を選択遅延データ１８とす
る。排他的論理和のゲート２３は、前記ＮＲＺ記録デー
タ２と前記選択遅延データ１８との排他的論理和をとり
、前記ＮＲＺ記録データ２からＰＰＭ信号に変換するた
めのもので、その出力をパルス信号２５とする。Ｄタイ
プのフリップフロップ２４は、前記パルス信号２５を前
記記録クロック３によりサンプリングして、整形された
ＰＰＭ信号の整形パルス２６を出力する。以上第１図と
まったく同様である。遅延回路２７は所定の時間ｔ４遅
延させる遅延素子で、前記記録クロック３の整数倍のパ
ルス幅をもつ前記整形パルス信号２６を所定の時間ｔ４
遅延して遅延パルス信号２８として出力する。２９は論
理積のゲートで、前記整形パルス信号２６と前記遅延パ
ルス信号２８との論理積であるパルス信号３０を出力す
る。セレクタ３１は制御信号３２をもち、前記整形パル
ス信号２６と前記パルス信号３０のいずれかを選択し、
その出力を記録パルス信号３３とする。

遅延回路２７の遅延時間ｔ４を記録クロック３の周期の
１／２にしておけば、記録パルス信号３３は、前記記録
クロック３の１／２．２／２．３／２．４／２すなわち
、前記記録クロック３は転送周期の１／２の周期をもつ
から、転送周期の１／４．２／４．３／４．４／４のパ
ルス幅をもたすことができる。

第４図は、第３図において構成された本実施例の動作の
タイミングチャートである。第４図の８〜ｇは、第２図
Ｂ−ｇと対応している。遅延回路２７の遅延時間Ｌ４は
記録クロック３の周期の１／２としている。第４図にお
いて、第４図ａのＮＲＺ記録データ２と第４図すの記録
クロック３は図示しないコントローラから、記録クロッ
ク３の下降時にＮＲＺ記録データ２が変化するように送
られてくる。第４図Ｃ遅延データ１６は、ＮＲＺ記録デ
ータ２を記録クロック３の立ち上がりでサンプリングし
たＤタイプのフリップフロップ５の出力である。第４図
Ｃ遅延データ１６は、遅延データ１６よりさらに記録ク
ロック３の１周期遅れる。第４図ｅ選択遅延データ１８
は、セレクタ７によって遅延データ１６または遅延デー
タ１７のいずれかが選択された出力である。この図の場
合遅延データ１７を選択したとする。第４図ｆパルス信
号２５は、ＮＲＺ記録デート２と選択遅延データ１８の
排他的論理和である。第４図ｇ整形パルス信号２６は、
パルス信号２５と記録クロック３をＤタイプのフリップ
フロップ２４に入力した出力である。第４図り遅延パル
ス信号２８は、整形パルス信号２６を遅延回路２７によ
って所定の遅延時間ｔ４遅らさせたものである。

第４図ｉパルス信号３０は、整形パルス信号２６と遅延
パルス信号２８の論理積である。第４図ｊ記録パルス信
号３３は、セレクタ３１によって整形パルス信号２６か
パルス信号３０を選択し、この図の場合パルス信号３０
を選択した。

以上のように、本発明第二の実施例によれば、記録クロ
ックの周期以外の遅延素子を用いることにより、記録ク
ロックの整数倍の時間の記録パルス幅と、記録クロック
の整数倍の時間に任意の時間を付加した記録パルス幅を
選択できる。このとき、遅延素子の立ち上がり遅延時間
のみ利用するため、その記録パルス幅と記録パルス周期
にジッタのない記録パルスを得ることができる。特に伝
送帯域の制限で記録クロック周期の上限があるため、記
録クロック周期以下のパルス幅の分解能をもつパルスで
そのパルス幅とパルス周期にジッタのないパルスを得た
い場合有効である。当然考えられる別の手段として、記
録クロックの降下時でサンプリングすれば、記録クロッ
ク周期の１／２の分解能の記録パルス幅を生成すること
も可能であるが、これはコントローラとディスク装置間
の伝送路の歪が発生しない場合にのみ有効である。

なお、本実施例において遅延素子を１個だけとしたが必
要に応じて遅延素子を増やせばさらに多種Ｉのパルス幅
のパルスを得ることができる。また論理積ゲート３０に
加え、論理和ゲートを用いれば、さらに多種類のパルス
幅のパルスを得ることができる。この場合遅延回路の立
ち下がり遅延時間のみ利用している。

発明の詳細 な説明したように、本発明によれば、安価な構成で多種
類の伝送可能な記録クロックの周期以下の時間分解能を
もつ正確なパルス幅と正確なパルス周期の記録信号を発
生する記録パルス発生装置を得ることができ、利用効果
は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例の構成図、第２図は前
記実施例の動作タイミング図、第３図は本発明の他の実
施例の構成図、第４図は第３図の構成のタイミング図、
第５図は、従来例の記録パルス発生装置の構成図、第６
図は、従来例の記録パルス発生装置の課題を説明するた
めのＰＰＭ信号発生の動作を示すタイミング図である。 ｌ・・・・・・記録パルス発生装置、２・・・・・・Ｎ
ＲＺ記録データ、３・・・・・・記録クロック、４，５
，６．２４・・・・・・Ｄタイプのフリップフロップ、
７．　９．１２．３２・・・・・・セレクタ、１１．２
７・・・・・・遅延回路、１４．２３・・・・・・排他
的論理和ゲート、２９・・・・・・論理積ゲート。 代理人の氏名　弁理士　粟野重孝　はか１名：９　！：
　筐　起　シ　お　８５ ｇ　　　３　９ａ　　ｐ　　　ｅ　　５　　　ご　　Ｓ
ｄ 区

Claims (2)

【特許請求の範囲】
1. （１）ＮＲＺ記録データと、前記ＮＲＺ記録データの転
   送周期の整数分の１の周期を持ち前記ＮＲＺ記録データ
   に同期した記録クロックとを受けて、前記ＮＲＺ記録デ
   ータを前記記録クロックでサンプリングし遅延させて遅
   延データとして出力する遅延手段と、前記ＮＲＺ記録デ
   ータと前記遅延データとの排他的論理和をとってパルス
   信号として出力し、前記記録クロックでサンプリングし
   記録パルス信号として生成する信号処理手段とを備えた
   ことを特徴とする記録パルス発生装置。
2. （２）信号処理手段は、パルス信号を記録クロックでサ
   ンプリングし整形パルス信号として出力する再生手段と
   、整形パルス信号を所定の遅延量を加えた値だけ遅延さ
   せた遅延パルス信号として出力する遅延手段と、前記整
   形パルスと前記遅延パルス信号との論理積または論理和
   をとり記録パルス信号として出力する信号処理手段であ
   る請求項（１）記載の記録パルス発生装置。