JPH02141010A - 精密オペアンプ - Google Patents
精密オペアンプInfo
- Publication number
- JPH02141010A JPH02141010A JP1116232A JP11623289A JPH02141010A JP H02141010 A JPH02141010 A JP H02141010A JP 1116232 A JP1116232 A JP 1116232A JP 11623289 A JP11623289 A JP 11623289A JP H02141010 A JPH02141010 A JP H02141010A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- offset voltage
- correction signal
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
- H03F1/304—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device and using digital means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
艮先分互
本発明は、オペアンプ即ち演算増幅器に関するものであ
って、更に詳細には、精密オペアンプに関するものであ
る。
って、更に詳細には、精密オペアンプに関するものであ
る。
災米技先
非常に低いレベルの信号の正確な増幅を行うことが必要
な場合に、高精度で低ノイズの増幅器が必要とされる。
な場合に、高精度で低ノイズの増幅器が必要とされる。
典型的な低レベル適用としては。
熱電対やストレインゲージ測定系等があり、その場合に
は典型的に非常に低い信号レベルを有している。測定す
べき信号は、２０乃至６０ミリボルトの範囲内の場合が
ある。４０，０００回の内で１回のエラーの如く低い測
定エラーであることが所望されることが屡々ある。この
ことは、１マイクロボルト以下の信号分解能を必要とす
る。
は典型的に非常に低い信号レベルを有している。測定す
べき信号は、２０乃至６０ミリボルトの範囲内の場合が
ある。４０，０００回の内で１回のエラーの如く低い測
定エラーであることが所望されることが屡々ある。この
ことは、１マイクロボルト以下の信号分解能を必要とす
る。
増幅器エラーの主要源はオフセット電圧にある。
オフセット電圧は、ゼロボルトの出力信号を与える為に
必要とされる、増幅器の非反転端子と反転端子との間の
電圧差である。低コストの市販されている増幅器におい
て、これらのオフセット電圧は数ミリボルトである場合
がある。精密オペアンプは、通常、オフセット電圧を約
１００マイクロボルトに維持する。最良のものは１０マ
イクロのオフセット電圧を達成することが可能であり、
且つチョッパー安定型オペアンプは、通常、５ボルト以
下のオフセット電圧を持っている。
必要とされる、増幅器の非反転端子と反転端子との間の
電圧差である。低コストの市販されている増幅器におい
て、これらのオフセット電圧は数ミリボルトである場合
がある。精密オペアンプは、通常、オフセット電圧を約
１００マイクロボルトに維持する。最良のものは１０マ
イクロのオフセット電圧を達成することが可能であり、
且つチョッパー安定型オペアンプは、通常、５ボルト以
下のオフセット電圧を持っている。
従って、チョッパー安定型増幅器が、低レベル精密利得
適用の場合に選択される増幅器であった。
適用の場合に選択される増幅器であった。
チョッパー増幅器のオフセット温度ドリフトは殆ど存在
せず、従ってそれは非常に好適なものである。然し乍ら
、これらの増幅器は、オーバーロード即ち過負荷からの
回復時間が長く、典型的に低速で動作し、且つクロック
及び１／ｆノイズを持っており、それらは深刻な欠点を
構成している。
せず、従ってそれは非常に好適なものである。然し乍ら
、これらの増幅器は、オーバーロード即ち過負荷からの
回復時間が長く、典型的に低速で動作し、且つクロック
及び１／ｆノイズを持っており、それらは深刻な欠点を
構成している。
Ｉ−崖
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、チョッパー安定型増
幅器の全ての利点を有するにも拘らず事実上１／ｆノイ
ズを除去した精密オペアンプを提供することを目的とす
る。更に１本発明の別の目的とするところは、オーバー
ロードから迅速に回復することが可能であり且つ適宜の
速度の信号を増幅する為の適宜の帯域幅を有する精密オ
ペアンプを提供することである。本発明の更に別の目的
とするところは、アンプのノイズを増加させることなし
にオフセット電圧を減少させることである。
した如き従来技術の欠点を解消し、チョッパー安定型増
幅器の全ての利点を有するにも拘らず事実上１／ｆノイ
ズを除去した精密オペアンプを提供することを目的とす
る。更に１本発明の別の目的とするところは、オーバー
ロードから迅速に回復することが可能であり且つ適宜の
速度の信号を増幅する為の適宜の帯域幅を有する精密オ
ペアンプを提供することである。本発明の更に別の目的
とするところは、アンプのノイズを増加させることなし
にオフセット電圧を減少させることである。
構成
本発明の精密オペアンプは、第１入力差動段を有すると
共に、該第１段の出力端に結合した入力段を持った第２
高利得段を有している。第２段の出力端へ結合したデジ
タル制御回路は、該第１段へ補正信号を供給し、該補正
信号は該第１段のオフセット電圧を補償すべく計算され
ている。
共に、該第１段の出力端に結合した入力段を持った第２
高利得段を有している。第２段の出力端へ結合したデジ
タル制御回路は、該第１段へ補正信号を供給し、該補正
信号は該第１段のオフセット電圧を補償すべく計算され
ている。
従来技術においては、オートゼロ化即ち自動ゼロ化技術
を使用してオフセット電圧を減少させていた。この様な
従来技術においては、オフセット電圧は、特別のオート
ゼロ化サイクルの期間中に等しく且つ反対の電圧によっ
て相殺されている。
を使用してオフセット電圧を減少させていた。この様な
従来技術においては、オフセット電圧は、特別のオート
ゼロ化サイクルの期間中に等しく且つ反対の電圧によっ
て相殺されている。
補正電圧はコンデンサ上に格納され、従ってそれは、オ
ートゼロ化サイクル期間中に、ピックアップされ且つ相
殺電圧として使用される。
ートゼロ化サイクル期間中に、ピックアップされ且つ相
殺電圧として使用される。
これらの従来技術は、集積回路において使用することは
困難であった。オフセット電圧用の格納コンデンサは、
集積回路内に組み込むのには通常大き過ぎる。従って、
外部コンデンサを使用せねばならず、それは−層高価で
あり且つプリント回路基板レイアウト上に付加的なスペ
ースを必要とする。更に、このコンデンサは外部的なも
のであるから、それはアンテナとして作用する傾向があ
り且つ低レベル信号を容易にピックアップして増幅器の
ノイズを増加させる。更に重要なこととしては、該コン
デンサ上の電圧は、電荷がプリント回路基板内に漏れ出
て且つ増幅器内にトランジスタの接合部を介して漏れ出
るにつれて１時間と共に減衰する。高温において、この
様な漏れは、外部コンデンサを正確な値に充電させてお
く為に頻繁なオートゼロ化動作（１秒に１度又はそれ以
上）を行うことを必要とするのに十分なものである場合
がある。
困難であった。オフセット電圧用の格納コンデンサは、
集積回路内に組み込むのには通常大き過ぎる。従って、
外部コンデンサを使用せねばならず、それは−層高価で
あり且つプリント回路基板レイアウト上に付加的なスペ
ースを必要とする。更に、このコンデンサは外部的なも
のであるから、それはアンテナとして作用する傾向があ
り且つ低レベル信号を容易にピックアップして増幅器の
ノイズを増加させる。更に重要なこととしては、該コン
デンサ上の電圧は、電荷がプリント回路基板内に漏れ出
て且つ増幅器内にトランジスタの接合部を介して漏れ出
るにつれて１時間と共に減衰する。高温において、この
様な漏れは、外部コンデンサを正確な値に充電させてお
く為に頻繁なオートゼロ化動作（１秒に１度又はそれ以
上）を行うことを必要とするのに十分なものである場合
がある。
これらの困難性を解消する為に、本発明の精密増幅器（
オペアンプ）は、補正信号のデジタル表示を格納する技
術と共にスイッチング増幅器を使用しており、従って該
補正信号は第１段へ継続的に印加されてオフセット電圧
を減少させ、且つ該減少は長期間に渡って維持すること
が可能である。
オペアンプ）は、補正信号のデジタル表示を格納する技
術と共にスイッチング増幅器を使用しており、従って該
補正信号は第１段へ継続的に印加されてオフセット電圧
を減少させ、且つ該減少は長期間に渡って維持すること
が可能である。
このことは、オフセット電圧をコンデンサ上に格納して
いた場合には可能ではなかった。スイッチング増幅器は
従来公知である。その１例は、１９８１年ＩＥＥＥイン
ターナショナルソリッドステートサーキッツコンファレ
ンスのテクニカルペーパーのダイジェスト、６０−６１
頁に記載されている。
いた場合には可能ではなかった。スイッチング増幅器は
従来公知である。その１例は、１９８１年ＩＥＥＥイン
ターナショナルソリッドステートサーキッツコンファレ
ンスのテクニカルペーパーのダイジェスト、６０−６１
頁に記載されている。
デジタル補正回路も第２独立補正信号を該増幅器の第２
段へ供給し、且つその補正信号も格納されてそれが第２
段へ継続的に印加させることが可能であり、その際に第
２段のオフセット電圧を実質的に減少させ且つこの様な
減少を長期間に渡って維持する場合に、−層良好な制御
を得ることが可能である。
段へ供給し、且つその補正信号も格納されてそれが第２
段へ継続的に印加させることが可能であり、その際に第
２段のオフセット電圧を実質的に減少させ且つこの様な
減少を長期間に渡って維持する場合に、−層良好な制御
を得ることが可能である。
補正信号は、低レベルデジタル・アナログ信号変換器（
ＤＡＣ）によって供給される。これらの変換器は、０．
１マイクロボルト以下を分解するのに十分な精度である
。従って、本発明の増幅器のオフセット電圧は、０．１
マイクロボルトレベルへ減少させることが可能である。
ＤＡＣ）によって供給される。これらの変換器は、０．
１マイクロボルト以下を分解するのに十分な精度である
。従って、本発明の増幅器のオフセット電圧は、０．１
マイクロボルトレベルへ減少させることが可能である。
オートゼロ化動作はデジタル的に行われるので、コンデ
ンサ漏洩問題は存在しない。補正信号の精度は、Ｄ Ａ
Ｃ’の精度によってのみ制限される。ＤＡＣは、短期
間に対しては、コンデンサよりも一層安定している。デ
ジタル格納技術を使用することにより、オフセット電圧
の補正の必要性はその頻度は一層低くなり、１分当たり
１度かそれよりも一層低い頻度となっている。本発明の
精密増幅器を使用する幾つかの適用例の場合、オートゼ
ロ化サイクルを１時間に１度行うことが必要であるに過
ぎない。
ンサ漏洩問題は存在しない。補正信号の精度は、Ｄ Ａ
Ｃ’の精度によってのみ制限される。ＤＡＣは、短期
間に対しては、コンデンサよりも一層安定している。デ
ジタル格納技術を使用することにより、オフセット電圧
の補正の必要性はその頻度は一層低くなり、１分当たり
１度かそれよりも一層低い頻度となっている。本発明の
精密増幅器を使用する幾つかの適用例の場合、オートゼ
ロ化サイクルを１時間に１度行うことが必要であるに過
ぎない。
所望により、本発明の精密増幅器は、又、入力端を第２
段の出力端へ結合させた第３増幅段を有することも可能
である。
段の出力端へ結合させた第３増幅段を有することも可能
である。
最後に、大型のコンデンサを使用する従来の回路と異な
り、本発明の回路は単一のモノリシックＩＣ上に容易に
集積化させることが可能である。
り、本発明の回路は単一のモノリシックＩＣ上に容易に
集積化させることが可能である。
災適■
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
に付いて詳細に説明する。
第１図を参照すると、第１段、第２段、及び第３段を有
する３段スイッチング増幅器が示されている。第１段は
、従来の差動スイッチング増幅器であり、そこにおいて
、図示した如く、プラス及びマイナスの入力電圧がＭＯ
Ｓトランジスタ１０及び１１のゲートへ夫々印加される
。第１段は、更に、ＭＯＳトランジスタ１２及び１３を
有しており、それらは差動利得段の活性負荷トランジス
タである。トランジスタ１２のソースは抵抗１４及び１
５を介して直列結合乃至は直列接続されている。抵抗１
４は、該増幅器段のトリム調節を行う為に使用され、且
つ抵抗１５はＤＡＣの一部である。ＤＡＣ１５からの電
流は、抵抗１５に電圧を発生させ、それは実効的にオフ
セット電圧を相殺させる。ＭＯＳトランジスタ１３のソ
ースは抵抗１６及び１７を介して直列接続されている。
する３段スイッチング増幅器が示されている。第１段は
、従来の差動スイッチング増幅器であり、そこにおいて
、図示した如く、プラス及びマイナスの入力電圧がＭＯ
Ｓトランジスタ１０及び１１のゲートへ夫々印加される
。第１段は、更に、ＭＯＳトランジスタ１２及び１３を
有しており、それらは差動利得段の活性負荷トランジス
タである。トランジスタ１２のソースは抵抗１４及び１
５を介して直列結合乃至は直列接続されている。抵抗１
４は、該増幅器段のトリム調節を行う為に使用され、且
つ抵抗１５はＤＡＣの一部である。ＤＡＣ１５からの電
流は、抵抗１５に電圧を発生させ、それは実効的にオフ
セット電圧を相殺させる。ＭＯＳトランジスタ１３のソ
ースは抵抗１６及び１７を介して直列接続されている。
スイッチ１８が開成であると１本発明の精密増幅器の第
１段がライン１９を介して第２段へ結合され、その一端
は第１段のトランジスタ１０及び１２の間に接続されて
おり、且つその他端は第２段におけるトランジスタ２０
のゲートへ接続されている。
１段がライン１９を介して第２段へ結合され、その一端
は第１段のトランジスタ１０及び１２の間に接続されて
おり、且つその他端は第２段におけるトランジスタ２０
のゲートへ接続されている。
第２増幅段は、トランジスタ２０及び抵抗２１及び２２
を有しており、それらはＭｏＳトランジスタ２０のソー
スと直列接続されている。通常の動作期間中、第２段の
出力端はスイッチ２３を介して第３段中の増幅器２４の
正入力端へ接続されている。増幅器２４の出力端は、２
個の直列接続された抵抗２５及び２６を介して、接地接
続されている０図示した如く、本発明の精密増幅器の出
力は、増幅器２４の出力端及び抵抗２５の接続部に表わ
れる。コンデンサ２７は、増幅器の正常動作期間中に第
２増幅段の周波数補償を行うことに貢献すべく使用され
る。
を有しており、それらはＭｏＳトランジスタ２０のソー
スと直列接続されている。通常の動作期間中、第２段の
出力端はスイッチ２３を介して第３段中の増幅器２４の
正入力端へ接続されている。増幅器２４の出力端は、２
個の直列接続された抵抗２５及び２６を介して、接地接
続されている０図示した如く、本発明の精密増幅器の出
力は、増幅器２４の出力端及び抵抗２５の接続部に表わ
れる。コンデンサ２７は、増幅器の正常動作期間中に第
２増幅段の周波数補償を行うことに貢献すべく使用され
る。
本発明の新規なオートゼロ化技術に付いて第１図を参照
して詳細に説明する。オートゼロ化サイクルの期間中、
増幅器の第１段への２個の入力端２８及び２９は、夫々
、スイッチ３０及び３１を介して接地接続されている。
して詳細に説明する。オートゼロ化サイクルの期間中、
増幅器の第１段への２個の入力端２８及び２９は、夫々
、スイッチ３０及び３１を介して接地接続されている。
増幅器の正常動作期間中、これらのスイッチは入力信号
、＋ＩＮ及び−ＩＮへ接続されている。更に、オートゼ
ロ化すイクル期間中に、スイッチ２３は開成であり、そ
の際に第３段を増幅器から切断させる。然し乍ら、それ
が切断されたとしても、コンデンサ２７は、オートゼロ
化サイクル期間中、増幅器２４へのアナログ入力電圧を
保持する。この様に、出力電圧Ｖｏｕｔはオートゼロサ
イクル期間中に維持され、それは１秒の１／８のオーダ
ーで持続する。
、＋ＩＮ及び−ＩＮへ接続されている。更に、オートゼ
ロ化すイクル期間中に、スイッチ２３は開成であり、そ
の際に第３段を増幅器から切断させる。然し乍ら、それ
が切断されたとしても、コンデンサ２７は、オートゼロ
化サイクル期間中、増幅器２４へのアナログ入力電圧を
保持する。この様に、出力電圧Ｖｏｕｔはオートゼロサ
イクル期間中に維持され、それは１秒の１／８のオーダ
ーで持続する。
本発明の増幅器の第１段及び第２段の両方は、オートゼ
ロ化サイクルの期間中にオートゼロ化される。第２段が
最初にオートゼロ化される。スイッチ１８が閉成され、
その際に増幅器の第１段の出力端を短絡させる。このこ
とは、トランジスタ２０のゲートで測定される如く、第
２段をいずれかの第１段利得オフセットエラーに対し影
響を受けることがないようにさせる。
ロ化サイクルの期間中にオートゼロ化される。第２段が
最初にオートゼロ化される。スイッチ１８が閉成され、
その際に増幅器の第１段の出力端を短絡させる。このこ
とは、トランジスタ２０のゲートで測定される如く、第
２段をいずれかの第１段利得オフセットエラーに対し影
響を受けることがないようにさせる。
このオートゼロ動作は、制御回路４０によって制御され
る。第２段からの出力信号は比較器４０へ供給され、そ
の出力端は回路４０を制御する為に接続されている。制
御回路内の論理は、比較器４１への入力端４３における
電圧を最小とさせるべくＤＡＣ４２の電流を調節する。
る。第２段からの出力信号は比較器４０へ供給され、そ
の出力端は回路４０を制御する為に接続されている。制
御回路内の論理は、比較器４１への入力端４３における
電圧を最小とさせるべくＤＡＣ４２の電流を調節する。
このことは。
従来の逐次近似レジスタ（ＳＡＲ）を使用して制御回路
４０において達成される。ＤＡＣ４２の分解能は８ビツ
トであれば足り、第２段のオフセット電圧を５０マイク
ロボルト以下に減少させるのに十分であれば良い。
４０において達成される。ＤＡＣ４２の分解能は８ビツ
トであれば足り、第２段のオフセット電圧を５０マイク
ロボルト以下に減少させるのに十分であれば良い。
制御回路４０は、比較器４１からの信号を取り、且つ逐
次近似によってアナログ・デジタル変換を実施する。制
御回路からの出力はデジタルコードであり、それは第２
段のオートゼロ動作期間中にＤＡＣ４２を制御する。Ｄ
ＡＣ４２は、第２段のオフセット出力を相殺するのに十
分な相殺電圧を発生する。
次近似によってアナログ・デジタル変換を実施する。制
御回路からの出力はデジタルコードであり、それは第２
段のオートゼロ動作期間中にＤＡＣ４２を制御する。Ｄ
ＡＣ４２は、第２段のオフセット出力を相殺するのに十
分な相殺電圧を発生する。
第２段がオートゼロ化された後に、第１段がオートゼロ
化される。第１段をオートゼロ化する為に、スイッチ２
３は開閉状態を維持し且つスイッチ１８は閉成される。
化される。第１段をオートゼロ化する為に、スイッチ２
３は開閉状態を維持し且つスイッチ１８は閉成される。
制御回路４０は、補正信号をＤＡＣ４４及び４５へ供給
し、それは、次いで、補正信号を抵抗１６と１７の間及
び抵抗１４と１５の間の夫々の間の端子へ供給する。こ
れらの補正電流は、第１段のオフセット電圧エラーを相
殺する為に注意深く測定される。好適実施例において、
ＤＡＣ４４及び４５は、第１図に示した如く、第１段の
各側部に１つづつ、差動出力端を具備する１６ビツトＤ
ＡＣである。８ビツトＤＡＣ４２は第２段のオフセット
電圧を制御する。８ビツトのみの制御が必要であるに過
ぎない、何故ならば、第２段におけるエラーは、第１段
の利得によって既に減少されているからである。好適実
施例において、ＤＡＣ４４及び４５からの２つの電流の
和は約３６マイクロアンペアである。これらのＤＡＣの
高分解能の為に、第１段の入力参照オフセット電圧は約
５０ナノボルトへ減少させることが可能である。実際的
な観点から、この過度に低いオフセット電圧は、入力段
のノイズレベルと比較可能であり、そうであるから、完
全に妥当なオフセット電圧補正である。
し、それは、次いで、補正信号を抵抗１６と１７の間及
び抵抗１４と１５の間の夫々の間の端子へ供給する。こ
れらの補正電流は、第１段のオフセット電圧エラーを相
殺する為に注意深く測定される。好適実施例において、
ＤＡＣ４４及び４５は、第１図に示した如く、第１段の
各側部に１つづつ、差動出力端を具備する１６ビツトＤ
ＡＣである。８ビツトＤＡＣ４２は第２段のオフセット
電圧を制御する。８ビツトのみの制御が必要であるに過
ぎない、何故ならば、第２段におけるエラーは、第１段
の利得によって既に減少されているからである。好適実
施例において、ＤＡＣ４４及び４５からの２つの電流の
和は約３６マイクロアンペアである。これらのＤＡＣの
高分解能の為に、第１段の入力参照オフセット電圧は約
５０ナノボルトへ減少させることが可能である。実際的
な観点から、この過度に低いオフセット電圧は、入力段
のノイズレベルと比較可能であり、そうであるから、完
全に妥当なオフセット電圧補正である。
第１段がオートゼロ化されるオートゼロサイクルの部分
の期間中、オフセットエラーは増幅器の第１段及び第２
段の両方によって増幅される。従って、５０ナノボルト
のオフセットでさえも、最低で１００マイクロボルトの
信号を検知することの可能な比較器４１によって検知す
るのに十分に増幅される。
の期間中、オフセットエラーは増幅器の第１段及び第２
段の両方によって増幅される。従って、５０ナノボルト
のオフセットでさえも、最低で１００マイクロボルトの
信号を検知することの可能な比較器４１によって検知す
るのに十分に増幅される。
オートゼロサイクルの完了時に、スイッチ２３は再度閉
成され且つスイッチ３０及び３１が開成され、従ってＭ
ＯＳゲート１０及び１１への増幅器入力端は端子２８及
び２９における入力信号へ再度接続される。
成され且つスイッチ３０及び３１が開成され、従ってＭ
ＯＳゲート１０及び１１への増幅器入力端は端子２８及
び２９における入力信号へ再度接続される。
以上１本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く１本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く１本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
第１図は本発明の１実施例に基づいて構成した精密オペ
アンプ（演算増幅器）を示した概略回路図である。 （符号の説明） １８．２３．３０：スイッチ ２４：増幅器 ４０：制御回路 ４１：比較器 ４２：デジタル・アナログ変換器
アンプ（演算増幅器）を示した概略回路図である。 （符号の説明） １８．２３．３０：スイッチ ２４：増幅器 ４０：制御回路 ４１：比較器 ４２：デジタル・アナログ変換器
Claims (1)
- 【特許請求の範囲】 １、第１入力差動段、前記第１段の出力端へ結合した入
力端を持った第２高利得段、前記第２段の出力端へ結合
されており前記第１段のオフセット電圧を補償すべく計
算された補正信号を前記第１段へ供給するデジタル制御
回路、前記第１段へ継続的に印加されることが可能であ
る様に前記補正信号のデジタル表示を格納する手段、を
有しており、前記第１段のオフセット電圧が実質的に減
少され且つこの様な減少を長期間の間維持することが可
能であることを特徴とする精密オペアンプ。 ２、特許請求の範囲第１項において、前記デジタル回路
は前記第２段へ第２独立補正信号を供給し且つ前記格納
手段は前記第２補正信号が前記第２段へ継続的に印加さ
れる様に前記第２補正信号を格納し、その際に前記第２
段のオフセット電圧が実質的に減少され且つこの様な減
少を長期間維持することが可能であることを特徴とする
精密オペアンプ。 ３、特許請求の範囲第１項において、前記第２段の出力
端へ結合されている入力端を持った第３増幅段を有する
ことを特徴とする精密オペアンプ。 ４、特許請求の範囲第２項において、前記第２段の出力
端へ結合されている入力端を持った第３増幅段を有する
ことを特徴とする精密オペアンプ。 ５、特許請求の範囲第１項において、全ての構成要素が
単一のモノリシック集積回路内に設けられていることを
特徴とする精密オペアンプ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/193,258 US4806875A (en) | 1988-05-11 | 1988-05-11 | Precision operational amplifier |
| US193258 | 1988-05-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02141010A true JPH02141010A (ja) | 1990-05-30 |
Family
ID=22712868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116232A Pending JPH02141010A (ja) | 1988-05-11 | 1989-05-11 | 精密オペアンプ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4806875A (ja) |
| EP (1) | EP0341363A3 (ja) |
| JP (1) | JPH02141010A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003506940A (ja) * | 1999-07-29 | 2003-02-18 | トリパス テクノロジー インコーポレイテッド | デジタルスイッチング増幅器のためのｄｃオフセット校正 |
| KR100417165B1 (ko) * | 1994-06-06 | 2004-04-08 | 오와이 쉬팍스 리미티드 | 인조벽판을함께결합시키는방법및신규한벽요소 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2640443B1 (fr) * | 1988-12-09 | 1991-01-25 | Thomson Hybrides Microondes | Circuit d'asservissement de la tension de repos d'une charge, et comparateur differentiel comportant ce circuit d'asservissement |
| US4933643A (en) * | 1989-07-28 | 1990-06-12 | Motorola Inc. | Operational amplifier having improved digitally adjusted null offset |
| FR2656174B1 (fr) * | 1989-12-15 | 1995-03-17 | Bull Sa | Procede et dispositif de compensation de la derive en courant dans un circuit integre mos, et circuit integre en resultant. |
| US5258664A (en) * | 1991-07-05 | 1993-11-02 | Silicon Systems, Inc. | Operational amplifier with self contained sample and hold and auto zero |
| US5631603A (en) * | 1995-09-29 | 1997-05-20 | Rockwell International Corporation | Offset cancellation for differential amplifiers |
| US6053050A (en) * | 1996-10-03 | 2000-04-25 | Mcdonnell Douglas Corporation | Signal conditioning system |
| US6262625B1 (en) * | 1999-10-29 | 2001-07-17 | Hewlett-Packard Co | Operational amplifier with digital offset calibration |
| US6362687B2 (en) * | 1999-05-24 | 2002-03-26 | Science & Technology Corporation | Apparatus for and method of controlling amplifier output offset using body biasing in MOS transistors |
| US6548802B2 (en) * | 2001-04-20 | 2003-04-15 | Agilent Technologies, Inc. | Optical receiver zero calibration system and method |
| JP4387738B2 (ja) * | 2003-09-18 | 2009-12-24 | 富士重工業株式会社 | 電荷信号変換アンプ |
| JP4725441B2 (ja) * | 2006-07-07 | 2011-07-13 | ヤマハ株式会社 | 差動増幅器 |
| KR100929953B1 (ko) * | 2006-07-07 | 2009-12-04 | 야마하 가부시키가이샤 | 오프셋 전압 보정 회로 및 ｄ급 증폭기 |
| CN102053195B (zh) * | 2010-10-15 | 2013-04-24 | 艾默生网络能源有限公司 | 一种电流采样系统及运放失调电压的计算方法 |
| CN102394570B (zh) * | 2011-10-26 | 2013-09-18 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种单片集成窄脉冲峰值保持电路 |
| US9515635B1 (en) | 2015-07-23 | 2016-12-06 | Freescale Semiconductor, Inc. | Programmable resistive elements as variable tuning elements |
| CN107241067A (zh) * | 2017-06-08 | 2017-10-10 | 上海先积集成电路有限公司 | 一种数字自校准斩波精密放大器及实现方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1374950A (fr) * | 1963-11-25 | 1964-10-09 | Ibm | Circuit de contrôle automatique de gain |
| US4229703A (en) * | 1979-02-12 | 1980-10-21 | Varian Associates, Inc. | Zero reference and offset compensation circuit |
| JPS5676613A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Automatic offset calibrating circuit for operational amplifier |
| FR2473810A1 (fr) * | 1980-01-09 | 1981-07-17 | Ibm France | Procede de compensation de la tension de decalage d'un amplificateur differentiel et macro-fonctionnelle en resultant |
| JPS5787608A (en) * | 1980-11-21 | 1982-06-01 | Fuji Electric Co Ltd | Offset rejecting system cuased at output of differential amplifier |
| US4490682A (en) * | 1981-12-15 | 1984-12-25 | Analogic Corporation | Instrumentation amplifier having automatic offset adjustment |
| US4462002A (en) * | 1982-05-24 | 1984-07-24 | Rca Corporation | Trimming circuits for precision amplifier |
| AT377132B (de) * | 1982-08-26 | 1985-02-11 | List Hans | Ladungsverstaerkerschaltung |
| US4554511A (en) * | 1982-09-29 | 1985-11-19 | Tetra Tech, Inc. | Offset voltage correction network for instantaneous floating point amplifier |
| US4667153A (en) * | 1985-05-17 | 1987-05-19 | Doyle James H | Automatic calibrator |
-
1988
- 1988-05-11 US US07/193,258 patent/US4806875A/en not_active Expired - Fee Related
- 1988-11-30 EP EP88311332A patent/EP0341363A3/en not_active Withdrawn
-
1989
- 1989-05-11 JP JP1116232A patent/JPH02141010A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417165B1 (ko) * | 1994-06-06 | 2004-04-08 | 오와이 쉬팍스 리미티드 | 인조벽판을함께결합시키는방법및신규한벽요소 |
| JP2003506940A (ja) * | 1999-07-29 | 2003-02-18 | トリパス テクノロジー インコーポレイテッド | デジタルスイッチング増幅器のためのｄｃオフセット校正 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4806875A (en) | 1989-02-21 |
| EP0341363A2 (en) | 1989-11-15 |
| EP0341363A3 (en) | 1990-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02141010A (ja) | 精密オペアンプ | |
| US5530444A (en) | Differential amplifiers which can form a residue amplifier in sub-ranging A/D converters | |
| US4697152A (en) | Fully differential switched capacitor amplifier having autozeroed common-mode feedback | |
| KR100433072B1 (ko) | 고주파 응용 분야를 위한 전압/전류 변환기 | |
| US5381053A (en) | Voltage comparator circuit capable of avoiding erroneous operation | |
| US4686511A (en) | Subranging analog-to-digital converter with FET isolation circuit between subtraction node and LSB encoder | |
| EP1192712A1 (en) | Offset and non-linearity compensated amplifier and method | |
| CA1230168A (en) | Auto-zero sample and hold circuit | |
| US7268624B2 (en) | Differential amplifier offset voltage minimization independently from common mode voltage adjustment | |
| US4634993A (en) | High gain, low drift operational amplifier for sample and hold circuit | |
| US6556154B1 (en) | Offset voltage calibration DAC with reduced sensitivity to mismatch errors | |
| WO2003012983A1 (en) | Differential amplifier circuit with common mode output voltage regulation | |
| US5134398A (en) | Digital-to-analog converter having a circuit for compensating for variation in output dependent on temperature change | |
| KR910008523B1 (ko) | 축차비교형 아날로그/디비탈 변환기 | |
| CN114142839B (zh) | 比较器及应用其的模数转换器 | |
| US4999624A (en) | High speed high resolution analog/digital converter circuit | |
| US6404374B1 (en) | Comparator circuit for analog-to-digital converter | |
| US5397936A (en) | Input voltage-induced spurious current canceler for autozero type comparator in analog-to-digital converters | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPS61126823A (ja) | アナログデイジタル変換器 | |
| JPS5851612A (ja) | 比較回路 | |
| US6310514B1 (en) | Amplifier that indicates its degree of calibration | |
| KR100340073B1 (ko) | 연속적접근방식아날로그-디지털변환기 | |
| US4749953A (en) | Operational amplifier or comparator circuit with minimized offset voltage and drift | |
| US6404373B1 (en) | Comparator circuit for analog-to-digital converter |