JPH02140939A - Manufacture of bipolar transistor - Google Patents

Manufacture of bipolar transistor

Info

Publication number
JPH02140939A
JPH02140939A JP29498788A JP29498788A JPH02140939A JP H02140939 A JPH02140939 A JP H02140939A JP 29498788 A JP29498788 A JP 29498788A JP 29498788 A JP29498788 A JP 29498788A JP H02140939 A JPH02140939 A JP H02140939A
Authority
JP
Japan
Prior art keywords
emitter
base layer
amorphous film
layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29498788A
Other languages
Japanese (ja)
Inventor
Masahiko Nakanishi
雅彦 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29498788A priority Critical patent/JPH02140939A/en
Publication of JPH02140939A publication Critical patent/JPH02140939A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To increase the operation speed by laminating a base layer, laminating an amorphous film or a polycrystalline film on or on and around the surface of the base layer, on which base electrodes are to be formed, and then forming an emitter layer. CONSTITUTION:In a process of exposing a base layer 3, an amorphous film 4 is formed beforehand on the top of the base layer 3 over a range of etching for forming base electrodes 7. Etching automatically stops when it reaches the amorphous film 4 and the amorphous film 4 is etched with a different etching liquid. Therefore, the base layer 3 can be securely exposed even if it is thin. Thereby a high-operation-speed bipolar transistor having the thin base layer 3 can be obtained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はバイポーラトランジスタの製造方法に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a bipolar transistor.

〔従来の技術〕[Conventional technology]

第4図は例えば従来のバイポーラトランジスタの製造方
法及び構造を示す断面図であり、図において、1は基板
、2はこの基板1の上に堆積させたコレクタ層、3はコ
レクタ層2上に堆積させたベースFm、5’aはベース
層3上に堆積させたエミッタである。6はエミッタ5a
上に形成したエミッタ電極、7はベース層3上に形成し
たベース電極、8はコレクタ層2上に形成したコレクタ
電極である。31はエミッタメサ用レジスト、32はベ
ースメサ用レジストである。
FIG. 4 is a cross-sectional view showing the manufacturing method and structure of a conventional bipolar transistor, for example. In the figure, 1 is a substrate, 2 is a collector layer deposited on this substrate 1, and 3 is a collector layer deposited on the collector layer 2. The base Fm, 5'a is an emitter deposited on the base layer 3. 6 is emitter 5a
7 is a base electrode formed on the base layer 3 , and 8 is a collector electrode formed on the collector layer 2 . 31 is a resist for emitter mesa, and 32 is a resist for base mesa.

次にこのバイポーラトランジスタの製造方法について説
明する。
Next, a method for manufacturing this bipolar transistor will be explained.

基板1の上にコレクタ層2、ベース層3、エミツタ層5
aの各層を順番に結晶成長法を用い堆積させる(第4A
図)。次にエミッタ5a上の全面にレジストを塗布しリ
ソグラフィーを行いエミッタメサ用レジスト31を形成
し、このレジストをマスクとしてエツチングを行う。こ
のエツチングはエツチング面がベース層3に達するまで
行う(第4B図)。次にエミッタメサ用レジスト31を
除去し、再び全面にレジストを塗布し、リソグラフィー
を行い、ベースメサ用レジスト32を形成し、このレジ
ストをマスクとしてエツチングを行う。このエツチング
はエツチング面がコレクタ層2に達するまで行う(第4
C図)、、次にベースメサ用レジスト32を除去し、そ
の後レジスト塗布、リソグラフィー、電極蒸着、レジス
ト除去をくりかえして、エミッタ電極6.ベース電極7
.コレクタ電極8を形成してバイポーラトランジスタが
完成する(第4D図)。
A collector layer 2, a base layer 3, and an emitter layer 5 are formed on the substrate 1.
Each layer of A is deposited in turn using a crystal growth method (4th A).
figure). Next, a resist is applied to the entire surface of the emitter 5a and lithography is performed to form an emitter mesa resist 31, and etching is performed using this resist as a mask. This etching is carried out until the etched surface reaches the base layer 3 (FIG. 4B). Next, the emitter mesa resist 31 is removed, a resist is applied again to the entire surface, lithography is performed, a base mesa resist 32 is formed, and etching is performed using this resist as a mask. This etching is performed until the etched surface reaches the collector layer 2 (the fourth
(Figure C), Next, the base mesa resist 32 is removed, and then resist coating, lithography, electrode deposition, and resist removal are repeated to form the emitter electrode 6. Base electrode 7
.. A collector electrode 8 is formed to complete the bipolar transistor (FIG. 4D).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のバイポーラトランジスタは以上のような工程で製
造される。ところでバイポーラトランジスタの動作スピ
ードを速くしようとした場合、ベース層を薄くする必要
がある。ところがこの工程ではベース層を表面に露出さ
せるのに通常のエツチングを用いているため、ベース層
を薄くした場合、ベース層が表面に露出した時点でエツ
チングを制御性良く停止させるのは難しい。
Conventional bipolar transistors are manufactured through the steps described above. By the way, when trying to increase the operating speed of a bipolar transistor, it is necessary to make the base layer thinner. However, since this process uses normal etching to expose the base layer to the surface, when the base layer is made thin, it is difficult to stop the etching with good control when the base layer is exposed to the surface.

この発明は上記のような問題点を解消するためになされ
たもので、薄いベース層を制御性良く表面に露出させる
ことができ、薄いベース層を持つ、動作速度の速いバイ
ポーラトランジスタを得ることのできるバイポーラトラ
ンジスタの製造方法を得ることを目的としている。
This invention was made to solve the above-mentioned problems, and it is possible to expose a thin base layer to the surface with good control, and it is possible to obtain a bipolar transistor with a thin base layer and a high operating speed. The purpose of this study is to obtain a method for manufacturing bipolar transistors that can be used.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るバイポーラトランジスタの製造方法は、
ベース層堆積の後、将来ベース電極が形成されるベース
層の表面またはこれを含むその周辺に非晶質膜または多
結晶膜を堆積させた後に、エミツタ層を形成するように
したものである。
The method for manufacturing a bipolar transistor according to the present invention includes:
After the base layer is deposited, an amorphous or polycrystalline film is deposited on or around the surface of the base layer where a base electrode will be formed in the future, and then an emitter layer is formed.

〔作用〕[Effect]

この発明においては、ベース層を露出させる工程におい
て、ベース電極形成のためエツチングを行う範囲のベー
ス層の上層に、あらかじめ非晶質膜を形成した構造にな
っており、このエツチングが非晶質膜に達した時点でエ
ツチングが自動的に停止し、さらにこの非晶質膜を異な
るエツチング液でエツチングするようにしたため、ベー
ス層が薄い場合でも確実にベース層を露出させることが
できる。
In this invention, in the step of exposing the base layer, the structure is such that an amorphous film is formed in advance on the upper layer of the base layer in the area where etching is performed to form the base electrode, and this etching removes the amorphous film. Etching is automatically stopped when this point is reached, and the amorphous film is etched using a different etching solution, so even if the base layer is thin, the base layer can be exposed reliably.

〔実施例〕〔Example〕

以下この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図ないし第3図は本発明の一実施例によるバイポー
ラトランジスタの製造方法を示し、図において、1は基
板、2はこの基板1の上に堆積させたコレクタ層、3は
コレクタ層2の上に堆積させたベース層、4はコレクタ
層2およびベース層3の上に堆積させた非晶質膜、5a
はベース層3上に堆積させたエミッタ電極、5bは非晶
質膜4上に堆積させたエミツタ層高抵抗部、6はエミッ
タ5a上に形成したエミッタ電極、7はベース層3上に
形成したベース電極、8はコレクタ居2上に形成したコ
レクタ電極である。
1 to 3 show a method for manufacturing a bipolar transistor according to an embodiment of the present invention. In the figures, 1 is a substrate, 2 is a collector layer deposited on this substrate 1, and 3 is a collector layer 2. a base layer 4 deposited on the collector layer 2 and an amorphous film 5a deposited on the base layer 3;
is an emitter electrode deposited on the base layer 3, 5b is a high resistance part of the emitter layer deposited on the amorphous film 4, 6 is an emitter electrode formed on the emitter 5a, and 7 is an emitter electrode formed on the base layer 3. A base electrode 8 is a collector electrode formed on the collector base 2.

第2図において、21はエミッタ電極用レジスト、22
はベース電極用レジスト、23はコレクタ電極用レジス
トである。
In FIG. 2, 21 is a resist for emitter electrode, 22
23 is a base electrode resist, and 23 is a collector electrode resist.

次に本発明のバイポーラトランジスタの製造方法につい
て述べる。
Next, a method for manufacturing a bipolar transistor according to the present invention will be described.

基板1上にコレクタ層2とベース層3を結晶成長法を用
いて堆積させてから、リソグラフィーを行い将来コレク
タ電極が形成される部分のベース層をエツチングしてコ
レクタ層2を露出させる(第2A図)。全面に非晶質膜
4を堆積し、リソグラフィーを行い将来エミッタ5aを
堆積させる部分の非晶質膜をエツチングしてベース層3
を露出させる(第2B図)。全面にエミツタ層を結晶成
長法を用い堆積させる。ただしこの時単結晶のベース層
3が露出している部分の上に堆積したエミツタ層の一部
は単結晶のエミッタ5aとなるのに対し、非晶質膜4の
上に堆積したエミツタ層の一部は多結晶のエミツタ層高
抵抗部5bとなる(第20図)。次に全面にレジストを
塗布しリソグラフィーをしてエミッタ5aを露出させ、
エミッタ電極用レジスト21を形成する(第2D図)。
After depositing a collector layer 2 and a base layer 3 on a substrate 1 using a crystal growth method, lithography is performed to etch the base layer in a portion where a collector electrode will be formed in the future to expose the collector layer 2 (Second A). figure). An amorphous film 4 is deposited on the entire surface, and lithography is performed to etch the amorphous film in the area where the emitter 5a will be deposited in the future to form the base layer 3.
(Figure 2B). An emitter layer is deposited over the entire surface using a crystal growth method. However, at this time, a part of the emitter layer deposited on the exposed part of the single-crystal base layer 3 becomes the single-crystal emitter 5a, whereas a part of the emitter layer deposited on the amorphous film 4 becomes the single-crystal emitter 5a. A part becomes a polycrystalline emitter layer high resistance portion 5b (FIG. 20). Next, a resist is applied to the entire surface and lithography is performed to expose the emitter 5a.
A resist 21 for an emitter electrode is formed (FIG. 2D).

全面にエミッタ電極用金属を蒸着し、エミッタ電極用レ
ジスト21を使ってリフトオフ作業をしてエミッタ電極
6を形成する(第2E図)。
Emitter electrode metal is deposited on the entire surface, and a lift-off operation is performed using emitter electrode resist 21 to form emitter electrode 6 (FIG. 2E).

再びレジストを全面に塗布し、リソグラフィーをしてベ
ース電極用レジスト22を形成する(第2F図)。エミ
ツタ層高抵抗部5bの一部を非晶質膜4をエツチングし
ないエッチャントでエツチングしてゆく。非晶質膜4ま
でエツチングが進むと自動的にエツチングは停止する。
Resist is again applied to the entire surface and lithography is performed to form a base electrode resist 22 (FIG. 2F). A part of the high resistance portion 5b of the emitter layer is etched using an etchant that does not etch the amorphous film 4. When the etching progresses to the amorphous film 4, the etching automatically stops.

さらに今度は半導体結晶をエツチングしないエッチャン
トで非晶質膜4の一部をエツチングする。するとベース
層3までエツチングが進んだ時に自動的にエツチングが
停止する(第2G図)。全面にベース電極用金属を蒸着
し、ベース電極用レジスト22を使ってリフトオフ作業
をしてベース電極7を形成する(第2H図)。
Furthermore, this time, a part of the amorphous film 4 is etched using an etchant that does not etch the semiconductor crystal. Then, when the etching progresses to the base layer 3, the etching automatically stops (FIG. 2G). A metal for the base electrode is deposited on the entire surface, and a lift-off operation is performed using the resist 22 for the base electrode to form the base electrode 7 (FIG. 2H).

再度、全面にレジストを塗布しリソグラフィーをしてコ
レクタ電極用レジスト23を形成する(第2J図)。エ
ミツタ層高抵抗部5bの一部と非晶質膜4の一部をエツ
チングしてコレクタ層を露出させる(第2に図)。コレ
クタ電極用金属を蒸着し、コレクタ電極用レジスト23
を使ってリフトオフ作業をして、バイポーラトランジス
タが完成する(第1図)。
A resist is again applied to the entire surface and lithography is performed to form a resist 23 for the collector electrode (FIG. 2J). A part of the emitter layer high resistance part 5b and a part of the amorphous film 4 are etched to expose the collector layer (see the second figure). The metal for the collector electrode is vapor-deposited, and the resist 23 for the collector electrode is deposited.
The bipolar transistor is completed by performing the lift-off process using

第3図は上記第1の実施例の改良型である本発明の第2
の実施例により得られるバイポーラトランジスタの構造
を示す。本第2実施例の製造方法は、上記第1実施例の
方法においてベース層3を所定のベースとエミッタ間の
抵抗が得られるよう、上記の場合よりあらかじめ厚く堆
積させ、エミッタを堆積させる前の工程、つまり第2B
図の状態において、エミッタを堆積させる部分のベース
層3を所定深さまでエツチング除去する工程を含むよう
にしたものである。この構造では所要のベース・エミッ
タ間の抵抗が得られるという効果かある。
FIG. 3 shows a second embodiment of the present invention, which is an improved version of the first embodiment.
2 shows the structure of a bipolar transistor obtained in this embodiment. In the manufacturing method of the second embodiment, the base layer 3 is deposited thicker in advance than in the above case in order to obtain a predetermined resistance between the base and the emitter in the method of the first embodiment. Process, that is, 2nd B
In the state shown in the figure, the process includes a step of etching away the portion of the base layer 3 where the emitter is to be deposited to a predetermined depth. This structure has the effect of providing the required base-emitter resistance.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明のバイポーラトランジスタの製造
方法によれば、ベース層を露出させる工程においてベー
ス電極形成のためエツチングを行う範囲のベース層の上
層にあらかじめ非晶質膜を形成し、このエツチングが非
晶質膜に達した時点でエツチングが自動的に停止し、さ
らにこの非晶質膜を異なるエツチング液でエツチングす
るようにしたので、ベース層が薄い場合でも確実にベー
ス層を露出させることができ、簿いベース層を持つ、動
作速度の速いバイポーラトランジスタを得ることができ
る効果がある。
As described above, according to the method of manufacturing a bipolar transistor of the present invention, in the step of exposing the base layer, an amorphous film is formed in advance on the upper layer of the base layer in the area to be etched to form the base electrode, and this etching is performed. Etching automatically stops when the amorphous film is reached, and this amorphous film is then etched with a different etching solution, ensuring that the base layer is exposed even if it is thin. This has the effect of making it possible to obtain a bipolar transistor with an inexpensive base layer and a high operating speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によって得られるバイポー
ラトランジスタの構造を示す断面図、第2図は上記実施
例のバイポーラトランジスタの製造工程を示す断面図、
第3図は本発明の他の実施例によって得られるバイポー
ラトランジスタの構造の断面図、第4図は従来のバイポ
ーラトランジスタの製造工程および完成時の構造を示す
断面図である。 1は基板、2はコレクタ層、3はベース層、4は非晶質
膜、5aはエミッタ、5bはエミツタ層高抵抗部、6は
エミッタ電極、7はベース電極、8はコレクタ電極、2
1はエミッタ電極用レジスト、22はベース電極用レジ
スト、23はコレクタ電極用レジスト、31はエミッタ
メサ用レジスト、32はベース層メサ用レジストである
。 なお図中同一符号は同−又は相当部分を示す。
FIG. 1 is a sectional view showing the structure of a bipolar transistor obtained by an embodiment of the present invention, and FIG. 2 is a sectional view showing the manufacturing process of the bipolar transistor of the above embodiment.
FIG. 3 is a sectional view of the structure of a bipolar transistor obtained according to another embodiment of the present invention, and FIG. 4 is a sectional view showing the manufacturing process and completed structure of a conventional bipolar transistor. 1 is a substrate, 2 is a collector layer, 3 is a base layer, 4 is an amorphous film, 5a is an emitter, 5b is a high resistance part of the emitter layer, 6 is an emitter electrode, 7 is a base electrode, 8 is a collector electrode, 2
1 is a resist for the emitter electrode, 22 is a resist for the base electrode, 23 is a resist for the collector electrode, 31 is a resist for the emitter mesa, and 32 is a resist for the base layer mesa. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】 1)半導体基板の一主面上に第1及び第2の単結晶半導
体層を堆積する工程と、 上記第2の単結晶半導体層上に非晶質膜を堆積し、フォ
トレジストを塗布してパターニングし、該非晶質膜のエ
ミッタ形成予定領域を除去する工程と、 上記非晶質膜及びエミッタ形成予定領域の上記第2の単
結晶半導体層上に単結晶半導体を堆積して、上記非晶質
膜上に多結晶半導体を、上記エミッタ形成予定領域の上
記第2の単結晶半導体層上に単結晶半導体のエミッタを
形成する工程と、フォトレジストを塗布し、パターニン
グした後、第1のエッチャントにより上記多結晶半導体
層の所定領域をエッチングし、次いで第2のエッチャン
トにより上記非晶質膜の所定領域をエッチングする工程
と、 全面に金属膜を被着し、フォトレジストを除去してベー
ス電極を形成する工程とを含むことを特徴とするバイポ
ーラトランジスタの製造方法。
[Claims] 1) a step of depositing first and second single crystal semiconductor layers on one main surface of a semiconductor substrate; depositing an amorphous film on the second single crystal semiconductor layer; Applying and patterning a photoresist to remove a region of the amorphous film where an emitter is to be formed, and depositing a single crystal semiconductor on the amorphous film and the second single crystal semiconductor layer in the region where an emitter is to be formed. a step of forming a polycrystalline semiconductor on the amorphous film and a single crystal semiconductor emitter on the second single crystal semiconductor layer in the emitter formation area, and applying and patterning a photoresist. After that, a step of etching a predetermined region of the polycrystalline semiconductor layer with a first etchant, and then etching a predetermined region of the amorphous film with a second etchant, and depositing a metal film on the entire surface and applying a photoresist. A method of manufacturing a bipolar transistor, comprising: forming a base electrode by removing the base electrode.
JP29498788A 1988-11-22 1988-11-22 Manufacture of bipolar transistor Pending JPH02140939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29498788A JPH02140939A (en) 1988-11-22 1988-11-22 Manufacture of bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29498788A JPH02140939A (en) 1988-11-22 1988-11-22 Manufacture of bipolar transistor

Publications (1)

Publication Number Publication Date
JPH02140939A true JPH02140939A (en) 1990-05-30

Family

ID=17814880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29498788A Pending JPH02140939A (en) 1988-11-22 1988-11-22 Manufacture of bipolar transistor

Country Status (1)

Country Link
JP (1) JPH02140939A (en)

Similar Documents

Publication Publication Date Title
JPS6250987B2 (en)
JPH02140939A (en) Manufacture of bipolar transistor
JPH07326621A (en) Minute pattern forming method for semiconductor element
JPS6289324A (en) Manufacture of semiconductor device
JPH03248528A (en) Manufacture of semiconductor device
JPS6387741A (en) Manufacture of semiconductor device
JPH08186115A (en) Method for metal film forming
JPS59107534A (en) Manufacture of semiconductor device
JP4072248B2 (en) Manufacturing method of semiconductor device
KR100257525B1 (en) Method for forming transistor
JPS5845810B2 (en) Pattern formation method
JPH01236658A (en) Manufacture of semiconductor device
JPS63164338A (en) Manufacture of semiconductor device
JPS62142334A (en) Formation of metallic pattern
JPS62250674A (en) Manufactire of semiconductor device
JPH05283429A (en) Manufacture of thin film transistor device
JPH0212827A (en) Manufacture of semiconductor device
JPS62234333A (en) Formation of mask for processing fine groove
JPS58122769A (en) Manufacture of semiconductor device
JPS61110426A (en) Manufacture of semiconductor integrated circuit device
JPH025300B2 (en)
JPH03268330A (en) Formation of wiring for heterojunction bipolar transistor
JPH04320037A (en) Manufacture of semiconductor device
JPS60134482A (en) Manufacture of semiconductor device
JPS63287068A (en) Manufacture of semiconductor device